JP2008277413A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008277413A JP2008277413A JP2007117004A JP2007117004A JP2008277413A JP 2008277413 A JP2008277413 A JP 2008277413A JP 2007117004 A JP2007117004 A JP 2007117004A JP 2007117004 A JP2007117004 A JP 2007117004A JP 2008277413 A JP2008277413 A JP 2008277413A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- impurity diffusion
- diffusion suppression
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 半導体装置10は、半導体下層22と、第1不純物拡散抑制膜24aと、第3不純物拡散抑制膜24cと、半導体上層26と、第1不純物拡散抑制膜24a上の半導体上層26の一部に設けられているドレイン領域31と、第3不純物拡散抑制膜24c上の半導体上層26の一部に設けられているソース領域35と、ドレイン領域31とソース領域35の間の半導体上層26に対向するゲート電極34を備えている。半導体上層26内のp型不純物の濃度は、第1不純物拡散抑制膜24a及び第3不純物拡散抑制膜24c上で薄く、半導体下層22の第2領域22b上で濃い。
【選択図】 図1
Description
上記の製造方法によると、半導体下層から半導体上層へのp型不純物の拡散は、第1不純物拡散抑制膜及び第3不純物拡散抑制膜によって抑制されている。このため、半導体上層内のp型不純物の濃度は、第1不純物拡散抑制膜及び第3不純物拡散抑制膜上で薄く、第2領域上で濃い。即ち、半導体下層の表面に第1不純物拡散抑制膜及び第3不純物拡散抑制膜を設けることによって、半導体上層内のp型不純物の濃度を水平面内で異なるように分布させることができる。さらに、上記の製造方法では、第1不純物拡散抑制膜上の半導体上層の一部にドレイン領域を選択的に形成し、第3不純物拡散抑制膜上の半導体上層の一部にソース領域を選択的に形成する。このため、ドレイン領域及びソース領域は、p型不純物の濃度が薄い部分に選択的に形成されるので、ドレイン領域とソース領域のシート抵抗の増加を抑えることができる。また、上記の製造方法では、ゲート電極が、第2領域上の半導体上層に対向している。さらに、ゲート電極は、その第2領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びているので、ドレイン領域とソース領域の間には、ゲート電極が対向している第2領域上の半導体上層が必ず存在している。このため、ドレイン領域とソース領域の間のキャリアの移動は、ゲート電極に印加する電圧によって制御可能である。ゲート電極がp型不純物の濃度が濃い部分(即ち、第2領域上の半導体上層)に対向しているので、ゲート閾値電圧を高くすることができる。上記製造方法によると、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
この製造方法によると、第1不純物拡散抑制膜上の半導体上層内においても、p型不純物の濃度が水平面内で異なることになり、薄膜部上に設けられている半導体上層ではp型不純物の濃度が濃く、厚膜部上に設けられている半導体上層ではp型不純物の濃度が薄くなる。薄膜部上に設けられている半導体上層では、p型不純物の濃度が濃いので、その部分に形成されるドレイン領域の活性化率が小さくなる。このため、その部分での電界集中が緩和され、半導体装置の耐圧が改善される。
上記形態の半導体装置によると、ドレイン領域は、ゲート電極側においてn型の不純物の活性化率が小さい部分を有する。このため、この部分の電界集中が緩和され、半導体装置の耐圧が改善される。
p型不純物の拡散を抑制する効果は、不純物拡散抑制膜の厚みによって変動する。p型不純物の拡散を抑制する効果は、不純物拡散抑制膜の膜厚が厚いと拡散抑制効果が大きく、不純物拡散抑制膜の膜厚が薄いと拡散抑制効果が小さい。したがって、半導体下層の第2領域上に第2不純物拡散抑制膜を形成したとしても、その膜厚が第1不純物拡散抑制膜及び第3不純物拡散抑制膜の双方の膜厚よりも薄ければ、半導体上層内のp型不純物の濃度は、第1不純物拡散抑制膜及び第3不純物拡散抑制膜上で薄く、第2不純物拡散抑制膜上で濃く分布する。
(第1特徴) 窒化物半導体には、一般式がAlXGaYIn1-X-YN (0≦X≦1, 0≦Y≦1, 0≦1-X-Y≦1)で表される材料が用いられる。
(第2特徴) 不純物拡散抑制膜は、有機金属気相成長法を利用して、半導体下層の表面に結晶成長して形成される。
(第3特徴) 半導体上層は、有機金属気相成長法を利用して、不純物拡散抑制膜及び半導体下層の表面から結晶成長によって形成される。
(第4特徴) 第2特徴及び第3特徴において、不純物拡散抑制膜を結晶成長する温度は、半導体上層を結晶成長する温度よりも低い。
図1に、本実施例の横型の半導体装置10の要部断面図を模式的に示す。半導体装置10は、サファイア基板20と、サファイア基板20上に設けられている窒化ガリウム(GaN)の半導体下層22を備えている。半導体下層22には、p型不純物のマグネシウム(Mg)が含まれている。半導体下層22の表面は、第1領域22aと第2領域22bと第3領域22cを有している。第2領域22bは、第1領域22aと第3領域22cの間に位置しており、第1領域22aと第3領域22cを隔てている。第1領域22aと第2領域22bと第3領域22cは、平面視したときに、ストライプ状に配置されている。
一方、半導体上層26に含まれるp型不純物(マグネシウム)の濃度は、第2半導体上層26bで相対的に濃い。このため、ゲート閾値電圧を高く設定することができる。
次に、図2〜図5を参照して、半導体装置10の製造方法を説明する。
まず、図2に示すように、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)技術を利用して、サファイア基板20上に窒化ガリウムの半導体下層22を結晶成長する。続けて、MOCVD技術を利用して、半導体下層22上に窒化アルミニウムの不純物拡散抑制膜24を結晶成長する。半導体下層22を結晶成長する温度は、良好な結晶が成長するとされる約1100℃に調整されている。不純物拡散抑制膜24を結晶成長する温度は、良好な結晶が成長しない600℃以下に調整されている。
なお、サファイア基板20に代えて、炭化シリコン(SiC)、窒化ガリウム(GaN)、又はシリコン(Si)の基板を用いてもよい。
次に、図3に示すように、ウェットエッチング技術を利用して、マスク42が設けられていない範囲に露出している不純物拡散抑制膜24を除去する。エッチング材料には、水酸化カリウム(KOH)をベースにした水溶液が用いられている。この結果、半導体下層22の第1領域22a上には第1不純物拡散抑制膜24aが形成され、半導体下層22の第3領域22c上には第3不純物拡散抑制膜24cが形成される。
なお、不純物拡散抑制膜24の一部を除去する工程は、ウェットエッチング技術に代えて、ICP(Inductively Coupled Plasma:誘導結合プラズマ)ドライエッチング技術を利用してもよい。
次に、ドレイン領域31とソース領域35の間の半導体上層26の表面にゲート絶縁膜33を形成した後に、ドレイン電極32、ソース電極36、及びゲート電極34を形成すると、図1に示す半導体装置10が得られる。
図6に、半導体装置10の1つの変形例の半導体装置100の要部断面図を模式的に示す。なお、半導体装置10の実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置100は、半導体下層22の表面の第2領域22b上に、第2不純物拡散抑制膜24bを備えていることを特徴とする。第2不純物拡散抑制膜24bには、第1不純物拡散抑制膜24a及び第3不純物拡散抑制膜24cと同一材料である窒化アルミニウムが用いられている。第2不純物拡散抑制膜24bの膜厚は、第1不純物拡散抑制膜24a及び第3不純物拡散抑制膜24cの双方の膜厚よりも薄い。
図7に、半導体装置10の他の1つの変形例の半導体装置200の要部断面図を模式的に示す。なお、半導体装置10の実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置200は、第1不純物拡散抑制膜24aが、膜厚が薄い薄膜部224bと膜厚が厚い厚膜部224aを有していることを特徴としている。薄膜部224bは、半導体下層22の第2領域22b側に位置している。薄膜部224bは、例えば、図3に示すウェットエッチングの段階において、不純物拡散抑制膜24の一部を完全に除去した後に、半導体下層22の第1領域22a上の一部に成膜して形成することができる。また、ドレイン領域31も、n型不純物(シリコン)の活性化率が高い第1ドレイン領域231aと、n型不純物(シリコン)の活性化率が低い第2ドレイン領域231bを備えている。厚膜部224aと第1ドレイン領域231a、及び薄膜部224bと第2ドレイン領域231bのそれぞれは、平面視したときに、存在する範囲が一致している。
図8及び図9に、不純物拡散抑制膜が設けられていることによって、マグネシウムの拡散が抑制される現象を検討した結果を示す。図8は、実施例の結果であり、不純物拡散抑制膜が形成されている場合である。図9は、比較例の結果であり、不純物拡散抑制膜が形成されていない場合である。
図9(b)に示すように、不純物拡散抑制膜が設けられていない場合は、p-GaN層に含まれているp型不純物(マグネシウム)は、n-GaN層とAlGaN層に多量に拡散している様子が確認された。
図8(b)に示すように、AlN層が設けられていると、p-GaN層に含まれているp型不純物(マグネシウム)は、n-GaN層とAlGaN層に拡散する現象が顕著に抑制されている様子が確認された。
図10に、窒化ガリウムの半導体層にn型不純物(シリコン)を導入したときのシート抵抗の大きさを検討した結果を示す。窒化ガリウムの半導体層には、p型不純物(マグネシウム)が導入されていない場合(アンドープGaN)、p型不純物(マグネシウム)が低濃度(5×1016cm-3)に導入されている場合(低MgドープGaN)、p型不純物(マグネシウム)が高濃度(1×1017cm-3)に導入されている場合(高MgドープGaN)を用意した。窒化ガリウムの半導体層には、n型不純物(シリコン)を1×1019cm-3の濃度で導入した。各場合の試料数は3である。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
22:半導体下層
22a:第1領域
22b:第2領域
22c:第3領域
24:不純物拡散抑制膜
24a:第1不純物拡散抑制膜
24b:第2不純物拡散抑制膜
24c:第3不純物拡散抑制膜
26:半導体上層
26a:第1半導体上層
26b:第2半導体上層
26c:第3半導体上層
31:ドレイン領域
32:ドレイン電極
33:ゲート絶縁膜
34:ゲート電極
35:ソース領域
36:ソース電極
224a:厚膜部
224b:薄膜部
Claims (10)
- 半導体装置を製造する方法であって、以下の工程を備える:
p型の不純物を含む窒化物半導体の半導体下層の表面の第1領域と第2領域と第3領域のうちの第1領域上に第1不純物拡散抑制膜を形成し、第3領域上に第3不純物拡散抑制膜を形成する不純物拡散抑制膜形成工程、ここで、第2領域は、第1領域と第3領域の間の少なくとも一部に位置している;
第1不純物拡散抑制膜上、第3不純物拡散抑制膜上、及び半導体下層の第2領域上に窒化物半導体の半導体上層を結晶成長する半導体上層形成工程;
第1不純物拡散抑制膜上の半導体上層の一部にn型の不純物を導入し、ドレイン領域を形成するドレイン領域形成工程;
第3不純物拡散抑制膜上の半導体上層の一部にn型の不純物を導入し、ソース領域を形成するソース領域形成工程;
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を形成するゲート電極形成工程、ここで、ゲート電極が対向している半導体上層は、第2領域上の半導体上層を含んでおり、ゲート電極は、その第2領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。 - 不純物拡散抑制膜形成工程では、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有するように第1不純物拡散抑制膜を形成するとともに、その薄膜部が半導体下層の第2領域側に位置するように形成し、
ドレイン領域形成工程では、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨ってドレイン領域を形成することを特徴とする請求項1の半導体装置の製造方法。 - 半導体装置を製造する方法であって、以下の工程を備える:
p型の不純物を含む窒化物半導体の半導体下層の表面の第1領域と第2領域と第3領域のうちの第1領域上に第1不純物拡散抑制膜を形成し、第3領域上に第3不純物拡散抑制膜を形成し、第2領域上に第1不純物拡散抑制膜及び第3不純物拡散抑制膜の双方の膜厚よりも薄い第2不純物拡散抑制膜を形成する不純物拡散抑制膜形成工程、ここで、第2領域は、第1領域と第3領域の間の少なくとも一部に位置している;
第1不純物拡散抑制膜上、第2不純物拡散抑制膜上、及び第3不純物拡散抑制膜上に窒化物半導体の半導体上層を結晶成長する半導体上層形成工程;
第1不純物拡散抑制膜上の半導体上層の一部にn型の不純物を導入し、ドレイン領域を形成するドレイン領域形成工程;
第3不純物拡散抑制膜上の半導体上層の一部にn型の不純物を導入し、ソース領域を形成するソース領域形成工程;
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を形成するゲート電極形成工程、ここで、ゲート電極が対向している半導体上層は、第2不純物拡散抑制膜上の半導体上層を含んでおり、ゲート電極は、その第2不純物拡散抑制膜上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。 - 不純物拡散抑制膜形成工程では、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有するように第1不純物拡散抑制膜を形成するとともに、その薄膜部が半導体下層の第2領域側に位置するように形成し、
ドレイン領域形成工程では、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨ってドレイン領域を形成することを特徴とする請求項3の半導体装置の製造方法。 - 不純物拡散抑制膜は、窒化アルミニウムであることを特徴とする請求項1〜4のいずれかの半導体装置の製造方法。
- 半導体装置であって、以下を備える:
p型の不純物を含む窒化物半導体の半導体下層、ここで、半導体下層の表面は第1領域と第2領域と第3領域を有し、第2領域は、第1領域と第3領域の間の少なくとも一部に位置している;
半導体下層の表面の第1領域上に設けられている第1不純物拡散抑制膜;
半導体下層の表面の第3領域上に設けられている第3不純物拡散抑制膜;
第1不純物拡散抑制膜上、第3不純物拡散抑制膜上、及び半導体下層の第2領域上に設けられているとともに、p型不純物の濃度が第1不純物拡散抑制膜及び第3不純物拡散抑制膜上で薄く、半導体下層の第2領域上で濃い窒化物半導体の半導体上層;
第1不純物拡散抑制膜上の半導体上層の一部に設けられており、n型の不純物を含むドレイン領域;
第3不純物拡散抑制膜上の半導体上層の一部に設けられており、n型の不純物を含むソース領域;
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極、ここで、ゲート電極が対向している半導体上層は、第2領域上の半導体上層を含んでおり、ゲート電極は、その第2領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。 - 第1不純物拡散抑制膜は、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有し、
薄膜部が半導体下層の第2領域側に位置しており、
p型不純物の濃度が、薄膜部上で濃く、厚膜部上で薄く分布しており、
ドレイン領域は、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨っていることを特徴とする請求項6の半導体装置。 - 半導体装置であって、以下を備える:
p型の不純物を含む窒化物半導体の半導体下層、ここで、半導体下層の表面は第1領域と第2領域と第3領域を有し、第2領域は、第1領域と第3領域の間の少なくとも一部に位置している;
半導体下層の表面の第1領域上に設けられている第1不純物拡散抑制膜;
半導体下層の表面の第3領域上に設けられている第3不純物拡散抑制膜;
半導体下層の表面の第2領域上に設けられているとともに、第1不純物拡散抑制膜及び第3不純物拡散抑制膜の双方の膜厚よりも薄い第2不純物拡散抑制膜;
第1不純物拡散抑制膜上、第2不純物拡散抑制膜上、及び第3不純物拡散抑制膜上に設けられているとともに、p型不純物の濃度が第1不純物拡散抑制膜及び第3不純物拡散抑制膜上で薄く、第2不純物拡散抑制膜上で濃い窒化物半導体の半導体上層;
第1不純物拡散抑制膜上の半導体上層の一部に設けられており、n型の不純物を含むドレイン領域;
第3不純物拡散抑制膜上の半導体上層の一部に設けられており、n型の不純物を含むソース領域;
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極、ここで、ゲート電極が対向している半導体上層は、第2不純物拡散抑制膜上の半導体上層を含んでおり、ゲート電極は、その第2不純物拡散抑制膜上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。 - 第1不純物拡散抑制膜は、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有し、
薄膜部が半導体下層の第2領域側に位置しており、
p型不純物の濃度が、薄膜部上で濃く、厚膜部上で薄く分布しており、
ドレイン領域は、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨っていることを特徴とする請求項8の半導体装置。 - 不純物拡散抑制膜は、窒化アルミニウムであることを特徴とする請求項6〜9のいずれかの半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117004A JP5181522B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117004A JP5181522B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277413A true JP2008277413A (ja) | 2008-11-13 |
JP5181522B2 JP5181522B2 (ja) | 2013-04-10 |
Family
ID=40055055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117004A Expired - Fee Related JP5181522B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5181522B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283825A (ja) * | 1993-03-26 | 1994-10-07 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Iii族窒化物半導体を有する半導体素子 |
JP2007005764A (ja) * | 2005-05-27 | 2007-01-11 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2007095823A (ja) * | 2005-09-27 | 2007-04-12 | Toyota Central Res & Dev Lab Inc | 半導体装置と半導体装置製造方法 |
JP2007227621A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート構造体を有する半導体装置とその製造方法 |
-
2007
- 2007-04-26 JP JP2007117004A patent/JP5181522B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283825A (ja) * | 1993-03-26 | 1994-10-07 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Iii族窒化物半導体を有する半導体素子 |
JP2007005764A (ja) * | 2005-05-27 | 2007-01-11 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2007095823A (ja) * | 2005-09-27 | 2007-04-12 | Toyota Central Res & Dev Lab Inc | 半導体装置と半導体装置製造方法 |
JP2007227621A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート構造体を有する半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5181522B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106531807B (zh) | 半导体装置 | |
US9111851B2 (en) | Enhancement mode gallium nitride based transistor device having a P type metal oxide layer comprising plurality of extension parts extending into the epitaxial stacked layer | |
KR101720589B1 (ko) | 이 모드(E-mode) 고 전자 이동도 트랜지스터 및 그 제조방법 | |
WO2010109566A1 (ja) | 半導体装置及びその製造方法 | |
JP5841417B2 (ja) | 窒化物半導体ダイオード | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP2007005764A (ja) | 半導体装置とその製造方法 | |
JP2010103425A (ja) | 窒化物半導体装置 | |
JP2009231396A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008227501A (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
JP2004260140A (ja) | Iii族窒化物半導体を有する半導体素子 | |
KR20110005775A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2009283692A (ja) | 半導体装置の製造方法 | |
JP6121451B2 (ja) | 改良された保護層を有しているiii−nの積層を含んでいる素子および関連する製造方法 | |
JP2016100471A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009231458A (ja) | 電界効果トランジスタ | |
JP2012238751A (ja) | 半導体装置とその製造方法 | |
TWI488303B (zh) | 增強型氮化鎵電晶體元件 | |
JP5276849B2 (ja) | 窒化物半導体装置の製造方法 | |
JP2008218813A (ja) | 半導体装置とその製造方法 | |
JP2006351762A (ja) | 半導体装置及びその製造方法 | |
JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
JP5181522B2 (ja) | 半導体装置とその製造方法 | |
JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100326 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5181522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |