JP2007095823A - 半導体装置と半導体装置製造方法 - Google Patents
半導体装置と半導体装置製造方法 Download PDFInfo
- Publication number
- JP2007095823A JP2007095823A JP2005280485A JP2005280485A JP2007095823A JP 2007095823 A JP2007095823 A JP 2007095823A JP 2005280485 A JP2005280485 A JP 2005280485A JP 2005280485 A JP2005280485 A JP 2005280485A JP 2007095823 A JP2007095823 A JP 2007095823A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Abstract
【課題】 III−V族化合物半導体を利用する半導体装置に関し、特に、半導体領域に含まれるp型不純物が、隣接する他の半導体領域に拡散する現象を効果的に抑制する半導体装置を提供する。
【解決手段】 Mgがドープされた窒化ガリウム・アルミニウム(Al0.05Ga0.95N)から構成されるp+型の半導体領域14と、Siがドープされた窒化ガリウム・アルミニウム(Al0.05Ga0.95N)から構成されるn−型の半導体領域12と、p+型の半導体領域14とn−型の半導体領域12の間に形成され、窒化アルミニウム(AlN)から構成される不純物拡散抑制領域13を備えている。不純物拡散抑制領域13を構成する半導体のAl原子の組成比は、p+型の半導体領域14のAl原子の組成比よりも大きい
【選択図】 図1
【解決手段】 Mgがドープされた窒化ガリウム・アルミニウム(Al0.05Ga0.95N)から構成されるp+型の半導体領域14と、Siがドープされた窒化ガリウム・アルミニウム(Al0.05Ga0.95N)から構成されるn−型の半導体領域12と、p+型の半導体領域14とn−型の半導体領域12の間に形成され、窒化アルミニウム(AlN)から構成される不純物拡散抑制領域13を備えている。不純物拡散抑制領域13を構成する半導体のAl原子の組成比は、p+型の半導体領域14のAl原子の組成比よりも大きい
【選択図】 図1
Description
本発明は、III−V族化合物半導体を用いた性能の良い半導体装置と、その製造方法に関する。
III−V族化合物半導体を利用する半導体装置の開発が活発に行われている。III−V族化合物半導体を利用する半導体装置では、一般的に、p型不純物として所定量のMgをドープすることでp型半導体領域を形成する。このMgは拡散速度が非常に速い。そこで、Mgをドープしたp型半導体領域に隣接する半導体領域を形成した際に、この隣接する半導体領域にMgが拡散し、当該半導体領域にとって不要な不純物が混ざることにより半導体装置の性能が劣化してしまうといった問題点があった。
そこで、特許文献1には、p型半導体領域と隣接する半導体領域との間に、Mg拡散抑制領域を設ける技術が開示されている。特許文献1では、Mg拡散抑制領域に、p型半導体領域よりも小さいAlの組成比を有するアンドープの窒化ガリウム系化合物半導体を利用する。これにより、性能の良い半導体装置が提供可能であることが開示されている。
特開平6−283825号公報
そこで、特許文献1には、p型半導体領域と隣接する半導体領域との間に、Mg拡散抑制領域を設ける技術が開示されている。特許文献1では、Mg拡散抑制領域に、p型半導体領域よりも小さいAlの組成比を有するアンドープの窒化ガリウム系化合物半導体を利用する。これにより、性能の良い半導体装置が提供可能であることが開示されている。
従来の半導体装置では、Mg拡散抑制領域による拡散抑制効果が不充分であり、p型半導体領域からMg拡散抑制領域を介して隣接する半導体領域へMgが拡散することを充分に抑制することができなかった。そこで、更に効果的に拡散を抑制する技術が必要とされている。
本発明は、上記の問題点を解決するために創案された。本発明では、III−V族化合物半導体を利用する半導体装置に関し、特に、p型半導体領域に含まれるp型不純物が、隣接する他の半導体領域に拡散する現象を効果的に抑制する半導体装置とその半導体装置の製造方法を提供する。
本発明は、上記の問題点を解決するために創案された。本発明では、III−V族化合物半導体を利用する半導体装置に関し、特に、p型半導体領域に含まれるp型不純物が、隣接する他の半導体領域に拡散する現象を効果的に抑制する半導体装置とその半導体装置の製造方法を提供する。
(請求項1に記載の発明)
上記課題を解決するために、本発明の半導体装置は、少なくとも、第1半導体領域と、第2半導体領域と、第3半導体領域を備えている。第1半導体領域は、p型不純物を含む第1のIII−V族化合物半導体から構成されている。第2半導体領域は、第2のIII−V族化合物半導体から構成されている。第3半導体領域は、第1半導体領域と第2半導体領域との間に形成されているとともに、アンドープの第3のIII−V族化合物半導体から構成されている。そして、第3のIII−V族化合物半導体のAlの組成比は、第1のIII−V族化合物半導体のAlの組成比よりも大きいことを特徴としている。
なお、第1のIII−V族化合物半導体と第2のIII−V族化合物半導体領域は、同じ組成の化合物で形成されていてもよいし、相違する組成の化合物で形成されていてもよい。
また、第1のIII−V族化合物半導体は、その組成にAlが含まれていなくても良い。すなわち、Alの組成比が「0」であってもよい。
上記課題を解決するために、本発明の半導体装置は、少なくとも、第1半導体領域と、第2半導体領域と、第3半導体領域を備えている。第1半導体領域は、p型不純物を含む第1のIII−V族化合物半導体から構成されている。第2半導体領域は、第2のIII−V族化合物半導体から構成されている。第3半導体領域は、第1半導体領域と第2半導体領域との間に形成されているとともに、アンドープの第3のIII−V族化合物半導体から構成されている。そして、第3のIII−V族化合物半導体のAlの組成比は、第1のIII−V族化合物半導体のAlの組成比よりも大きいことを特徴としている。
なお、第1のIII−V族化合物半導体と第2のIII−V族化合物半導体領域は、同じ組成の化合物で形成されていてもよいし、相違する組成の化合物で形成されていてもよい。
また、第1のIII−V族化合物半導体は、その組成にAlが含まれていなくても良い。すなわち、Alの組成比が「0」であってもよい。
本発明の半導体装置によれば、第1半導体領域と第2半導体領域とを第3半導体領域で分離している。そして、第3半導体領域を構成している第3のIII−V族化合物半導体のAlの組成比は、第1半導体領域を構成している第1のIII−V族化合物半導体のAlの組成比よりも大きい。Alの組成比が大きい第3のIII−V族化合物半導体は、Alの組成比が小さい第1のIII−V族化合物半導体と比較して、格子定数が小さくイオン性が強い。これにより、第1半導体領域に含まれているp型不純物は、第3半導体領域の結晶構造に阻止されて第2半導体領域に拡散し難い。したがって、第3半導体領域は、p型不純物の拡散抑制領域として有効に機能し、p型不純物を含む第1半導体領域から、第3半導体領域を介して隣接する第2半導体領域へp型不純物が拡散するのを効果的に抑制することができる。本発明の半導体装置を用いれば、第2半導体領域にとっては不要な不純物が第2半導体領域に混入することを抑制し、半導体装置の性能を向上させることができる。
(請求項2に記載の発明)
本発明の第3半導体領域の厚みは、20nm以下であることが好ましい。
厚みが20nm以下となるように第3半導体領域を形成すると、膜状の第3半導体領域の一様性が増し、膜の表面の平坦性が高くなり、粒界の少ない緻密な膜が形成され易い。これにより、第1半導体領域に含まれるp型不純物が第2半導体領域へ拡散するのを、一層効果的に抑制することができる。
本発明の第3半導体領域の厚みは、20nm以下であることが好ましい。
厚みが20nm以下となるように第3半導体領域を形成すると、膜状の第3半導体領域の一様性が増し、膜の表面の平坦性が高くなり、粒界の少ない緻密な膜が形成され易い。これにより、第1半導体領域に含まれるp型不純物が第2半導体領域へ拡散するのを、一層効果的に抑制することができる。
(請求項3に記載の発明)
第1のIII−V族化合物半導体が、AlX1InX2Ga1−X1−X2N(但し、0≦X1<1、0≦X2<1、0≦1−X1−X2≦1)であることが好ましい。
上記した材料は高い破壊電界強度と高い飽和電子移動度を備えていることから、上記した材料を用いることで高い耐圧と高周波動作を実現する半導体装置を得ることができる。その一方で、p型不純物の拡散による不具合が知られているが、本発明はこの課題に対処することができる。したがって、有用なAlX1InX2Ga1−X1−X2Nの半導体材料を利用して、有用な半導体装置を得ることができる。
第1のIII−V族化合物半導体が、AlX1InX2Ga1−X1−X2N(但し、0≦X1<1、0≦X2<1、0≦1−X1−X2≦1)であることが好ましい。
上記した材料は高い破壊電界強度と高い飽和電子移動度を備えていることから、上記した材料を用いることで高い耐圧と高周波動作を実現する半導体装置を得ることができる。その一方で、p型不純物の拡散による不具合が知られているが、本発明はこの課題に対処することができる。したがって、有用なAlX1InX2Ga1−X1−X2Nの半導体材料を利用して、有用な半導体装置を得ることができる。
(請求項4に記載の発明)
第3のIII−V族化合物半導体が、AlYGa1−YN(但し、0<Y≦1、X1<Y≦1)であることが好ましい。
上記した材料は、第1のIII−V族化合物半導体であるAlX1InX2Ga1−X1−X2N(但し、0≦X1<1、0≦X2<1、0≦1−X1−X2≦1)よりもAlの組成比が大きく、格子定数が小さくイオン性が強い。これにより、第1半導体領域に含まれているp型不純物は第3半導体領域の結晶構造に阻止されて第2半導体領域に拡散し難く、p型不純物が第2半導体領域に拡散することを効果的に抑制することができる。本発明の半導体装置を用いれば、第2半導体領域にとっては不要な不純物が第2半導体領域に混入することを一層抑制し、半導体装置の性能を一層向上させることができる。
第3のIII−V族化合物半導体が、AlYGa1−YN(但し、0<Y≦1、X1<Y≦1)であることが好ましい。
上記した材料は、第1のIII−V族化合物半導体であるAlX1InX2Ga1−X1−X2N(但し、0≦X1<1、0≦X2<1、0≦1−X1−X2≦1)よりもAlの組成比が大きく、格子定数が小さくイオン性が強い。これにより、第1半導体領域に含まれているp型不純物は第3半導体領域の結晶構造に阻止されて第2半導体領域に拡散し難く、p型不純物が第2半導体領域に拡散することを効果的に抑制することができる。本発明の半導体装置を用いれば、第2半導体領域にとっては不要な不純物が第2半導体領域に混入することを一層抑制し、半導体装置の性能を一層向上させることができる。
(請求項5に記載の発明)
p型不純物がマグネシウムである場合に、本発明は効果的である。
III−V族化合物半導体にp型不純物としてドープされるマグネシウムは、極めて大きな拡散速度を有する。しかしながら、本発明の半導体装置では、p型不純物拡散抑制領域が設けられているので、第1半導体領域に含まれるマグネシウムが、第2半導体領域に拡散することが効果的に抑制される。したがって、p型不純物にマグネシウムを用いたとしても、性能の良い半導体装置を得ることができる。
p型不純物がマグネシウムである場合に、本発明は効果的である。
III−V族化合物半導体にp型不純物としてドープされるマグネシウムは、極めて大きな拡散速度を有する。しかしながら、本発明の半導体装置では、p型不純物拡散抑制領域が設けられているので、第1半導体領域に含まれるマグネシウムが、第2半導体領域に拡散することが効果的に抑制される。したがって、p型不純物にマグネシウムを用いたとしても、性能の良い半導体装置を得ることができる。
(請求項6に記載の発明)
また、上記課題を解決するための本発明の半導体装置製造方法は、少なくとも、第1工程と、第2工程と、第3工程とを備えている。第1工程では、p型不純物を含み第1のIII−V族化合物半導体から構成される第1半導体領域を形成する。第2工程では、第2のIII−V族化合物半導体から構成される第2半導体領域を形成する。第3工程では、第1半導体領域と第2半導体領域の間に、アンドープの第3のIII−V族化合物半導体から構成される第3半導体領域を700℃以下の温度で形成する。上記した第1〜第3工程は、第1工程、第3工程、第2工程の順序で、あるいは第2工程、第3工程、第1工程の順序で実施する。
なお、第1のIII−V族化合物半導体と第2のIII−V族化合物半導体領域は、同じ組成の化合物で形成されていてもよいし、相違する組成の化合物で形成されていてもよい。
また、700℃とは、基板の温度であっても周囲の温度であってもよい。
また、上記課題を解決するための本発明の半導体装置製造方法は、少なくとも、第1工程と、第2工程と、第3工程とを備えている。第1工程では、p型不純物を含み第1のIII−V族化合物半導体から構成される第1半導体領域を形成する。第2工程では、第2のIII−V族化合物半導体から構成される第2半導体領域を形成する。第3工程では、第1半導体領域と第2半導体領域の間に、アンドープの第3のIII−V族化合物半導体から構成される第3半導体領域を700℃以下の温度で形成する。上記した第1〜第3工程は、第1工程、第3工程、第2工程の順序で、あるいは第2工程、第3工程、第1工程の順序で実施する。
なお、第1のIII−V族化合物半導体と第2のIII−V族化合物半導体領域は、同じ組成の化合物で形成されていてもよいし、相違する組成の化合物で形成されていてもよい。
また、700℃とは、基板の温度であっても周囲の温度であってもよい。
本発明の半導体装置製造方法を用いれば、第1半導体領域と第2半導体領域とを第3半導体領域で分離することができる。
この第3半導体領域が700℃以下で形成されると、半導体領域に粒界が生じ難く、緻密で平坦性に優れた半導体領域が形成され易い。これにより、第1半導体領域に含まれるp型不純物が第2半導体領域へ拡散するのを、第3半導体領域によって効果的に抑制する半導体装置を製造することができる。
この第3半導体領域が700℃以下で形成されると、半導体領域に粒界が生じ難く、緻密で平坦性に優れた半導体領域が形成され易い。これにより、第1半導体領域に含まれるp型不純物が第2半導体領域へ拡散するのを、第3半導体領域によって効果的に抑制する半導体装置を製造することができる。
(請求項7に記載の発明)
第3のIII−V族化合物半導体のAlの組成比は、第1のIII−V族化合物半導体のAlの組成比よりも大きいことが好ましい。
Alの組成比が大きい第3のIII−V族化合物半導体は、Alの組成比が小さい第1のIII−V族化合物半導体と比較して、格子定数が小さくイオン性が強い。これにより、第1半導体領域に含まれているp型不純物は、第3半導体領域の結晶構造に阻止されて第2半導体領域に拡散し難い。したがって、第3半導体領域は、p型不純物の拡散抑制領域として有効に機能し、p型不純物が第2半導体領域へ拡散することを効果的に抑制することができる。本発明の半導体装置製造方法を用いれば、第2半導体領域にとっては、不要な不純物が第2半導体領域に混入することを抑制する性能の良い半導体装置を製造することができる。
第3のIII−V族化合物半導体のAlの組成比は、第1のIII−V族化合物半導体のAlの組成比よりも大きいことが好ましい。
Alの組成比が大きい第3のIII−V族化合物半導体は、Alの組成比が小さい第1のIII−V族化合物半導体と比較して、格子定数が小さくイオン性が強い。これにより、第1半導体領域に含まれているp型不純物は、第3半導体領域の結晶構造に阻止されて第2半導体領域に拡散し難い。したがって、第3半導体領域は、p型不純物の拡散抑制領域として有効に機能し、p型不純物が第2半導体領域へ拡散することを効果的に抑制することができる。本発明の半導体装置製造方法を用いれば、第2半導体領域にとっては、不要な不純物が第2半導体領域に混入することを抑制する性能の良い半導体装置を製造することができる。
本発明によれば、III−V族化合物半導体を利用する半導体装置に関し、特に、p型半導体領域に含まれるp型不純物が、隣接する他の半導体領域に拡散する現象を効果的に抑制することができ、性能の良い半導体装置を提供することができる。
以下に説明する実施例の主要な特徴を列記しておく。
(第1形態)
p型不純物としてマグネシウムを含む窒化ガリウム・アルミニウムから構成される第1半導体領域と、窒化ガリウム・アルミニウムから構成される第2半導体領域との間に、アンドープの窒化アルミニウムから構成される第3半導体領域を形成する。
(第2形態)
第2半導体領域は、n型不純物を含むn型半導体領域である。
(第3形態)
第3半導体領域の厚みは、3nm〜15nmであるのが好ましい。
(第4形態)
第3半導体領域は、350℃〜500℃の温度で形成されるのが好ましい。
(第5形態)
第3半導体領域に接し、第3半導体領域の次に形成される第1半導体領域あるいは第2半導体領域は、1000℃〜1150℃の温度で形成されるのが好ましい。
(第6形態)
p型不純物には、マグネシウムの他に、ベリリウム、カルシウムが利用できる。これらは、拡散速度が速く、本発明の効果が高い。
(第1形態)
p型不純物としてマグネシウムを含む窒化ガリウム・アルミニウムから構成される第1半導体領域と、窒化ガリウム・アルミニウムから構成される第2半導体領域との間に、アンドープの窒化アルミニウムから構成される第3半導体領域を形成する。
(第2形態)
第2半導体領域は、n型不純物を含むn型半導体領域である。
(第3形態)
第3半導体領域の厚みは、3nm〜15nmであるのが好ましい。
(第4形態)
第3半導体領域は、350℃〜500℃の温度で形成されるのが好ましい。
(第5形態)
第3半導体領域に接し、第3半導体領域の次に形成される第1半導体領域あるいは第2半導体領域は、1000℃〜1150℃の温度で形成されるのが好ましい。
(第6形態)
p型不純物には、マグネシウムの他に、ベリリウム、カルシウムが利用できる。これらは、拡散速度が速く、本発明の効果が高い。
(第1実施例)
以下に第1実施例の半導体装置10を図1〜図6を参照して説明する。第1実施例は、pn接合を有するダイオードに本発明を適用したものである。
図1は、第1実施例の半導体装置10の断面図を示す。図2は、半導体装置10の製造過程において、n型不純物であるSiがドープされたn−型の半導体領域12が形成された状態を示す。図3は、不純物拡散抑制領域13である半導体(AlN)の膜をn−型の半導体領域12の上に堆積した状態を示す。図4は、不純物拡散抑制領域13の上にp型不純物であるMgがドープされたp+型の半導体領域14が形成された状態を示す。図5は、半導体装置10のp+型の半導体領域14とn−型の半導体領域12の間に、不純物拡散抑制領域13を形成した効果を証明する実験に用いた半導体素子20,20a,20b,20cを示す。図6は、図5に示した半導体素子20,20a,20b,20cを用いて実験を行った結果のグラフを示す。
以下に第1実施例の半導体装置10を図1〜図6を参照して説明する。第1実施例は、pn接合を有するダイオードに本発明を適用したものである。
図1は、第1実施例の半導体装置10の断面図を示す。図2は、半導体装置10の製造過程において、n型不純物であるSiがドープされたn−型の半導体領域12が形成された状態を示す。図3は、不純物拡散抑制領域13である半導体(AlN)の膜をn−型の半導体領域12の上に堆積した状態を示す。図4は、不純物拡散抑制領域13の上にp型不純物であるMgがドープされたp+型の半導体領域14が形成された状態を示す。図5は、半導体装置10のp+型の半導体領域14とn−型の半導体領域12の間に、不純物拡散抑制領域13を形成した効果を証明する実験に用いた半導体素子20,20a,20b,20cを示す。図6は、図5に示した半導体素子20,20a,20b,20cを用いて実験を行った結果のグラフを示す。
図1に示すように、半導体装置10は、n+型のGaN基板11に隣接して形成されたn−型の半導体領域(SiがドープされたAl0.05Ga0.95N;特許請求の範囲の第2のIII−V族化合物半導体から構成される第2半導体領域の実施例)12を備えている。また、半導体装置10は、p+型の半導体領域(MgがドープされたAl0.05Ga0.95N;特許請求の範囲の第1のIII−V族化合物半導体から構成される第1半導体領域の実施例)14を備えている。n−型の半導体領域12とp+型の半導体領域14の間には、不純物拡散抑制領域(AlN;特許請求の範囲の第3のIII−V族化合物半導体から構成される第3半導体領域の実施例)13が形成されている。そして、n+型のGaN基板11にAlのn電極10aが設けられており、p+型の半導体領域14にNiのp電極10bが設けられている。
不純物拡散抑制領域13(AlN)のAlの組成比(1.00)は、p+型の半導体領域14(Al0.05Ga0.95N)のAlの組成比(0.05)よりも大きい。また、不純物拡散抑制領域13は厚みが5nmの薄い膜で構成されていれる。
不純物拡散抑制領域13(AlN)のAlの組成比(1.00)は、p+型の半導体領域14(Al0.05Ga0.95N)のAlの組成比(0.05)よりも大きい。また、不純物拡散抑制領域13は厚みが5nmの薄い膜で構成されていれる。
ここで、半導体装置10の製造方法を、図2〜図4を用いて簡単に説明する。まず図2に示すように、n+型のGaN基板11の基板温度を1100℃にし、有機金属気相エピタキシャル法(MOCVD法)を用いて、窒化ガリウム・アルミニウム(Al0.05Ga0.95N)を主材料とするn−型の半導体領域12を5μmの厚さで形成する。n−型の半導体領域12の不純物には、シリコン(Si)が用いられ、そのキャリア濃度は約2×1016cm−3に調整されている。
次に図3に示すように、基板温度を400℃に低下し、n−型の半導体領域12の上に、アンドープの窒化アルミニウム(AlN)の不純物拡散抑制領域13を5nmの厚さで形成する。
次に図4に示すように、基板温度を再び1100℃に上昇し、不純物拡散抑制領域13の上に窒化ガリウム・アルミニウム(Al0.05Ga0.95N)を主材料とするp+型の半導体領域14を1μmの厚さで形成する。p+型の半導体領域14の不純物には、マグネシウム(Mg)が用いられ、そのキャリア濃度は約2×1017cm−3に調整されている。
そして、図1に示すように、n+型のGaN基板11の下(図1に示す下)にAlを蒸着してn電極10aを形成する。また、p+型の半導体領域14の上(図1に示す上)にNiを蒸着してp電極10bを形成する。
このように構成された半導体装置10の動作は、一般的なpn接合ダイオードと同様であるので、その説明を省略する。
次に図3に示すように、基板温度を400℃に低下し、n−型の半導体領域12の上に、アンドープの窒化アルミニウム(AlN)の不純物拡散抑制領域13を5nmの厚さで形成する。
次に図4に示すように、基板温度を再び1100℃に上昇し、不純物拡散抑制領域13の上に窒化ガリウム・アルミニウム(Al0.05Ga0.95N)を主材料とするp+型の半導体領域14を1μmの厚さで形成する。p+型の半導体領域14の不純物には、マグネシウム(Mg)が用いられ、そのキャリア濃度は約2×1017cm−3に調整されている。
そして、図1に示すように、n+型のGaN基板11の下(図1に示す下)にAlを蒸着してn電極10aを形成する。また、p+型の半導体領域14の上(図1に示す上)にNiを蒸着してp電極10bを形成する。
このように構成された半導体装置10の動作は、一般的なpn接合ダイオードと同様であるので、その説明を省略する。
次に図5、図6を用いて、p型半導体領域に含まれるMgが、隣接する半導体領域へ拡散する状態を調べる実験の方法と結果を説明する。
本実験には、図5に示す半導体素子20,20a,20b,20cを用いる。半導体素子20,20a,20b,20cの製造方法を簡単に説明する。サファイア基板21の基板温度を1100℃にし、有機金属気相エピタキシャル法(MOCVD法)を用いて、サファイア基板21の上に窒化ガリウム・アルミニウム(Al0.05Ga0.95N)を主材料とするp+型の半導体領域22を0.5μmの厚さで形成する。p+型の半導体領域22の不純物には、マグネシウム(Mg)が用いられ、そのドーピング濃度は約1019cm−3に調整されている。
次に基板温度を400℃に低下し、p+型の半導体領域22の上に、アンドープの窒化アルミニウム(AlN)の不純物拡散抑制領域23を10nmの厚さで形成する。
次に基板温度を再び1100℃に上昇し、不純物拡散抑制領域23の上に窒化ガリウム(GaN)を主材料とする半導体領域24を0.5μmの厚さで形成する。
同様にして、不純物拡散抑制領域23aが15nmである半導体素子20a、不純物拡散抑制領域23bが20nmである半導体素子20b、不純物拡散抑制領域23cが30nmである半導体素子20cを準備する。
本実験には、図5に示す半導体素子20,20a,20b,20cを用いる。半導体素子20,20a,20b,20cの製造方法を簡単に説明する。サファイア基板21の基板温度を1100℃にし、有機金属気相エピタキシャル法(MOCVD法)を用いて、サファイア基板21の上に窒化ガリウム・アルミニウム(Al0.05Ga0.95N)を主材料とするp+型の半導体領域22を0.5μmの厚さで形成する。p+型の半導体領域22の不純物には、マグネシウム(Mg)が用いられ、そのドーピング濃度は約1019cm−3に調整されている。
次に基板温度を400℃に低下し、p+型の半導体領域22の上に、アンドープの窒化アルミニウム(AlN)の不純物拡散抑制領域23を10nmの厚さで形成する。
次に基板温度を再び1100℃に上昇し、不純物拡散抑制領域23の上に窒化ガリウム(GaN)を主材料とする半導体領域24を0.5μmの厚さで形成する。
同様にして、不純物拡散抑制領域23aが15nmである半導体素子20a、不純物拡散抑制領域23bが20nmである半導体素子20b、不純物拡散抑制領域23cが30nmである半導体素子20cを準備する。
そして、各半導体素子20〜20cについて、半導体領域24へのMgの拡散状態を調べる。図6に示すグラフでは、横軸は、原点を半導体領域24の表面とする半導体領域24の表面(図5に示す上面)からの距離(μm)を示す。縦軸は、Mgの個数(個/cm−3)を示している。これによれば、不純物拡散抑制領域を30nmの厚さで形成した場合(半導体素子20cの場合)には、アンドープの半導体領域24(例えば、横軸0.2μm付近)に拡散したMgの個数は1016(個/cm−3)のオーダーであることがわかる。一方、Mgがドープされているp+型の半導体領域22(例えば、横軸0.8μm付近)に含まれるMgの個数は1019(個/cm−3)のオーダーで形成されている。したがって、アンドープの半導体領域24に含まれるMgの個数は、p+型の半導体領域22に含まれるMgの個数と比較して3桁程度少ない。このように、不純物拡散抑制領域23cによってアンドープの半導体領域24へMgが拡散するのを効果的に抑制することができる。さらに、不純物拡散抑制領域が15nm、20nmの場合(半導体素子20a,20bの場合)には、半導体領域24(例えば、横軸0.2μm付近)に拡散したMgの個数は、不純物拡散抑制領域が30nmの場合の1/10程度であることがわかる。また、不純物拡散抑制領域が10nmの場合(半導体素子20の場合)には、拡散したMgの個数は更に少なくなっている。したがって、不純物拡散抑制領域の厚みは、20nm以下に形成すると、Mgが拡散するのを一層効果的に抑制することができる。
不純物拡散抑制領域は、薄く形成した方が表面の平坦性が高く、粒界の少ない緻密が膜が形成される。図示していないが、実際に、30nmの厚さに形成した不純物拡散抑制領域の表面と、10nmの厚さに形成した不純物拡散抑制領域の表面を拡大して見ると、10nm形成した不純物拡散抑制領域の表面の方が格段に滑らかで平坦性が高い。不純物拡散抑制領域を厚く形成すると、不純物拡散抑制領域を成長させる際に、一旦は緻密な膜が形成されるものの、その後粒界が発生して表面が粗くなってしまうものと思われる。したがって、不純物拡散抑制領域は薄く形成した方がMgの拡散を効果的に抑制することができ、好ましい。本実施例の半導体装置10(図1参照)では、不純物拡散抑制領域13の厚さを5nmに設定している。これにより、Mgの拡散を効果的に抑制することができる。
本実施例の半導体装置10を用いれば、p+型の半導体領域14とn−型の半導体領域12とを不純物拡散抑制領域13で分離している。そして、不純物拡散抑制領域13を構成しているIII−V族化合物半導体(AlN)のAl原子の組成比は、p+型の半導体領域14構成しているIII−V族化合物半導体(Al0.05Ga0.95N)の組成比よりも大きい。すなわち、[AlN]は、[Al0.05Ga0.95N]と比較して格子定数が小さく、イオン性が強い。これにより、p+型の半導体領域14に含まれているp型不純物であるMgは、不純物拡散抑制領域13の結晶構造に阻止されてn−型の半導体領域12に拡散し難い。したがって、不純物拡散抑制領域13はMgの拡散抑制領域として有効に機能し、Mgを含むp+型の半導体領域14から、不純物拡散抑制領域13を介して隣接するn−型の半導体領域12へ、Mgが拡散することを効果的に抑制することができる。そして、不要な不純物がn−型の半導体領域12に混入することを抑制するので、半導体装置10の性能を向上させることができる。
また、本実施例の半導体装置10では、不純物拡散抑制領域13の厚みを5nmに設定している。このように、厚みが20nm以下、特に10nm以下となるように膜状の不純物拡散抑制領域13を形成すると、不純物拡散抑制領域13の一様性が増し、不純物拡散抑制領域13の表面の平坦性が高くなり、粒界の少ない緻密な膜が形成され易い。これにより、Mgがn−型の半導体領域12へ拡散するのを、一層効果的に抑制することができる。
また、本実施例の半導体装置10では、p+型の半導体領域14及びn−型の半導体領域12が、其々[Al0.05Ga0.95N]で構成されている。この材料は、高い破壊電界強度と高い飽和電子移動度を備えていることから、高い耐圧と高周波動作を実現する半導体装置を得ることができる。その一方で、p型不純物として極めて大きな拡散速度を有するMgを用いることにより、Mgの拡散による不具合が知られている。半導体装置10では、不純物拡散抑制領域13を形成することでこの課題に対処することができる。したがって、有用な半導体材料を利用して、有用な半導体装置を得ることができる。
ところで、不純物拡散抑制領域13は、高温(約700℃以上)で形成すると3次元的に形成され易いので、表面の平坦性に劣る。したがって、不純物拡散抑制領域13は、低温(約700℃以下)、好ましくは500℃以下の雰囲気下が形成されると粒界が生じ難く、平坦性に優れた膜状の半導体領域が形成され易い。本実施例の半導体装置10の不純物拡散抑制領域13は400℃の温度で形成されており、平坦性に優れた半導体領域の膜となり、p+型の半導体領域14からMgが拡散することを効果的に抑制することができる。
また、半導体装置10はpn接合ダイオードであり内部抵抗が低い方が好ましい。本実施例の半導体装置10の不純物拡散抑制領域13は充分に薄く形成されているので、キャリアがトンネル効果により不純物拡散抑制領域13を通過することができる。したがって、半導体装置10は内部抵抗の低いpn接合ダイオードとして構成することができる。
(第2実施例)
以下に第2実施例の半導体装置30を図7を参照して説明する。第2実施例は、発光ダイオードに本発明を適用したものである。
図7は、第2実施例の半導体装置30の断面図を示す。
図7に示すように、半導体装置30は、サファイア基板31に隣接して形成されたAlNバッファ領域31a、また、AlNバッファ領域31aに隣接して形成されたn+型の半導体領域(SiがドープされたGaN)31bを備えている。また、半導体装置30は、多重量子井戸活性層(InGaN/GaN;特許請求の範囲の第2のIII−V族化合物半導体から構成される第2半導体領域の実施例)32を備えている。また、半導体装置30は、p+型の半導体領域(MgがドープされたAlGaN;特許請求の範囲の第1のIII−V族化合物半導体から構成される第1半導体領域の実施例)34を備えている。多重量子井戸活性層32とp+型の半導体領域34の間には、不純物拡散抑制領域(AlN;特許請求の範囲の第3のIII−V族化合物半導体から構成される第3半導体領域の実施例)33が形成されている。そして、n−型の半導体領域31bの一部にAlのn電極30aが、p+型の半導体領域34の上にNiのp電極30bが設けられている。
不純物拡散抑制領域33のAlの組成比は、p+型の半導体領域34のAlの組成比よりも大きい。また、不純物拡散抑制領域33は厚みが5nmの薄い膜で構成されている。
以下に第2実施例の半導体装置30を図7を参照して説明する。第2実施例は、発光ダイオードに本発明を適用したものである。
図7は、第2実施例の半導体装置30の断面図を示す。
図7に示すように、半導体装置30は、サファイア基板31に隣接して形成されたAlNバッファ領域31a、また、AlNバッファ領域31aに隣接して形成されたn+型の半導体領域(SiがドープされたGaN)31bを備えている。また、半導体装置30は、多重量子井戸活性層(InGaN/GaN;特許請求の範囲の第2のIII−V族化合物半導体から構成される第2半導体領域の実施例)32を備えている。また、半導体装置30は、p+型の半導体領域(MgがドープされたAlGaN;特許請求の範囲の第1のIII−V族化合物半導体から構成される第1半導体領域の実施例)34を備えている。多重量子井戸活性層32とp+型の半導体領域34の間には、不純物拡散抑制領域(AlN;特許請求の範囲の第3のIII−V族化合物半導体から構成される第3半導体領域の実施例)33が形成されている。そして、n−型の半導体領域31bの一部にAlのn電極30aが、p+型の半導体領域34の上にNiのp電極30bが設けられている。
不純物拡散抑制領域33のAlの組成比は、p+型の半導体領域34のAlの組成比よりも大きい。また、不純物拡散抑制領域33は厚みが5nmの薄い膜で構成されている。
ここで、半導体装置30の製造方法を簡単に説明する。まずサファイア基板31の基板温度を400℃にし、サファイア基板31の上に窒化アルミニウム(AlN)のバッファ層31aを30nmの厚さで形成する。
次に基板温度を1100℃に上昇し、バッファ層31aの上に窒化ガリウム(GaN)を主材料とするn+型の半導体領域31bを4μmの厚さで形成する。n+型の半導体領域31bの不純物にはシリコン(Si)が用いられ、そのキャリア濃度は2×1018cm−3に調整されている。
次に基板温度を700℃に低下し、n+型の半導体領域31bの上に多重量子井戸活性層(InGaN/GaN)32を形成する。
次に基板温度をさらに400℃に低下し、多重量子井戸活性層(InGaN/GaN)32の上に窒化アルミニウム(AlN)の不純物拡散抑制領域33を5nmの厚さで形成する。
次に再び基板温度を1100℃に上昇し、不純物拡散抑制領域33の上に窒化アルミニウム・ガリウム(AlGaN)を主材料とするp+型の半導体領域34を0.1μmの厚さで形成する。p+型の半導体領域34の不純物にはマグネシウム(Mg)が用いられ、そのキャリア濃度は1×1018cm−3に調整されている。
次に、n電極30aを形成する部分に開口部が設けられたマスクを形成し、開口部にn+型の半導体領域31bが露出するまでエッチングを行い、Ti/Alを蒸着してn電極30aを形成する。また、p+型の半導体領域34の上に、Niを蒸着してp電極30bを形成する。
このように構成された半導体装置30の動作は、一般的な発光ダイオードと同様であるので、その説明を省略する。
次に基板温度を1100℃に上昇し、バッファ層31aの上に窒化ガリウム(GaN)を主材料とするn+型の半導体領域31bを4μmの厚さで形成する。n+型の半導体領域31bの不純物にはシリコン(Si)が用いられ、そのキャリア濃度は2×1018cm−3に調整されている。
次に基板温度を700℃に低下し、n+型の半導体領域31bの上に多重量子井戸活性層(InGaN/GaN)32を形成する。
次に基板温度をさらに400℃に低下し、多重量子井戸活性層(InGaN/GaN)32の上に窒化アルミニウム(AlN)の不純物拡散抑制領域33を5nmの厚さで形成する。
次に再び基板温度を1100℃に上昇し、不純物拡散抑制領域33の上に窒化アルミニウム・ガリウム(AlGaN)を主材料とするp+型の半導体領域34を0.1μmの厚さで形成する。p+型の半導体領域34の不純物にはマグネシウム(Mg)が用いられ、そのキャリア濃度は1×1018cm−3に調整されている。
次に、n電極30aを形成する部分に開口部が設けられたマスクを形成し、開口部にn+型の半導体領域31bが露出するまでエッチングを行い、Ti/Alを蒸着してn電極30aを形成する。また、p+型の半導体領域34の上に、Niを蒸着してp電極30bを形成する。
このように構成された半導体装置30の動作は、一般的な発光ダイオードと同様であるので、その説明を省略する。
本実施例の半導体装置30を用いれば、p+型の半導体領域34と多重量子井戸活性層32とを不純物拡散抑制領域33で分離することができる。そして、不純物拡散抑制領域33を構成しているIII−V族化合物半導体(AlN)のAl原子の組成比は、p+型の半導体領域34構成しているIII−V族化合物半導体(AlGaN)の組成比よりも大きい。すなわち、[AlN]は、[AlGaN]と比較して格子定数が小さく、イオン性が強い。これにより、p+型の半導体領域34に含まれているp型不純物であるMgは、不純物拡散抑制領域33の結晶構造に阻止されて多重量子井戸活性層32に拡散し難い。したがって、不純物拡散抑制領域33はMgの拡散抑制領域として有効に機能し、Mgの多重量子井戸活性層32への拡散を効果的に抑制することができる。半導体装置30を用いれば、不要な不純物が多重量子井戸活性層32に混入することを抑制し、高輝度のLEDとして半導体装置30を構成することができる。
(第3実施例)
以下に第3実施例の半導体装置40を図8を参照して説明する。第3実施例は、HEMT型のFETに本発明を適用したものである。
図8は、第3実施例の半導体装置40の断面図を示す。
図8に示すように、半導体装置40の裏面(図8に示す下側)には、チタン(Ti)とアルミニウム(Al)の積層からなるドレイン電極40cが形成されている。ドレイン電極40c上には、窒化ガリウム(GaN)を主材料とするn+型のドレイン領域41が形成されている。ドレイン領域41の不純物には、シリコン(Si)が用いられており、そのキャリア濃度は約3×1018cm-3に調整されている。
ドレイン領域41上には、窒化ガリウムを主材料とするn−型の半導体領域41aが形成されている。半導体領域41aの不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
半導体領域41aの上部の少なくとも一部に、窒化ガリウムを主材料とするp+型の半導体領域44が形成されている。半導体領域44の不純物にはマグネシウム(Mg)が用いられており、そのキャリア濃度は約1×1018cm-3に調整されている。半導体領域44は、半導体領域41aの上部に分散して形成されており、それぞれの半導体領域44は半導体領域41aによって隔てられている。
半導体領域44上に、窒化アルミニウム(AlN)を主材料とする不純物拡散抑制領域43が形成されている。不純物拡散抑制領域43は、半導体領域44上の全範囲を覆っていない。後述するように、ソース電極40bに電気的にコンタクトするために、一部は非被覆となっている。
半導体領域41a上及び不純物拡散抑制領域43上に、窒化ガリウム(GaN)を主材料とするn型半導体領域42が形成されている。n型半導体領域42の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
n型半導体領域42上に、窒化ガリウム・アルミニウム(Al0.3Ga0.7N)を主材料とするn型半導体領域45が形成されている。n型半導体領域45の結晶構造にはアルミニウムが含まれており、そのバンドギャップはn型半導体領域42のバンドギャップよりも広い。n型半導体領域42とn型半導体領域45によってヘテロ接合が構成されている。n型半導体領域45の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
n型半導体領域45上に、酸化シリコンを主材料とするゲート絶縁膜46が形成されている。ゲート絶縁膜46上に、ニッケル(Ni)を主材料とするゲート電極40aが形成されている。
窒化ガリウムを主材料とするn+型のソース領域47が、半導体領域42及び半導体領域45に接して(紙面左右側に)形成されている。ソース領域47の不純物にはシリコンが用いられており、そのキャリア濃度は約3×1018cm-3に調整されている。
ソース領域47及び半導体領域44に、チタンとアルミニウムの積層からなるソース電極40bが電気的に接して形成されている。半導体領域44とソース電極40bの間にコンタクト層48が設けられている。コンタクト層48には、例えばニッケルが用いられており、半導体領域44とソース電極40bのオーミックコンタクト性を改善することができる。
このように構成された半導体装置40の動作は、一般的なHEMT型FETと同様であるので、その説明を省略する。
以下に第3実施例の半導体装置40を図8を参照して説明する。第3実施例は、HEMT型のFETに本発明を適用したものである。
図8は、第3実施例の半導体装置40の断面図を示す。
図8に示すように、半導体装置40の裏面(図8に示す下側)には、チタン(Ti)とアルミニウム(Al)の積層からなるドレイン電極40cが形成されている。ドレイン電極40c上には、窒化ガリウム(GaN)を主材料とするn+型のドレイン領域41が形成されている。ドレイン領域41の不純物には、シリコン(Si)が用いられており、そのキャリア濃度は約3×1018cm-3に調整されている。
ドレイン領域41上には、窒化ガリウムを主材料とするn−型の半導体領域41aが形成されている。半導体領域41aの不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
半導体領域41aの上部の少なくとも一部に、窒化ガリウムを主材料とするp+型の半導体領域44が形成されている。半導体領域44の不純物にはマグネシウム(Mg)が用いられており、そのキャリア濃度は約1×1018cm-3に調整されている。半導体領域44は、半導体領域41aの上部に分散して形成されており、それぞれの半導体領域44は半導体領域41aによって隔てられている。
半導体領域44上に、窒化アルミニウム(AlN)を主材料とする不純物拡散抑制領域43が形成されている。不純物拡散抑制領域43は、半導体領域44上の全範囲を覆っていない。後述するように、ソース電極40bに電気的にコンタクトするために、一部は非被覆となっている。
半導体領域41a上及び不純物拡散抑制領域43上に、窒化ガリウム(GaN)を主材料とするn型半導体領域42が形成されている。n型半導体領域42の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
n型半導体領域42上に、窒化ガリウム・アルミニウム(Al0.3Ga0.7N)を主材料とするn型半導体領域45が形成されている。n型半導体領域45の結晶構造にはアルミニウムが含まれており、そのバンドギャップはn型半導体領域42のバンドギャップよりも広い。n型半導体領域42とn型半導体領域45によってヘテロ接合が構成されている。n型半導体領域45の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm-3に調整されている。
n型半導体領域45上に、酸化シリコンを主材料とするゲート絶縁膜46が形成されている。ゲート絶縁膜46上に、ニッケル(Ni)を主材料とするゲート電極40aが形成されている。
窒化ガリウムを主材料とするn+型のソース領域47が、半導体領域42及び半導体領域45に接して(紙面左右側に)形成されている。ソース領域47の不純物にはシリコンが用いられており、そのキャリア濃度は約3×1018cm-3に調整されている。
ソース領域47及び半導体領域44に、チタンとアルミニウムの積層からなるソース電極40bが電気的に接して形成されている。半導体領域44とソース電極40bの間にコンタクト層48が設けられている。コンタクト層48には、例えばニッケルが用いられており、半導体領域44とソース電極40bのオーミックコンタクト性を改善することができる。
このように構成された半導体装置40の動作は、一般的なHEMT型FETと同様であるので、その説明を省略する。
本実施例の半導体装置40を用いれば、p+型の半導体領域44とn型の半導体層42とを不純物拡散抑制領域42で分離することができる。そして、不純物拡散抑制領域43を構成しているIII−V族化合物半導体(AlN)のAl原子の組成比は、p+型の半導体領域44構成しているIII−V族化合物半導体(GaN)の組成比よりも大きい。すなわち、[AlN]は、[GaN]と比較して格子定数が小さく、イオン性が強い。これにより、p+型の半導体領域44に含まれているp型不純物であるMgは、不純物拡散抑制領域43の結晶構造に阻止されてn型の半導体層42に拡散し難い。したがって、不純物拡散抑制領域43はMgの拡散抑制領域として有効に機能し、Mgがn型の半導体層42へ拡散することを効果的に抑制することができる。半導体装置40を用いれば、不要な不純物がn型の半導体層42に混入することを抑制し、安定した性能のHEMT型FETを構成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10,30,40 半導体装置
20 半導体素子
11 基板
12 n−型の半導体領域
13 不純物拡散抑制領域
14 p+型の半導体領域
20 半導体素子
11 基板
12 n−型の半導体領域
13 不純物拡散抑制領域
14 p+型の半導体領域
Claims (7)
- p型不純物を含み第1のIII−V族化合物半導体から構成される第1半導体領域と、
第2のIII−V族化合物半導体から構成される第2半導体領域と、
前記第1半導体領域と前記第2半導体領域との間に形成されているとともに、アンドープの第3のIII−V族化合物半導体から構成される第3半導体領域とを備え、
前記第3のIII−V族化合物半導体のAlの組成比は、前記第1のIII−V族化合物半導体のAl組成比よりも大きいことを特徴とする半導体装置。 - 前記第3半導体領域の厚みは、20nm以下であることを特徴とする請求項1の半導体装置。
- 前記第1のIII−V族化合物半導体が、AlX1InX2Ga1−X1−X2N(但し、0≦X1<1、0≦X2<1、0≦1−X1−X2≦1)であることを特徴とする請求項1又は2の半導体装置。
- 前記第3のIII−V族化合物半導体が、AlYGa1−YN(但し、0<Y≦1、X1<Y≦1)であることを特徴とする請求項3の半導体装置。
- 前記p型不純物がマグネシウムであることを特徴とする請求項1〜4のいずれかの半導体装置。
- p型不純物を含み第1のIII−V族化合物半導体から構成される第1半導体領域を形成する第1工程と、
第2のIII−V族化合物半導体から構成される第2半導体領域を形成する第2工程と、
前記第1半導体領域と前記第2半導体領域の間に、アンドープの第3のIII−V族化合物半導体から構成される第3半導体領域を700℃以下の温度で形成する第3工程とを備え、
前記第1工程、前記第3工程、前記第2工程の順序で、あるいは前記第2工程、前記第3工程、前記第1工程の順序で、各工程を実施することを特徴とする半導体装置製造方法。 - 前記第3のIII−V族化合物半導体のAlの組成比は、前記第1のIII−V族化合物半導体のAlの組成比よりも大きいことを特徴とする請求項6の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005280485A JP2007095823A (ja) | 2005-09-27 | 2005-09-27 | 半導体装置と半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005280485A JP2007095823A (ja) | 2005-09-27 | 2005-09-27 | 半導体装置と半導体装置製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095823A true JP2007095823A (ja) | 2007-04-12 |
Family
ID=37981186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005280485A Pending JP2007095823A (ja) | 2005-09-27 | 2005-09-27 | 半導体装置と半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095823A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277413A (ja) * | 2007-04-26 | 2008-11-13 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2009004569A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | Iii族窒化物系半導体発光素子 |
JP2009032873A (ja) * | 2007-07-26 | 2009-02-12 | Toyota Central R&D Labs Inc | 窒化物半導体装置とその製造方法 |
JP2010251505A (ja) * | 2009-04-15 | 2010-11-04 | Toyota Motor Corp | 窒化物半導体装置 |
CN107221585A (zh) * | 2017-05-17 | 2017-09-29 | 聚灿光电科技股份有限公司 | Led外延结构及其制备方法 |
CN113471060A (zh) * | 2021-05-27 | 2021-10-01 | 南昌大学 | 一种减少硅衬底上AlN薄膜微孔洞的制备方法 |
JP2023012635A (ja) * | 2021-07-14 | 2023-01-26 | 日亜化学工業株式会社 | 発光素子の製造方法 |
US11658261B2 (en) | 2019-12-20 | 2023-05-23 | Nichia Corporation | Method of manufacturing nitride semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208814A (ja) * | 1998-11-12 | 2000-07-28 | Sharp Corp | 半導体発光素子 |
JP2003078215A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | Iii族窒化物半導体素子およびその製造方法 |
WO2004102153A2 (en) * | 2003-05-09 | 2004-11-25 | Cree, Inc. | III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER |
JP2005101623A (ja) * | 2004-10-15 | 2005-04-14 | Showa Denko Kk | Iii族窒化物半導体結晶、その製造方法、iii族窒化物半導体エピタキシャルウェーハ |
-
2005
- 2005-09-27 JP JP2005280485A patent/JP2007095823A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208814A (ja) * | 1998-11-12 | 2000-07-28 | Sharp Corp | 半導体発光素子 |
JP2003078215A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | Iii族窒化物半導体素子およびその製造方法 |
WO2004102153A2 (en) * | 2003-05-09 | 2004-11-25 | Cree, Inc. | III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER |
JP2005101623A (ja) * | 2004-10-15 | 2005-04-14 | Showa Denko Kk | Iii族窒化物半導体結晶、その製造方法、iii族窒化物半導体エピタキシャルウェーハ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277413A (ja) * | 2007-04-26 | 2008-11-13 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2009004569A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | Iii族窒化物系半導体発光素子 |
EP2053668A3 (en) * | 2007-06-21 | 2010-04-07 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor light-emitting device |
US8829545B2 (en) | 2007-06-21 | 2014-09-09 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor light-emitting device |
JP2009032873A (ja) * | 2007-07-26 | 2009-02-12 | Toyota Central R&D Labs Inc | 窒化物半導体装置とその製造方法 |
JP2010251505A (ja) * | 2009-04-15 | 2010-11-04 | Toyota Motor Corp | 窒化物半導体装置 |
CN107221585A (zh) * | 2017-05-17 | 2017-09-29 | 聚灿光电科技股份有限公司 | Led外延结构及其制备方法 |
US11658261B2 (en) | 2019-12-20 | 2023-05-23 | Nichia Corporation | Method of manufacturing nitride semiconductor device |
CN113471060A (zh) * | 2021-05-27 | 2021-10-01 | 南昌大学 | 一种减少硅衬底上AlN薄膜微孔洞的制备方法 |
CN113471060B (zh) * | 2021-05-27 | 2022-09-09 | 南昌大学 | 一种减少硅衬底上AlN薄膜微孔洞的制备方法 |
JP2023012635A (ja) * | 2021-07-14 | 2023-01-26 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP7419651B2 (ja) | 2021-07-14 | 2024-01-23 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6174874B2 (ja) | 半導体装置 | |
US10020361B2 (en) | Circuit structure having islands between source and drain and circuit formed | |
US9548376B2 (en) | Method of manufacturing a semiconductor device including a barrier structure | |
JP6371986B2 (ja) | 窒化物半導体構造物 | |
US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
US9478632B2 (en) | Method of manufacturing a semiconductor device | |
US8350297B2 (en) | Compound semiconductor device and production method thereof | |
JP2007095823A (ja) | 半導体装置と半導体装置製造方法 | |
US8829652B2 (en) | Light emitting device with graded composition hole tunneling layer | |
JP2007088185A (ja) | 半導体装置及びその製造方法 | |
JP4474292B2 (ja) | 半導体装置 | |
JP2011029507A (ja) | 半導体装置 | |
JP2012227456A (ja) | 半導体装置 | |
JP2009026975A (ja) | 半導体装置 | |
JP2011049271A (ja) | 半導体装置 | |
JP2007129203A (ja) | 半導体デバイスの製造方法 | |
JP5810521B2 (ja) | 高電子移動度トランジスタ | |
JP2015106627A (ja) | 半導体積層基板 | |
JP2008227039A (ja) | 半導体装置 | |
US9331169B2 (en) | Nitride semiconductor Schottky diode and method for manufacturing same | |
JP2010182993A (ja) | 半導体装置とその製造方法 | |
JP2010177416A (ja) | 窒化物半導体装置 | |
WO2015152411A1 (ja) | 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ | |
JP2009289826A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
CN114335159A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120104 |