JP2010182993A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2010182993A
JP2010182993A JP2009027094A JP2009027094A JP2010182993A JP 2010182993 A JP2010182993 A JP 2010182993A JP 2009027094 A JP2009027094 A JP 2009027094A JP 2009027094 A JP2009027094 A JP 2009027094A JP 2010182993 A JP2010182993 A JP 2010182993A
Authority
JP
Japan
Prior art keywords
region
impurity diffusion
type semiconductor
diffusion suppression
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009027094A
Other languages
English (en)
Inventor
Osamu Ishiguro
修 石黒
Takahiro Ozawa
隆弘 小澤
Kazuyoshi Tomita
一義 冨田
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2009027094A priority Critical patent/JP2010182993A/ja
Publication of JP2010182993A publication Critical patent/JP2010182993A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供する。
【解決手段】 Mg(p型不純物)を含む窒化ガリウムのp型半導体領域24と、窒化ガリウムのn型半導体下領域20と、p型半導体領域24とn型半導体下領域20との間に設けられている不純物拡散抑制領域22を備えている。不純物拡散抑制領域22は、Inx1Al1-x1N(但し、0<X1<1)である。
【選択図】 図1

Description

本発明は、窒化ガリウムの半導体層を有する半導体装置とその製造方法に関する。
窒化ガリウム(GaN)の半導体層を有する半導体装置の開発が進められている。一般的に、この種の半導体装置では、p型不純物としてMgが用いられる。Mgの拡散速度が非常に速いので、Mgを含むp型半導体領域に隣接して半導体領域を形成すると、この隣接する半導体領域にMgが拡散し易い。隣接する半導体領域にとって不要なMgが拡散すると、半導体装置が所望の特性を得られないことがある。
特許文献1には、図7に示す半導体構造140が開示されている。半導体構造140は、サファイア基板129とp型半導体領域125と不純物拡散抑制領域123とi型半導体領域121の積層構造を備えている。p型半導体領域125の材料には、窒化ガリウムアルミニウム(AlGaN)が用いられている。p型半導体領域125は、p型不純物としてMgを含んでいる。不純物拡散抑制領域123の材料には、アンドープの窒化アルミニウム(AlN)が用いられている。不純物拡散抑制領域123のアルミニウムの組成比は、p型半導体領域125のアルミニウムの組成比よりも大きい。i型半導体領域121の材料には、窒化ガリウム(GaN)が用いられている。不純物拡散抑制領域123は、p型半導体領域125に含まれているMgが隣接するi型半導体領域121に拡散することを抑制する。
特開2007−95823号公報
上記したように、不純物拡散抑制領域123のアルミニウムの組成比は、p型半導体領域125のアルミニウムの組成比よりも大きい。p型半導体領域125と不純物拡散抑制領域123との格子定数が異なっている。このため、p型半導体領域125と不純物拡散抑制領域123との間には歪が生じる。
しかしながら、特許文献1に記載されているように、不純物拡散抑制領域123の厚みは数十nm以下(典型的には数nm以下)である。技術常識に基づけば、この程度の厚みであれば、格子定数の差に基づく歪の発生は、ほとんど考慮しなくてもよいと考えられる。
ところが、本発明者らの検討の結果、上記材料の組み合わせでは、不純物拡散抑制領域123上に形成したi型半導体領域121に、p型半導体領域125と不純物拡散抑制領域123との間の歪に基づく欠陥(図7の転位M)が予想外に多量に発生していることが分かってきた。本発明者らは、p型不純物の拡散を防止するだけでなく、格子定数の差をも考慮した対策の必要性を初めて認識した。
本発明は、転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供する。
本明細書で開示される半導体装置は、p型不純物を含む窒化ガリウムの第1半導体領域と、窒化ガリウムの第2半導体領域と、第1半導体領域と第2半導体領域との間に設けられている不純物拡散抑制領域を備えている。不純物拡散抑制領域は、Inx1Al1-x1N(但し、0<X1<1)であることを特徴としている。
上記した構造を備える半導体装置では、第1半導体領域と第2半導体領域とを不純物拡散抑制領域で分離している。Inx1Al1-x1N(但し、0<X1<1)を用いて形成されている不純物拡散抑制領域は、第1半導体領域に含まれているp型不純物が第2半導体領域に拡散することを抑制することができる。さらに、結晶中にInを含むInx1Al1-x1N(但し、0<X1<1)の格子定数は、窒化ガリウムの格子定数と一致させることができる。このため、第1半導体領域と不純物拡散抑制領域との間の格子定数差を低下させ、第1半導体領域と不純物拡散抑制領域の間の歪を低下させることができる。また、不純物拡散抑制領域と第2半導体領域との間の格子定数差を低下させ、不純物拡散抑制領域と第2半導体領域の間の歪を低下させることができる。これにより、第2半導体領域内に発生する転位を劇的に低下させることができる。不純物拡散抑制領域の材料にInx1Al1-x1N(但し、0<X1<1)を用いると、p型不純物の拡散と転位の発生の双方を抑制することができる。
さらに、不純物拡散抑制領域の材料にInx1Al1-x1N(但し、0<X1<1)を用いると、第1半導体領域と不純物拡散抑制領域との間のバンドギャップ差をも低下させることができる。また、不純物拡散抑制領域と第2半導体領域との間のバンドギャップ差をも低下させることができる。バンドギャップ差が大きいと、界面に2次元電子ガス層が形成されて電気的不具合が発生する虞がある。不純物拡散抑制領域の材料にInx1Al1-x1N(但し、0<X1<1)を用いれば、第1半導体領域及び第2半導体領域の材料である窒化ガリウムとのバンドギャップ差を低下させ、電気的不具合の発生を抑制することができる。
不純物拡散抑制領域にInx1Al1-x1N(但し、0<X1<1)を用いる技術は、p型不純物の拡散と転位の発生、さらに電気的不具合の発生をも抑制することができる。
上記したX1の値は、0.14以上、且つ0.20以下であることが好ましい。
Inx1Al1-x1N(但し、0<X1<1)とGaNの格子定数は、X1=0.17のときに完全に整合する。この場合には、第1半導体領域と不純物拡散抑制領域との界面から格子不整合に起因する転位が実質的に発生しない。また、不純物拡散抑制領域と第2半導体領域との界面から格子不整合に起因する転位が実質的に発生しない。また、本発明者らの検討の結果、X1の値が、0.14以上、且つ0.20以下であれば、格子不整合に起因する転位の発生が抑えられることが確認されている。
また、本明細書で開示される半導体装置の製造方法は、少なくとも、第1工程と、第2工程と、第3工程とを備えている。第1工程では、p型不純物を含む窒化ガリウムの第1半導体領域を形成する。第2工程では、第1半導体領域の表面に、Inx1Al1-x1N(但し、0<X1<1)の不純物拡散抑制領域を形成する。第3工程では、不純物拡散抑制領域の表面に、窒化ガリウムの第2半導体領域を形成する。
本明細書で開示される不純物拡散抑制領域によると、転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制することができる。さらに、p型半導体領域と不純物拡散抑制領域、及び不純物拡散抑制領域と隣接する他の半導体領域のバンドギャップ差をも低減させ、電気的な不具合をも抑制することができる。
半導体装置1の要部断面を示す。 半導体構造40の断面を示す。 半導体構造40において、p型半導体領域25に含まれているMgがi型半導体領域21へ拡散することが抑制されている状態を示している。 半導体構造40の断面をTEM(透過型電子顕微鏡)によって撮影した写真を示す。 比較例の半導体構造140において、p型半導体領域125に含まれているMgのi型半導体領域121への拡散状態を示している。 比較例の半導体構造140の断面をTEMによって撮影した写真を示す。 従来技術の半導体構造140の要部断面を示す。
本明細書で開示される技術の特徴を以下に整理しておく。
(1)不純物拡散抑制領域の厚みは、3nm〜20nmであるのが好ましい。
(2)不純物拡散抑制領域は、700℃以下の温度で形成することが好ましい。
(3)不純物拡散抑制領域は、特に350℃〜500℃の温度で形成することが好ましい。
(4)不純物拡散抑制領域に接し、不純物拡散抑制領域の次に形成する第2半導体領域は、1000℃〜1150℃の温度で形成することが好ましい。
(5)p型不純物には、マグネシウムの他に、ベリリウム、カルシウムが利用できる。これらは、拡散速度が速く、本発明の効果が高い。
(6)Mgを含む窒化ガリウム(GaN)を用いて第1半導体領域を形成し、第1半導体領域上に700℃以下の温度で、Inx1Al1-x1N(但し、0<X1<1)を用いて不純物拡散抑制領域を形成し、不純物拡散抑制領域上に窒化ガリウム(GaN)を用いて第2半導体領域を形成する。
図1に、HEMT型のFETに係る半導体装置1の要部断面図を示す。
半導体装置1は、裏面(図1に示す下側)に形成されているドレイン電極30を備えている。ドレイン電極30は、チタンとアルミニウムの積層構造を備えている。
半導体装置1は、ドレイン電極30上に形成されているn型のドレイン領域28を備えている。ドレイン領域28には、窒化ガリウム(GaN)基板が用いられている。ドレイン領域28は、n型不純物としてシリコン(Si)を含んでおり、そのキャリア濃度は約3×1018cm-3に調整されている。
半導体装置1は、ドレイン領域28上に形成されているn-型の高抵抗半導体領域26を備えている。高抵抗半導体領域26の厚みは約3μmである。高抵抗半導体領域26の材料には、窒化ガリウム(GaN)が用いられている。高抵抗半導体領域26は、n型不純物としてシリコン(Si)を含んでおり、そのキャリア濃度は約2×1016cm-3に調整されている。
半導体装置1は、高抵抗半導体領域26の上部に分散して形成されているp型半導体領域24(第1半導体領域の一例)を備えている。p型半導体領域24は、それぞれが高抵抗半導体領域26によって隔てられている。p型半導体領域24の厚みは約0.3μmである。p型半導体領域24の材料には、窒化ガリウム(GaN)が用いられている。p型半導体領域24は、p型不純物としてマグネシウム(Mg)を含んでおり、そのキャリア濃度は約1×1018cm-3に調整されている。
半導体装置1は、各々のp型半導体領域24上に形成されている不純物拡散抑制領域22を備えている。不純物拡散抑制領域22の厚みは約5nmである。不純物拡散抑制領域22は、一様であるとともに、表面の平坦性が高く、粒界の少ない緻密な薄い膜として形成されている。不純物拡散抑制領域22の材料には、In0.2Al0.8Nが用いられている。
半導体装置1は、高抵抗半導体領域26上と不純物拡散抑制領域22上に形成されているn型の半導体下領域20(第2半導体領域の一例)を備えている。n型半導体下領域20の厚みは約0.1μmである。n型半導体下領域20の材料には、窒化ガリウム(GaN)が用いられている。n型半導体下領域20は、n型不純物としてシリコン(Si)を含んでおり、そのキャリア濃度は約2×1016cm-3に調整されている。
半導体装置1は、n型半導体下領域20上に形成されているn型の半導体上領域16を備えている。n型半導体上領域16の厚みは約0.015μmである。n型半導体上領域16の材料には、窒化ガリウム・アルミニウム(Al0.3Ga0.7N)が用いられている。n型半導体上領域16の結晶構造にはアルミニウムが含まれているので、そのバンドギャップが、隣接するn型半導体下領域20のバンドギャップよりも広い。n型半導体下領域20とn型半導体上領域16によってヘテロ接合が構成されている。n型半導体上領域16は、n型不純物としてシリコン(Si)を含んでおり、そのキャリア濃度は約1×1016cm-3に調整されている。
半導体装置1は、n型半導体上領域16上に形成されているゲート絶縁膜12を備えている。ゲート絶縁膜12の厚みは約0.1μmである。ゲート絶縁膜12の材料には、酸化シリコンが用いられている。
半導体装置1は、ゲート絶縁膜12上に形成されているゲート電極10を備えている。ゲート電極10の材料には、ニッケル(Ni)が用いられている。
半導体装置1は、n型半導体下領域20とn型半導体上領域16に接して(紙面左右側に)形成されているn+型のソース領域18を備えている。ソース領域18の材料には、窒化ガリウム(GaN)が用いられている。ソース領域18は、n型不純物としてシリコン(Si)を含んでおり、そのキャリア濃度は約3×1018cm-3に調整されている。
半導体装置1は、ソース領域18に接しているソース電極14を備えている。ソース電極14は、チタンとアルミニウムの積層構造を備えている。
このように構成された半導体装置1のソース電極14を接地し、ドレイン電極30に正電圧を印加する。ゲート電極10に正のゲート電圧を印加していない状態では、p型半導体領域24とn型半導体下領域20の接合面から空乏層が伸展している。空乏層は、n型半導体下領域20とn型半導体上領域16のヘテロ接合の界面にまで達する。ドレイン電極30からソース電極14までの電流経路が遮断されて半導体装置1がオフ状態となっている。
ゲート電極10に正のゲート電圧を印加すると、p型半導体領域24とn型半導体下領域20の接合面から伸展している空乏層が収縮する。n型半導体下領域20とn型半導体上領域16のヘテロ接合の界面付近に、二次元電子ガス層が形成される。二次元電子ガス層に多量の電子が誘起され、これらの電子が、n型半導体下領域20と高抵抗半導体領域26とドレイン領域28を介してドレイン電極30に移動する。これにより、ドレイン電極30からソース電極14に電流が流れて半導体装置1がオン状態となる。
半導体装置1を製造する際には、ドレイン領域28上に高抵抗半導体領域26を形成した後に、高抵抗半導体領域26の表面部の一部をエッチングして溝を形成する。有機金属気相エピタキシャル法(MOCVD法)によってその溝内にp型半導体領域24を成長させる。次に、p型半導体領域24の上に不純物拡散抑制膜22を成長させる。次に、p型半導体領域24とn型半導体領域26の表面にn型半導体下領域20を成長させる。そして、既知の方法で、n型半導体上領域16とソース領域18とゲート絶縁膜12とゲート電極10とソース電極14とドレイン電極30を形成する。
半導体装置1では、p型半導体領域24とn型半導体下領域20とを、In0.2Al0.8Nの不純物拡散抑制領域22で分離している。In0.2Al0.8Nを用いて形成されている不純物拡散抑制領域22は、p型半導体領域24に含まれているp型不純物のMgがn型半導体下領域20に拡散することを抑制することができる。さらに、窒化ガリウム(GaN)のp型半導体領域24の格子定数と、結晶中にInを含むIn0.2Al0.8Nの不純物拡散抑制領域22の格子定数は差が小さい。p型半導体領域24と不純物拡散抑制領域22との歪を低下させることができる。また、不純物拡散抑制領域22の格子定数と、窒化ガリウム(GaN)のn型半導体下領域20の格子定数は差が小さい。不純物拡散抑制領域22とn型半導体下領域20との歪を低下させることができる。これにより、n型半導体下領域20内に発生する転位を劇的に低下させることができる。不純物拡散抑制領域22の材料にIn0.2Al0.8Nを用いると、不純物の拡散と転位の発生の双方を抑制することができる。
さらに、不純物拡散抑制領域22の材料にInAlNを用いると、不純物拡散抑制領域22と窒化ガリウム(GaN)のn型半導体下領域20との間のバンドギャップ差をも低下させることができる。バンドギャップ差が大きいと、逆方向電圧印加時に、不純物拡散抑制領域22とn型半導体下領域20の界面に2次元電子ガス層が形成されることがある。これにより、例えば逆方向リーク電流の経路が形成されるというような電気的な不具合が発生する虞がある。不純物拡散抑制領域22の材料にInAlNを用いれば、n型半導体下領域20とのバンドギャップ差を低下させ、電気的不具合の発生を抑制することができる。
不純物拡散抑制領域にInAlNを用いる技術は、p型不純物の拡散と転位の発生、さらに電気的不具合の発生をも抑制することができる。
次に、InAlNを用いる不純物拡散抑制領域の作用効果を、以下に説明する実験を用いて実証する。
本実験では、図2に示す半導体構造40を試料として用いる。まず、半導体構造40の作製方法を説明する。
サファイア基板29を準備し、低温で窒化アルミニウム(AlN)のバッファ層27を形成する。
次に、基板温度を1130℃にし、有機金属気相エピタキシャル法(MOCVD法)によってバッファ層27の上にp型半導体領域25を形成する。p型半導体領域25の厚みは、2μmとする。p型半導体領域25の材料には、窒化ガリウム(GaN)を用いる。p型半導体領域25の不純物にはマグネシウム(Mg)を用い、そのドーピング濃度を約2×1019cm-3に調整する。
次に基板温度を420℃に低下し、有機金属気相エピタキシャル法によってp型半導体領域25の上にIn0.2Al0.8Nの不純物拡散抑制領域23を形成する。不純物拡散抑制領域23の厚みは、10nmとする。
次に基板温度を再び1130℃に上昇し、不純物拡散抑制領域23の上にi型半導体領域21を形成する。i型半導体領域21の厚みは、0.5μmとする。
作製した半導体構造40について、i型半導体領域21へのMgの拡散状態を調べる。図3に示すグラフでは、横軸は、i型半導体領域21の表面(図2に示す上面)からの距離(μm)を示す。縦軸は、Mgの個数(原子数/cm3)を示している。図3のグラフF3は、上記不純物拡散抑制領域23を形成した半導体構造40のMgの拡散状態を示している。グラフF0は、不純物拡散抑制領域23を形成していない構造のMgの拡散状態を示している。不純物拡散抑制領域23を備えている半導体構造40は、不純物拡散抑制領域23を形成していない構造と比較してMgがi型半導体領域21(表面から浅い範囲)に拡散することを抑制している。
次に、TEM(透過型電子顕微鏡)によって半導体構造40の断面を撮影した写真を図4に示す。半導体領域25において他の領域よりも黒く(図4では左下から右上方向に)伸びている線状部が転位Mである。半導体構造40では、p型半導体領域25内に既に存在している転位Mは不純物拡散抑制領域23を超えてi型半導体領域21内にまで伸びているものの、不純物拡散抑制領域23とi型半導体領域21との界面から新たに伸びる転位Mが少ない。この現象を、図2を参照して説明する。図2では、転位Mを模式的に点線で示している。不純物拡散抑制領域23がIn0.2Al0.8Nで形成されているから、p型半導体領域25と不純物拡散抑制領域23との格子定数差が小さい。p型半導体領域25と不純物拡散抑制領域23との界面から不純物拡散抑制領域23とi型半導体領域21に、新たに伸びる転位Mがない。また、不純物拡散抑制領域23とi型半導体領域21との格子定数差が小さい。不純物拡散抑制領域23とi型半導体領域21との界面からi型半導体領域21に新たに伸びる転位Mもない。
本実施例の半導体構造40によると、転位Mの発生を抑制しながら、p型半導体領域25に含まれるMgが隣接するi型半導体領域21に拡散する現象を効果的に抑制することができる。
次に、比較例として不純物拡散抑制領域123がAlNである半導体構造140(図7参照)について、半導体領域121へのMgの拡散状態を調べる。
図5のグラフF0は、図3のグラフF0と同様に、不純物拡散抑制領域123を形成していない構造のMgの拡散状態を示している。図5のグラフF1は、AlNの不純物拡散抑制領域123を低温で形成した半導体構造140のMgの拡散状態を示している。図5のグラフF2は、AlNの不純物拡散抑制領域123を高温で形成した半導体構造140のMgの拡散状態を示している。低温で形成した不純物拡散抑制領域123は、不純物拡散抑制領域123を形成していない構造と比較し、Mgがi型半導体領域121(表面から浅い範囲)に拡散することを抑制している。一方、高温で形成した不純物拡散抑制領域123は、Mgがi型半導体領域121に拡散することを抑制していない。AlNの不純物拡散抑制領域123は、低温で形成する必要がある。
次に、TEMによって半導体構造140の断面を撮影した写真を図6に示す。半導体領域125において他の領域よりも黒く(図6では上下方向に)伸びている線状部が転位Mである。半導体構造140では、i型半導体領域121に新たに伸びる転位Mの量が、図4に示したi型半導体領域121に新たに伸びる転位Mの量と比較して非常に多い。転位Mの量は、不純物拡散抑制領域123を高温で形成すると低下することがわかっている。しかしながら、不純物拡散抑制領域123を高温で形成すると、前述したようにMgがi型半導体領域121に拡散することを抑制できない。
p型半導体領域125に隣接する半導体領域に転位Mが発生しても、その性能への影響が少ない半導体装置には窒化アルミニウム(AlN)の不純物拡散抑制領域123を形成し、Mgが隣接する半導体領域に拡散することを抑制すればよい。転位Mによって性能に悪影響が及ぼされる半導体装置には、不純物拡散抑制領域の材料として窒化アルミニウム(AlN)を用いることは適切ではない。
図4に示したように、不純物拡散抑制領域の材料としてInx1Al1-x1N(但し、0<X1<1)を用いると、不純物拡散抑制領域を低温で形成しても、p型半導体領域に隣接するi型半導体領域に発生する転位Mが劇的に少ない。不純物拡散抑制領域の材料としてInx1Al1-x1N(但し、0<X1<1)を用いることにより、Mgの拡散と転位Mの発生の双方が抑制されている。
なお、本実施例では、半導体構造40が、In0.2Al0.8Nを用いて形成した不純物拡散抑制領域23を備えている場合について説明した。すなわち、Inx1Al1-x1N(但し、0<X1<1)のX1の値が0.2である場合について説明した。X1の値は、上記した0.2に限定されるものではない。Inx1Al1-x1N(但し、0<X1<1)の好ましい組成比について検討する。
不純物拡散抑制領域23は、その厚みが3〜20nmであることが好ましい。この範囲の厚みであると、一様であるとともに、表面の平坦性が高く、粒界の少ない緻密な膜を形成することができる。また、p型半導体領域に含まれるMgが不純物拡散抑制領域23を超えて隣接する他の半導体領域に拡散することを十分に抑制することができる。
ここで、エネルギー平衡理論(People and Bean)と力学的平衡理論(Mathews and Blakeslee)によると(梅野正義,蘇我哲夫:結晶成長ハンドブック(小松啓編,共立出版,1995)p.699参照)、GaNの半導体領域の上にInx1Al1-x1N膜を形成する際には、GaNとInx1Al1-x1Nのa軸方向の格子不整合値が±0.4%(不整合度0.004)であれば、最大膜厚(臨界膜厚)20nmのInx1Al1-x1Nを形成することができる。実際の臨界膜厚値はそれよりも厚いことが予想されるが、格子不整合値が±0.4%未満であれば、GaNの半導体領域の上に少なくとも20nmのInx1Al1-x1N膜を形成してもa軸方向の格子不整合による歪が発生しない。この場合には、Inx1Al1-x1N膜の上にさらにGaN層を形成したとしても、そのGaN層にもa軸方向の格子不整合による歪が発生しない。
GaN層とInx1Al1-x1N膜は、Inx1Al1-x1N膜のX1の値が0.17のときに完全格子整合する。したがって、GaN層のp型半導体領域25上に形成するInx1Al1-x1N膜の不純物拡散抑制領域23は、そのX1の値が0.14から0.20の間のInx1Al1-x1Nを用いて形成することが好ましい。すると、Inx1Al1-x1N膜の不純物拡散抑制領域23上に形成するGaN層のi型半導体領域21に、歪による転位Mが発生し難い。
上記した実施例では、不純物拡散抑制領域23をHEMT型の半導体装置1に用いる場合について説明したが、不純物拡散抑制領域23は、ガリウム窒素(GaN)を用いて形成される他の種類の半導体装置の半導体構造に用いることができる。例えば、発光ダイオードやpn接合ダイオードの半導体構造に用いることができる。ダイオードは、その内部抵抗が低い方が好ましい。不純物拡散抑制領域23を薄く形成すれば、キャリアがトンネル効果により不純物拡散抑制領域23を通過することができる。不純物拡散抑制領域23を用いると、転位Mの発生を抑制しながらMgの拡散を抑制し、内部抵抗の低いダイオードを構成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:半導体装置
10:ゲート電極
12:ゲート絶縁膜
13:不純物拡散抑制領域
14:ソース電極
16:n型半導体上領域
18:ソース領域
20:n型半導体下領域
21:i型半導体領域
22,23:不純物拡散抑制領域
24,25:p型半導体領域
26:高抵抗半導体領域
27:バッファ層
28:ドレイン領域
29:サファイア基板
30:ドレイン電極
40:半導体構造
M:転位

Claims (3)

  1. p型不純物を含む窒化ガリウムの第1半導体領域と、
    窒化ガリウムの第2半導体領域と、
    第1半導体領域と第2半導体領域との間に設けられている不純物拡散抑制領域と、を備えており、
    前記不純物拡散抑制領域は、Inx1Al1-x1N(但し、0<X1<1)であることを特徴としている半導体装置。
  2. 前記X1の値は、0.14以上、且つ0.20以下であることを特徴とする請求項1に記載の半導体装置。
  3. p型不純物を含む窒化ガリウムの第1半導体領域を形成する第1工程と、
    第1半導体領域の表面に、Inx1Al1-x1N(但し、0<X1<1)の不純物拡散抑制領域を形成する第2工程と、
    不純物拡散抑制領域の表面に、窒化ガリウムの第2半導体領域を形成する第3工程を備えている半導体装置の製造方法。
JP2009027094A 2009-02-09 2009-02-09 半導体装置とその製造方法 Pending JP2010182993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009027094A JP2010182993A (ja) 2009-02-09 2009-02-09 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009027094A JP2010182993A (ja) 2009-02-09 2009-02-09 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2010182993A true JP2010182993A (ja) 2010-08-19

Family

ID=42764294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009027094A Pending JP2010182993A (ja) 2009-02-09 2009-02-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2010182993A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167442A (zh) * 2014-08-29 2014-11-26 电子科技大学 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管
WO2016027100A1 (en) * 2014-08-21 2016-02-25 The University Of Sheffield Optically controlled devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129926A (ja) * 1995-08-28 1997-05-16 Mitsubishi Cable Ind Ltd Iii族窒化物発光素子
JP2002540618A (ja) * 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP2003179260A (ja) * 2002-11-05 2003-06-27 Nichia Chem Ind Ltd 窒化物半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2008263142A (ja) * 2007-04-13 2008-10-30 Toyota Central R&D Labs Inc 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129926A (ja) * 1995-08-28 1997-05-16 Mitsubishi Cable Ind Ltd Iii族窒化物発光素子
JP2002540618A (ja) * 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP2003179260A (ja) * 2002-11-05 2003-06-27 Nichia Chem Ind Ltd 窒化物半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2008263142A (ja) * 2007-04-13 2008-10-30 Toyota Central R&D Labs Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016027100A1 (en) * 2014-08-21 2016-02-25 The University Of Sheffield Optically controlled devices
CN104167442A (zh) * 2014-08-29 2014-11-26 电子科技大学 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管

Similar Documents

Publication Publication Date Title
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
US20070096239A1 (en) Semiconductor devices and methods of manufacture
JP2010183026A (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP2005085852A (ja) 半導体電子デバイス
CN108461591B (zh) 氮化物半导体外延叠层结构及其功率元件
US11522106B2 (en) Nitride-based light-emitting diode device
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2013030725A (ja) 半導体装置
US11335780B2 (en) Epitaxial structure
CN111406306A (zh) 半导体装置的制造方法、半导体装置
JP2007095823A (ja) 半導体装置と半導体装置製造方法
JP4888537B2 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2015070151A (ja) 半導体装置とその製造方法
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
US20210020760A1 (en) Method for Manufacturing Transistor
CN112687732B (zh) 半导体薄膜结构以及包括其的电子器件
JP2015106627A (ja) 半導体積層基板
KR101821472B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP2010182993A (ja) 半導体装置とその製造方法
JP2017069515A (ja) 半導体装置
US11973137B2 (en) Stacked buffer in transistors
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP6373224B2 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
KR20140031000A (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110914

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Effective date: 20130718

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203