JP2023012635A - 発光素子の製造方法 - Google Patents
発光素子の製造方法 Download PDFInfo
- Publication number
- JP2023012635A JP2023012635A JP2021116174A JP2021116174A JP2023012635A JP 2023012635 A JP2023012635 A JP 2023012635A JP 2021116174 A JP2021116174 A JP 2021116174A JP 2021116174 A JP2021116174 A JP 2021116174A JP 2023012635 A JP2023012635 A JP 2023012635A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- temperature
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 176
- 239000012535 impurity Substances 0.000 claims abstract description 122
- 239000002994 raw material Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 23
- 239000011777 magnesium Substances 0.000 description 23
- 229910002601 GaN Inorganic materials 0.000 description 22
- 239000012159 carrier gas Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
【課題】順方向電圧が低い発光素子の製造方法を提供する。【解決手段】発光素子の製造方法は、第１ｎ型半導体層、第１活性層、および第１ｐ型半導体層と、を含む第１発光部を形成する工程と、トンネル接合部を形成する工程と、第２ｎ型半導体層、第２活性層、および第２ｐ型半導体層を含む第２発光部を形成する工程と、を備える。前記第１ｐ型半導体層は、第１層および第２層を含む。第１温度で第１ｐ型不純物濃度の前記第１層を形成する。前記第１層上に前記第１ｐ型不純物濃度よりも高い第２ｐ型不純物濃度の前記第２層を形成する。前記第２ｐ型半導体層は、第３層および第４層を含む。前記第１温度よりも低い第２温度で第３ｐ型不純物濃度の前記第３層を形成する。前記第３層上に前記第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の前記第４層を形成する。【選択図】図２
Description
本発明は、発光素子の製造方法に関する。
特許文献１には、例えば、第１のｎ型層、第１の活性層、および第１のｐ型層を含む第１発光部と、第１発光部上に配置されたトンネル接合層と、トンネル接合層上に配置され、第２のｎ型層、第２の活性層、および第２のｐ型層を含む第２発光部と、を備える発光素子が開示されている。
本発明の一実施形態は、順方向電圧が低い発光素子の製造方法を提供することを目的とする。
本発明の一実施形態に係る発光素子は、第１ｎ型半導体層と、前記第１ｎ型半導体層上に設けられた第１活性層と、前記第１活性層上に設けられた第１ｐ型半導体層と、を含む第１発光部を形成する工程と、前記第１発光部上に、トンネル接合部を形成する工程と、前記トンネル接合部上に、第２ｎ型半導体層と、第２ｎ型半導体層上に設けられた第２活性層と、前記第２活性層上に設けられた第２ｐ型半導体層と、を含む第２発光部を形成する工程と、を備える。前記第１ｐ型半導体層は、第１層および第２層を含む。前記第１発光部を形成する工程は、第１温度で、第１ｐ型不純物濃度の前記第１層を形成する工程と、前記第１層上に、前記第１ｐ型不純物濃度よりも高い第２ｐ型不純物濃度の前記第２層を形成する工程と、を有する。前記第２ｐ型半導体層は、第３層および第４層を含み、
前記第２発光部を形成する工程は、前記第１温度よりも低い第２温度で、第３ｐ型不純物濃度の前記第３層を形成する工程と、前記第３層上に、前記第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の前記第４層を形成する工程と、を有する。
前記第２発光部を形成する工程は、前記第１温度よりも低い第２温度で、第３ｐ型不純物濃度の前記第３層を形成する工程と、前記第３層上に、前記第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の前記第４層を形成する工程と、を有する。
本発明の一実施形態によれば、順方向電圧が低い発光素子の製造方法を提供できる。
以下に、実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いて、各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交している。またＸ軸が延びる方向を「Ｘ方向」とし、Ｙ軸が延びる方向を「Ｙ方向」とし、Ｚ軸が延びる方向を「Ｚ方向」とする。また、説明をわかりやすくするために、Ｚ方向を上方、その反対方向を下方とするが、これらの方向は、重力方向とは無関係である。
図１は、本実施形態に係る発光素子を示す断面図である。
本実施形態に係る発光素子１０は、基板１１と、半導体積層体１２と、ｎ側電極１３と、ｐ側電極１４と、を備える。以下、発光素子１０の各部について詳述する。
本実施形態に係る発光素子１０は、基板１１と、半導体積層体１２と、ｎ側電極１３と、ｐ側電極１４と、を備える。以下、発光素子１０の各部について詳述する。
基板１１の形状は、本実施形態では、平板状である。基板１１の上面および下面は、ＸＹ平面に概ね平行である。ただし、基板の上面には、複数の凸部が形成されていてもよい。基板１１の材料としては、特に限定されないが、例えば、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、または窒化ガリウム（ＧａＮ）等が挙げられる。本実施形態では、サファイアからなる基板１１を用いている。
基板１１の上には、半導体積層体１２が配置されている。
基板１１の上には、半導体積層体１２が配置されている。
半導体積層体１２は、例えば、窒化物半導体からなる複数の半導体層が積層された積層体である。ここで、「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘおよびｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。
半導体積層体１２は、第１発光部１１０と、トンネル接合部１２０と、第２発光部１３０と、を有する。第１発光部１１０は、概説すると、第１ｎ型半導体層１１２と、第１活性層１１３と、第１ｐ型半導体層１１４と、を含む。第１発光部１１０は下地層１１１をさらに含んでもよい。第１ｐ型半導体層１１４は、第１層１１４ｂと、第２層１１４ｃと、を含む。第２発光部１３０は、概説すると、第２ｎ型半導体層１３１と、第２活性層１３２と、第２ｐ型半導体層１３３と、を含む。第２ｐ型半導体層１３３は、第３層１３３ｂと、第４層１３３ｃと、を含む。第１ｐ型半導体層１１４は、第５層１１４ａをさらに含んでもよい。第２ｐ型半導体層１３３は、第６層１３３ａをさらに含んでもよい。以下、各部について詳述する。
第１発光部１１０の下地層１１１は、基板１１の上に配置されている。下地層１１１は、例えば、アンドープの半導体層を含む。本明細書において、「アンドープ」とは、ｎ型不純物および／またはｐ型不純物を意図的にドープしていないことを意味する。「ｎ型不純物」とは、ドナーとなる不純物を意味する。「ｐ型不純物」とは、アクセプターとなる不純物を意味する。アンドープの半導体層が、ｎ型不純物および／またはｐ型不純物を意図的にドープした層と隣接している場合、その隣接した層からの拡散等によって、アンドープの半導体層にｎ型不純物および／またはｐ型不純物が含まれる場合がある。なお、アンドープの半導体層は、ｎ型不純物および／またはｐ型不純物を含む原料ガスを供給させずに形成した半導体層である。
下地層１１１におけるアンドープの半導体層は、例えば窒化ガリウム（ＧａＮ）を含む。
下地層１１１の上には、第１ｎ型半導体層１１２が配置されている。ただし、第１発光部に下地層が設けられておらず、第１ｎ型半導体層が基板上に直接配置されていてもよい。
下地層１１１の上には、第１ｎ型半導体層１１２が配置されている。ただし、第１発光部に下地層が設けられておらず、第１ｎ型半導体層が基板上に直接配置されていてもよい。
第１ｎ型半導体層１１２は、１以上のｎ型の半導体層を含む。第１ｎ型半導体層１１２におけるｎ型の半導体層は、例えば、ｎ型不純物としてシリコン（Ｓｉ）がドープされたＧａＮを含む。第１ｎ型半導体層１１２におけるｎ型の半導体層は、インジウム（Ｉｎ）またはアルミニウム（Ａｌ）等をさらに含んでもよい。
また、第１ｎ型半導体層１１２は、１以上のアンドープの半導体層をさらに含んでいてもよい。第１ｎ型半導体層１１２におけるアンドープの半導体層は、例えばＧａＮを含む。
第１ｎ型半導体層１１２の上面は、第１面１１２ｓ１、第２面１１２ｓ２、および第３面１１２ｓ３を含む。第１面１１２ｓ１は、Ｘ－Ｙ平面に概ね平行な面である。第２面１１２ｓ２は、第１面１１２ｓ１よりも上方に位置し、Ｘ－Ｙ平面に概ね平行な面である。上面視において、第２面１１２ｓ２は第１面１１２ｓ１とＸ方向に隣り合っている。第３面１１２ｓ３は、第１面１１２ｓ１と第２面１１２ｓ２の間に位置し、Ｙ－Ｚ平面に概ね平行な面である。
第２面１１２ｓ２上には、第１活性層１１３が配置されている。ただし、第１ｎ型半導体層の上面の形状は、上記の形状に限定されない。
第１活性層１１３は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えば窒化インジウムガリウム（ＩｎＧａＮ）を用いることができる。複数の障壁層には、例えばＧａＮを用いることができる。井戸層および障壁層は、例えば、アンドープの半導体層であってもよい。また、井戸層および障壁層の少なくとも一部にｎ型不純物および／またはｐ型不純物が含有されていてもよい。
第１活性層１１３の上には、第１ｐ型半導体層１１４が配置されている。
第１活性層１１３の上には、第１ｐ型半導体層１１４が配置されている。
第１ｐ型半導体層１１４は、本実施形態では、第５層１１４ａ、第１層１１４ｂ、および第２層１１４ｃと、を第１活性層１１３側から順に含む。
第５層１１４ａは、第１活性層１１３上に配置されている。第５層１１４ａは、例えば、ｐ型不純物としてマグネシウム（Ｍｇ）がドープされた窒化アルミニウムガリウム（ＡｌＧａＮ）を含む。
第１層１１４ｂは、第５層１１４ａ上に配置されている。第１層１１４ｂは、第１ｐ型不純物濃度の半導体層である。第１層１１４ｂは、例えばアンドープのＧａＮを含む。第１ｐ型半導体層１１４がアンドープの第１層１１４ｂを含むことにより、第１層１１４ｂをｐ型不純物を含む半導体層とする場合に比べて、発光素子１０の静電耐圧特性を向上させることができる。第１ｐ型不純物濃度は、例えば、１×１０１９／ｃｍ３以上５×１０１９／ｃｍ３以下とすることができる。
第２層１１４ｃは、第１層１１４ｂ上に配置されている。第２層１１４ｃは、第１ｐ型不純物濃度よりも高い第２ｐ型不純物濃度の半導体層である。第２層１１４ｃは、例えば、ｐ型不純物としてＭｇがドープされたＧａＮを含む。第２層１１４ｃの上には、トンネル接合部１２０が配置されている。第２ｐ型不純物濃度は、例えば、５×１０１９／ｃｍ３以上１×１０２１／ｃｍ３以下とすることができる。
第５層１１４ａおよび第２層１１４ｃは、ｐ型不純物が意図的にドープされているに対して、第１層１１４ｂには、ｐ型不純物が意図的にドープされていない。そのため、第５層１１４ａおよび第２層１１４ｃのｐ型不純物の濃度は、第１層１１４ｂの不純物濃度よりも高い。また、第５層１１４ａおよび第２層１１４ｃ中のｐ型不純物が、第１層１１４ｂに拡散することにより、第１層１１４ｂには、ｐ型不純物が含まれていてもよい。
また、第１層１１４ｂの膜厚ｄ１２は、第２層１１４ｃの膜厚ｄ１３よりも厚い。第２層１１４ｃの膜厚ｄ１３は、第５層１１４ａの膜厚ｄ１１よりも厚い。すなわち、膜厚ｄ１２＞膜厚ｄ１３＞膜厚ｄ１１である。ただし、第５層１１４ａ、第１層１１４ｂ、および第２層１１４ｃの膜厚の大小関係は、上記の関係に限定されない。第１層１１４ｂの膜厚ｄ１２は、例えば、３０ｎｍ以上７０ｎｍ以下とすることができる。第２層１１４ｃの膜厚ｄ１３は、例えば、１０ｎｍ以上３０ｎｍ以下とすることができる。第５層１１４ａの膜厚ｄ１１は、例えば、５ｎｍ以上２５ｎｍ以下とすることができる。
以上、第１ｐ型半導体層１１４が、第５層１１４ａ、第１層１１４ｂ、および第２層１１４ｃを有する形態を説明した。ただし、第１ｐ型半導体層の構成は、第１層および第２層を有している限り、上記の構成に限定されない。
トンネル接合部１２０は、ｎ型不純物および／またはｐ型不純物を含む。具体的には、トンネル接合部１２０は、第１ｐ型半導体層１１４に含まれる半導体層のうち最も高いｐ型不純物濃度を有する半導体層よりも高いｐ型不純物濃度を有するｐ型の半導体層と、後述する第２ｎ型半導体層１３１に含まれる半導体層のうち最も高いｎ型不純物濃度を有する半導体層よりも高いｎ型不純物濃度を有するｎ型の半導体層と、のうち少なくとも１つの半導体層を含む。トンネル接合部１２０にｐ型の半導体層が設けられている場合、このｐ型の半導体層は、例えば、ｐ型不純物としてＭｇがドープされたＧａＮを含む。トンネル接合部１２０にｎ型の半導体層が設けられている場合、このｎ型半導体層は、例えば、ｎ型不純物としてＳｉがドープされたＧａＮを含む。本実施形態では、トンネル接合部１２０は、ｎ型不純物としてＳｉがドープされたＧａＮを含む。
トンネル接合部１２０の上には、第２発光部１３０が配置されている。
トンネル接合部１２０の上には、第２発光部１３０が配置されている。
第２発光部１３０は、第２ｎ型半導体層１３１と、第２活性層１３２と、第２ｐ型半導体層１３３と、を有する。
第２ｎ型半導体層１３１は、トンネル接合部１２０上に配置されている。第２ｎ型半導体層１３１は、１以上のｎ型の半導体層を含む。第２ｎ型半導体層１３１におけるｎ型の半導体層は、例えば、ｎ型不純物としてＳｉがドープされたＧａＮを含む。第２ｎ型半導体層１３１におけるｎ型の半導体層は、ＩｎまたはＡｌ等をさらに含んでもよい。
また、第２ｎ型半導体層１３１は、１以上のアンドープの半導体層をさらに含んでいてもよい。第２ｎ型半導体層１３１におけるアンドープの半導体層は、特に限定されないが、例えば、ＧａＮを含む。
第２ｎ型半導体層１３１上には、第２活性層１３２が配置されている。
第２ｎ型半導体層１３１上には、第２活性層１３２が配置されている。
第２活性層１３２は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えばＩｎＧａＮを用いることができる。複数の障壁層には、例えばＧａＮを用いることができる。井戸層および障壁層は、例えば、アンドープの半導体層であってもよい。また、井戸層および障壁層の少なくとも一部にｎ型不純物および／またはｐ型不純物が含有されていてもよい。
第１活性層１１３および第２活性層１３２が発する光は、例えば、紫外光または可視光である。第１活性層１１３の発光ピーク波長と第２活性層１３２の発光ピーク波長は異なっていてもよい。具体的には、例えば、第１活性層１１３が青色光を発し、第２活性層１３２が緑色光を発してもよい。青色光の発光ピーク波長は、例えば、４３０ｎｍ以上４９０ｎｍ以下である。緑色光の発光ピーク波長は、例えば、５００ｎｍ以上５４０ｎｍ以下である。
第２活性層１３２の上には、第２ｐ型半導体層１３３が配置されている。
第２活性層１３２の上には、第２ｐ型半導体層１３３が配置されている。
第２ｐ型半導体層１３３は、本実施形態では、第６層１３３ａ、第３層１３３ｂ、および第４層１３３ｃと、を第２活性層１３２側から順に含む。
第６層１３３ａは、第２活性層１３２上に配置されている。第６層１３３ａは、例えば、ｐ型不純物としてＭｇがドープされたＡｌＧａＮを含む。
第３層１３３ｂは、第６層１３３ａ上に配置されている。第３層１３３ｂは、第３ｐ型不純物濃度の半導体層である。第３層１３３ｂは、例えばアンドープのＧａＮを含む。第２ｐ型半導体層１３３がアンドープの第３層１３３ｂを含むことにより、第３層１３３ｂをｐ型不純物を含む半導体層とする場合に比べて、発光素子１０の静電耐圧特性を向上させることができる。第３ｐ型不純物濃度は、例えば、１×１０１９／ｃｍ３以上５×１０１９／ｃｍ３以下とすることができる。
第４層１３３ｃは、第３層１３３ｂ上に配置されている。第４層１３３ｃは、第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の半導体層である。第４層１３３ｃは、例えば、ｐ型不純物としてＭｇがドープされたＧａＮを含む。第４ｐ型不純物濃度は、第２ｐ型不純物濃度よりも低いことが好ましい。第４ｐ型不純物濃度は、例えば、３×１０１９／ｃｍ３以上１×１０２１／ｃｍ３以下とすることができる。
第３層１３３ｂの膜厚ｄ２２は、第４層１３３ｃの膜厚ｄ２３よりも厚い。第４層１３３ｃの膜厚ｄ２３は、第６層１３３ａの膜厚ｄ２１よりも厚い。ただし、第３層、第４層、および第６層の膜厚の大小関係は、上記の関係に限定されない。第３層１３３ｂの膜厚ｄ２２は、例えば、７０ｎｍ以上１１０ｎｍ以下とすることができる。第４層１３３ｃの膜厚ｄ２３は、例えば、１０ｎｍ以上３０ｎｍ以下とすることができる。第６層１３３ａの膜厚ｄ２１は、例えば、５ｎｍ以上２５ｎｍ以下とすることができる。
第６層１３３ａの膜厚ｄ２１は、第５層１１４ａの膜厚ｄ１１と概ね同一である。
第３層１３３ｂの膜厚ｄ２２は、第１層１１４ｂの膜厚ｄ１２よりも厚い。この場合、膜厚ｄ２２は、膜厚ｄ１２の１．５倍以上３倍以下であることが好ましい。
第４層１３３ｃの膜厚ｄ２３は、第２層１１４ｃの膜厚ｄ１３と概ね同一である。以上をまとめると、膜厚ｄ１１＝膜厚ｄ２１＜膜厚ｄ１３＝膜厚ｄ２３＜膜厚ｄ１２＜膜厚ｄ２２であることが好ましい。ただし、これらの膜厚の大小関係は、上記に限定されない。
以上、第２ｐ型半導体層１３３が、第６層１３３ａ、第３層１３３ｂ、および第４層１３３ｃを有する形態を説明した。ただし、第３層および第４層を有している限り、上記の構成に限定されない。
ｎ側電極１３は、第１ｎ型半導体層１１２の第１面１１２ｓ１上に配置されている。ｎ側電極１３は、第１ｎ型半導体層１１２に電気的に接続されている。ｐ側電極１４は、第２ｐ型半導体層１３３の第４層１３３ｃ上に配置されている。ｐ側電極１４は、第２ｐ型半導体層１３３に電気的に接続されている。
次に、本実施形態係る発光素子１０の製造方法を説明する。
図２は、本実施形態に係る発光素子の製造方法を示すフローチャートである。
図３Ａは、図２の第１ｐ型半導体層を形成する工程の詳細を示すフローチャートである。
図３Ｂは、図２の第２ｐ型半導体層を形成する工程の詳細を示すフローチャートである。
図４は、本実施形態に係る発光素子の製造方法のうち、第１発光部を形成する工程により得られる第１発光部の断面図である。
図５は、本実施形態に係る発光素子の製造方法のうち、トンネル接合部を形成する工程により得られるトンネル接合部を説明するための断面図である。
図６は、本実施形態に係る発光素子の製造方法のうち、第２発光部を形成する工程により得られる第２発光部を説明するための断面図である。
図７は、本実施形態に係る発光素子の製造方法のうち、ｎ側電極およびｐ側電極を形成する工程により得られるｎ側電極およびｐ側電極を説明するための断面図である。
図２は、本実施形態に係る発光素子の製造方法を示すフローチャートである。
図３Ａは、図２の第１ｐ型半導体層を形成する工程の詳細を示すフローチャートである。
図３Ｂは、図２の第２ｐ型半導体層を形成する工程の詳細を示すフローチャートである。
図４は、本実施形態に係る発光素子の製造方法のうち、第１発光部を形成する工程により得られる第１発光部の断面図である。
図５は、本実施形態に係る発光素子の製造方法のうち、トンネル接合部を形成する工程により得られるトンネル接合部を説明するための断面図である。
図６は、本実施形態に係る発光素子の製造方法のうち、第２発光部を形成する工程により得られる第２発光部を説明するための断面図である。
図７は、本実施形態に係る発光素子の製造方法のうち、ｎ側電極およびｐ側電極を形成する工程により得られるｎ側電極およびｐ側電極を説明するための断面図である。
本実施形態に係る発光素子１０の製造方法は、図２を参照して概説すると、第１発光部１１０を形成する工程Ｓ１と、トンネル接合部１２０を形成する工程Ｓ２と、第２発光部１３０を形成する工程Ｓ３と、ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ４と、を含む。第１発光部１１０を形成する工程Ｓ１は、第１ｎ型半導体層１１２を形成する工程Ｓ１２と、第１活性層１１３を形成する工程Ｓ１３と、第１ｐ型半導体層１１４を形成する工程Ｓ１４と、を含む。第１発光部１１０を形成する工程Ｓ１は、下地層１１１を形成する工程Ｓ１１をさらに含んでもよい。第２発光部１３０を形成する工程Ｓ３は、第２ｎ型半導体層１３１を形成する工程Ｓ３１と、第２活性層１３２を形成する工程Ｓ３２と、第２ｐ型半導体層１３３を形成する工程Ｓ３３と、を含む。
第１ｐ型半導体層１１４を形成する工程Ｓ１４は、図３Ａに示すように、第１層１１４ｂを形成する工程Ｓ１４ｂと、第２層１１４ｃを形成する工程Ｓ１４ｃと、を含む。第１ｐ型半導体層１１４を形成する工程Ｓ１４は、第５層１１４ａを形成する工程Ｓ１４ａをさらに含んでもよい。第２ｐ型半導体層１３３を形成する工程Ｓ３３は、図３Ｂに示すように、第３層１３３ｂを形成する工程Ｓ３３ｂと、第４層１３３ｃを形成する工程Ｓ３３ｃと、を含む。第２ｐ型半導体層１３３を形成する工程Ｓ３３は、第６層１３３ａを形成する工程Ｓ３３ａをさらに含んでもよい。
以下では、第１層１１４ｂを形成する際の温度Ｔ１ｂを「第１温度Ｔ１ｂ」という。また、第３層１３３ｂを形成する際の温度Ｔ２ｂを「第２温度Ｔ２ｂ」という。また、第２層１１４ｃを形成する際の温度Ｔ１ｃを「第３温度Ｔ１ｃ」という。また、第４層１３３ｃを形成する際の温度Ｔ２ｃを「第４温度Ｔ２ｃ」という。また、第５層１１４ａを形成する際の温度Ｔ１ａを「第５温度Ｔ１ａ」という。また、第６層１３３ａを形成する際の温度Ｔ２ａを「第６温度Ｔ２ａ」という。なお、本明細書において「温度」とは、基板１１の近傍に配置した熱電対により測定された温度である。
半導体積層体１２に含まれる第１発光部１１０、トンネル接合部１２０、および第２発光部１３０は、例えば、圧力および温度の調整が可能な炉内において、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により形成される。具体的には、半導体積層体１２は、炉内にキャリアガスおよび原料ガスを供給することで形成される。
キャリアガスとしては、例えば、水素（Ｈ２）ガスまたは窒素（Ｎ２）ガス等を用いることができる。
原料ガスは、形成する半導体層に応じて適宜選択される。Ｇａを含む半導体層を形成する場合は、例えば、トリメチルガリウム（ＴＭＧ）ガスまたはトリエチルガリウム（ＴＥＧ）ガス等のＧａを含む原料ガスが用いられる。Ｎを含む半導体層を形成する場合は、例えば、アンモニア（ＮＨ３）ガス等のＮを含む原料ガスが用いられる。Ａｌを含む半導体層を形成する場合は、例えば、トリメチルアルミニウム（ＴＭＡ）ガス等のＡｌを含む原料ガスが用いられる。Ｉｎを含む半導体層を形成する場合は、例えば、トリメチルインジウム（ＴＭＩ）等のＩｎを含む原料ガスが用いられる。Ｓｉを含む半導体層を形成する場合は、例えば、モノシラン（ＳｉＨ４）ガス等のＳｉを含むガスが用いられる。Ｍｇを含む半導体層を形成する場合は、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガス等のＭｇを含む原料ガスが用いられる。以下、各工程について詳述する。
先ず、第１発光部１１０を形成する工程Ｓ１が行われる。
第１発光部１１０を形成する工程Ｓ１は、下地層１１１を形成する工程Ｓ１１と、下地層１１１の上に第１ｎ型半導体層１１２を形成する工程Ｓ１２と、第１ｎ型半導体層１１２の上に第１活性層１１３を形成する工程Ｓ１３と、第１活性層１１３の上に第１ｐ型半導体層１１４を形成する工程Ｓ１４と、をこの順で含む。
第１発光部１１０を形成する工程Ｓ１は、下地層１１１を形成する工程Ｓ１１と、下地層１１１の上に第１ｎ型半導体層１１２を形成する工程Ｓ１２と、第１ｎ型半導体層１１２の上に第１活性層１１３を形成する工程Ｓ１３と、第１活性層１１３の上に第１ｐ型半導体層１１４を形成する工程Ｓ１４と、をこの順で含む。
下地層１１１を形成する工程Ｓ１１から第１活性層１１３を形成する工程Ｓ１３においては、炉内に、下地層１１１、第１ｎ型半導体層１１２、および第１活性層１１３のそれぞれの層に対応するキャリアガスおよび原料ガスを供給することにより、下地層１１１、第１ｎ型半導体層１１２、および第１活性層１１３が、この順で基板１１上に形成される。
第１ｐ型半導体層１１４を形成する工程Ｓ１４は、図３Ａに示すように、第５温度Ｔ１ａで第５層１１４ａを形成する工程Ｓ１４ａと、第１温度Ｔ１ｂで第１層１１４ｂを形成する工程Ｓ１４ｂと、第３温度Ｔ１ｃで第２層１１４ｃを形成する工程Ｓ１４ｃと、をこの順で含む。
第５層１１４ａを形成する工程Ｓ１４ａでは、第５層１１４ａを第１活性層１１３上に形成する。例えば、炉内に、キャリアガスと、Ｇａ、Ａｌ、およびＮを含む原料ガスと、ｐ型不純物であるＭｇを含む原料ガスとを供給することで第５層１１４ａを形成する。これにより、ｐ型不純物としてＭｇがドープされたＡｌＧａＮからなる第５層１１４ａが、第１活性層１１３上に形成される。工程Ｓ１４における炉内の第５温度Ｔ１ａは、特に限定されない。第５温度Ｔ１ａは、例えば、８００℃以上９００℃以下であることが好ましい。
第１層１１４ｂを形成する工程Ｓ１４ｂでは、第１ｐ型不純物濃度の第１層１１４ｂを第５層１１４ａ上に形成する。例えば、炉内に、キャリアガスと、ＧａおよびＮを含み、ｐ型不純物を含まない原料ガスを供給することで第１層１１４ｂを形成する。工程Ｓ１４ｂにおいて、第１層１１４ｂをｐ型不純物を含む原料ガスを供給させずに形成する。これにより、アンドープのＧａＮからなる第１層１１４ｂが、第５層１１４ａ上に形成される。工程Ｓ１４ｂにおける炉内の第１温度Ｔ１ｂは、第５層１１４ａを形成する際の第５温度Ｔ１ａよりも高いことが好ましい。工程Ｓ１４ｂにおける炉内の第１温度Ｔ１ｂは、特に限定されない。第１温度Ｔ１ｂは、例えば、９００℃以上１０５０℃以下であることが好ましい。第１温度Ｔ１ｂを９００℃以上とすることで、第１層１１４ｂの結晶性を向上させることができる。第１温度Ｔ１ｂを１０５０℃以下とすることで、第１活性層１１３への熱負荷を軽減することができる。
第２層１１４ｃを形成する工程Ｓ１４ｃでは、第１ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の第２層１１４ｃを第１層１１４ｂ上に形成する。例えば、炉内に、窒素ガスを含むキャリアガスと、ＧａおよびＮを含む原料ガスと、ｐ型不純物であるＭｇを含む原料ガスと、を供給することで第２層１１４ｃを形成する。これにより、ｐ型不純物としてＭｇがドープされたＧａＮからなる第２層１１４ｃが、第１層１１４ｂ上に形成される。工程Ｓ１４ｃにおける炉内の第３温度Ｔ１ｃは、第５温度Ｔ１ａよりも高く、第１温度Ｔ１ｂよりも低いことが好ましい。すなわち、第５温度Ｔ１ａ＜第３温度Ｔ１ｃ＜第１温度Ｔ１ｂであることが好ましい。工程Ｓ１４ｃにおける炉内の第３温度Ｔ１ｃは、特に限定されない。第３温度Ｔ１ｃは、例えば、８３０℃以上９８０℃以下であることが好ましい。第３温度Ｔ１ｃを８３０℃以上とすることで、ｐ型不純物としてＭｇをドープした半導体層におけるｐ型不純物を活性化させやすくすることができる。第３温度Ｔ１ｃを９８０℃以下とすることで、第１ｐ型半導体層１１４に含まれるｐ型不純物が、第３層１３３ｂ側に拡散することを低減することができる。
以上により、図４に示すように、下地層１１１、第１ｎ型半導体層１１２、第１活性層１１３、および第１ｐ型半導体層１１４を含む第１発光部１１０が、基板１１上に形成される。
次に、トンネル接合部１２０を形成する工程Ｓ２が行われる。
トンネル接合部１２０を形成する工程Ｓ２では、トンネル接合部１２０を第１発光部１１０上に形成する。例えば、炉内に、キャリアガスと、ＧａおよびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給することでトンネル接合部１２０を形成する。これにより、ｎ型不純物としてＳｉがドープされたＧａＮからなるトンネル接合部１２０が、第１発光部１１０上に形成される。なお、トンネル接合部１２０は、ＭＯＣＶＤ法ではなく、ＭＢＥ（Molecular Beam Epitaxy）法で形成してもよい。
トンネル接合部１２０を形成する工程Ｓ２では、トンネル接合部１２０を第１発光部１１０上に形成する。例えば、炉内に、キャリアガスと、ＧａおよびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給することでトンネル接合部１２０を形成する。これにより、ｎ型不純物としてＳｉがドープされたＧａＮからなるトンネル接合部１２０が、第１発光部１１０上に形成される。なお、トンネル接合部１２０は、ＭＯＣＶＤ法ではなく、ＭＢＥ（Molecular Beam Epitaxy）法で形成してもよい。
次に、第２発光部１３０を形成する工程Ｓ３が行われる。
第２発光部１３０を形成する工程Ｓ３は、図２に示すように、トンネル接合部１２０の上に第２ｎ型半導体層１３１を形成する工程Ｓ３１と、第２ｎ型半導体層１３１の上に第２活性層１３２を形成する工程Ｓ３２と、第２活性層１３２の上に第２ｐ型半導体層１３３を形成する工程Ｓ３３と、をこの順で含む。
第２発光部１３０を形成する工程Ｓ３は、図２に示すように、トンネル接合部１２０の上に第２ｎ型半導体層１３１を形成する工程Ｓ３１と、第２ｎ型半導体層１３１の上に第２活性層１３２を形成する工程Ｓ３２と、第２活性層１３２の上に第２ｐ型半導体層１３３を形成する工程Ｓ３３と、をこの順で含む。
第２ｎ型半導体層１３１を形成する工程Ｓ３１から第２活性層１３２を形成する工程Ｓ３２においては、炉内に、第２ｎ型半導体層１３１および第２活性層１３２のそれぞれの層に対応するキャリアガスおよび原料ガスを供給することにより、第２ｎ型半導体層１３１および第２活性層１３２が、この順でトンネル接合部１２０上に形成される。
第２ｐ型半導体層１３３を形成する工程Ｓ３３は、図３Ｂに示すように、第６温度Ｔ２ａで第６層１３３ａを形成する工程Ｓ３３ａと、第２温度Ｔ２ｂで第３層１３３ｂを形成する工程Ｓ３３ｂと、第４温度Ｔ２ｃで第４層１３３ｃを形成する工程Ｓ３３ｃと、をこの順で含む。
第６層１３３ａを形成する工程Ｓ３３ａでは、第６層１３３ａを第２活性層１３２上に形成する。例えば、炉内に、キャリアガスと、Ｇａ、Ａｌ、およびＮを含む原料ガスと、ｐ型不純物であるＭｇを含む原料ガスと、を供給することで第６層１３３ａを形成する。これにより、ＭｇがドープされたＡｌＧａＮからなる第６層１３３ａが、第２活性層１３２上に形成される。工程Ｓ３３ａにおける炉内の第６温度Ｔ２ａは、例えば、第５層１１４ａを形成する第５温度Ｔ１ａと概ね同じである。
第３層１３３ｂを形成する工程Ｓ３３ｂでは、第３ｐ型不純物濃度の第３層１３３ｂを第６層１３３ａ上に形成する。例えば、炉内に、キャリアガスと、ＧａおよびＮを含み、ｐ型不純物を含む原料ガスを含まない原料ガスを供給する。工程Ｓ３３ｂにおいて、第３層１３３ｂをｐ型不純物を含む原料ガスを供給させずに形成する。これにより、アンドープのＧａＮからなる第３層１３３ｂが、第６層１３３ａ上に形成される。
工程Ｓ３３ｂにおいて、第２温度Ｔ２ｂを高くする場合、第１ｐ型半導体層１１４に含まれるｐ型不純物が、第３層１３３ｂ側に拡散し易い。ｐ型不純物が第３層１３３ｂ側に拡散し、例えばトンネル接合部１２０に拡散した場合、トンネル接合部１２０から第２発光部１３０に供給される電子が少なくなり、発光素子１０の順方向電圧Ｖｆが高くなる。これに対して、本実施形態では、第２温度Ｔ２ｂは、第１層１１４ｂを形成する際の第１温度Ｔ１ｂよりも低い。そのため、第１ｐ型半導体層１１４にドープされたｐ型不純物が、第３層１３３ｂ側に拡散することが低減され、トンネル接合部１２０にｐ型不純物拡散することを低減できる。その結果、低い順方向電圧Ｖｆを有する発光素子１０とすることができる。
一方、第２温度Ｔ２ｂが低くする場合、例えば、第２層１１４ｃ、第５層１１４ａ、及び第６層１３３ａにドープされたｐ型不純物が十分に活性化されない可能性や、第３層１３３ｂの結晶性が低下する可能性がある。これに対して、本実施形態では、第２温度Ｔ２ｂは、第５層１１４ａを形成する際の第５温度Ｔ１ａおよび第６層１３３ａを形成する際の第６温度Ｔ２ａより高い。そのため、第２層１１４ｃ、第５層１１４ａ、及び第６層１３３ａ中のｐ型不純物を活性化させやすくすることができるとともに、第３層１３３ｂの結晶性が低下することを低減できる。
以上をまとめると、第１温度Ｔ１ｂ＞第２温度Ｔ２ｂ＞第５温度Ｔ１ａ、第６温度Ｔ２ａであることが好ましい。ただし、第２温度Ｔ２ｂ≦第５温度Ｔ１ａ、第６温度Ｔ２ａであってもよい。第２温度Ｔ２ｂは、特に限定されない。第２温度Ｔ２ｂは、例えば、９００℃以上９８０℃以下であることが好ましい。第２温度Ｔ２ｂを９００℃以上とすることで、例えば、第２層１１４ｃ、第５層１１４ａ、及び第６層１３３ａのｐ型不純物を活性化させるとともに、第３層１３３ｂの結晶性を向上させることができる。第２温度Ｔ２ｂを９８０℃以下とすることで、第１ｐ型半導体層１１４に含まれるｐ型不純物が第３層１３３ｂ側に拡散することを低減することができる。また、第１温度Ｔ１ｂと第２温度Ｔ２ｂの差は、２０℃以上１００℃以下であることが好ましい。
また、本実施形態では、第３層１３３ｂは、その膜厚ｄ２２が第１層１１４ｂの膜厚ｄ１２よりも厚くなるように形成される。第６層１３３ａの上面には、転位等に起因して凹状のピットが形成されている場合がある。第３層１３３ｂの膜厚ｄ２２をより厚くすることで、このような凹状のピットを第３層１３３ｂにより埋め、第３層１３３ｂの上面を平坦に近づけることができる。その結果、第３層１３３ｂ上に形成する第４層１３３ｃの結晶性を向上させることができる。また、第３層１３３ｂを形成する前に形成された半導体層への熱負荷を軽減できる。
第４層１３３ｃを形成する工程Ｓ３３ｃでは、第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の第４層１３３ｃを第３層１３３ｂ上に形成する。例えば、炉内に、キャリアガスと、ＧａおよびＮを含む原料ガスと、ｐ型不純物であるＭｇを含む原料ガスと、を供給することで第４層１３３ｃを形成する。これにより、ＭｇがドープされたＧａＮからなる第４層１３３ｃが、第３層１３３ｂ上に形成される。工程Ｓ３３ｃにおける炉内の第４温度Ｔ２ｃは、第６層１３３ａを形成する際の第６温度Ｔ２ａよりも高く、第３層１３３ｂを形成する際の第２温度Ｔ２ｂよりも低いことが好ましい。第４温度Ｔ２ｃは、例えば、第１層１１４ｂを形成する際の第３温度Ｔ１ｃと概ね同じである。
以上をまとめると、第５温度Ｔ１ａ＝第６温度Ｔ２ａ＜温度Ｔ１ｃ＝温度Ｔ２ｃ＜温度Ｔ２ｂ＜温度Ｔ１ｂであることが好ましい。ただし、これらの温度Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃ、Ｔ２ａ、Ｔ２ｂ、Ｔ２ｃの大小関係は、上記に限定されない。
以上により、図６に示すように、トンネル接合部１２０上に第２発光部１３０が形成される。
次に、ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ４が行われる。
ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ４では、先ず、図７に示すように、半導体積層体１２の一部を除去して、第１ｎ型半導体層１１２の第１面１１２ｓ１および第３面１１２ｓ３を、トンネル接合部１２０および第２発光部１３０から露出させる。半導体積層体１２の一部は、例えば、レジストを用いて選択的にエッチングすることにより除去することができる。
ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ４では、先ず、図７に示すように、半導体積層体１２の一部を除去して、第１ｎ型半導体層１１２の第１面１１２ｓ１および第３面１１２ｓ３を、トンネル接合部１２０および第２発光部１３０から露出させる。半導体積層体１２の一部は、例えば、レジストを用いて選択的にエッチングすることにより除去することができる。
次に、露出した第１面１１２ｓ１の上にｎ側電極１３を形成する。また、第２ｐ型半導体層１３３の第４層１３３ｃ上にｐ側電極１４を形成する。ｎ側電極１３およびｐ側電極１４は、例えば、スパッタリング法または蒸着法により形成することができる。
以上により、図７に示すように、発光素子１０を得ることができる。ただし、発光素子の製造方法は、上記の方法に限定されない。例えば、発光素子の製造方法は、下地層を形成する工程を含まず、基板上に第１ｎ型半導体層が直接形成されてもよい。
本実施形態に係る発光素子１０の製造方法は、第１発光部１１０を形成する工程Ｓ１と、第１発光部１１０上に、トンネル接合部１２０を形成する工程Ｓ２と、トンネル接合部１２０上に第２発光部１３０を形成する工程Ｓ３と、を備える。第１発光部１１０は、第１ｎ型半導体層１１２と、第１ｎ型半導体層１１２上に設けられた第１活性層１１３と、第１活性層１１３上に設けられた第１ｐ型半導体層１１４と、を含む。第２発光部１３０は、第２ｎ型半導体層１３１と、第２ｎ型半導体層１３１上に設けられた第２活性層１３２と、第２活性層１３２上に設けられた第２ｐ型半導体層１３３と、を含む。
また、第１ｐ型半導体層１１４は、第１層１１４ｂおよび第２層１１４ｃを含む。第１発光部１１０を形成する工程Ｓ１は、ｐ型不純物を含む原料ガスを供給させずに、第１温度Ｔ１ｂで、第１層１１４ｂを形成する工程Ｓ１４ｂと、第１層１１４ｂ上に、ｐ型不純物を含む原料ガスを供給させて第２層１１４ｃを形成する工程Ｓ１４ｃと、を有する。
また、第２ｐ型半導体層１３３は、第３層１３３ｂおよび第４層１３３ｃを含む。第２発光部１３０を形成する工程Ｓ３は、ｐ型不純物を含む原料ガスを供給させずに、第１温度Ｔ１ｂよりも低い第２温度Ｔ２ｂで、第３層１３３ｂを形成する工程Ｓ３３ｂと、第３層１３３ｂ上に、ｐ型不純物を含む原料ガスを供給させて第４層１３３ｃを形成する工程Ｓ３３ｃと、を有する。
これにより、第３層１３３ｂを形成する際に、第１ｐ型半導体層１１４に含まれるｐ型不純物が、主にトンネル接合部１２０に拡散することを低減できる。その結果、低い順方向電圧Ｖｆを有する発光素子１０とすることができる。トンネル接合部１２０にｐ型不純物が拡散することを低減させるためには、トンネル接合部１２０の後に形成する第２発光部１３０に含まれる半導体層の成長温度を低くすることが考えられる。本実施形態では、第２発光部１３０のうち、ｐ型不純物を含む原料ガスを供給させずに形成する第３層１３３ｂの第２温度Ｔ２ｂを第１温度Ｔ１ｂよりも低くしている。これにより、発光素子１０の特性を大きく低下させることなく、第１ｐ型半導体層１１４に含まれるｐ型不純物がトンネル接合部１２０に拡散することを低減することができる。例えば、ｐ型不純物を含む原料ガスを供給させて形成する第４層１３３ｃの第４温度Ｔ２ｃを低くすると、第４層１３３ｃにおけるｐ型不純物の活性化が十分に行えない可能性がある。
また、第１ｐ型半導体層１１４は、第１層１１４ｂおよび第２層１１４ｃを含む。第１発光部１１０を形成する工程Ｓ１は、ｐ型不純物を含む原料ガスを供給させずに、第１温度Ｔ１ｂで、第１層１１４ｂを形成する工程Ｓ１４ｂと、第１層１１４ｂ上に、ｐ型不純物を含む原料ガスを供給させて第２層１１４ｃを形成する工程Ｓ１４ｃと、を有する。
また、第２ｐ型半導体層１３３は、第３層１３３ｂおよび第４層１３３ｃを含む。第２発光部１３０を形成する工程Ｓ３は、ｐ型不純物を含む原料ガスを供給させずに、第１温度Ｔ１ｂよりも低い第２温度Ｔ２ｂで、第３層１３３ｂを形成する工程Ｓ３３ｂと、第３層１３３ｂ上に、ｐ型不純物を含む原料ガスを供給させて第４層１３３ｃを形成する工程Ｓ３３ｃと、を有する。
これにより、第３層１３３ｂを形成する際に、第１ｐ型半導体層１１４に含まれるｐ型不純物が、主にトンネル接合部１２０に拡散することを低減できる。その結果、低い順方向電圧Ｖｆを有する発光素子１０とすることができる。トンネル接合部１２０にｐ型不純物が拡散することを低減させるためには、トンネル接合部１２０の後に形成する第２発光部１３０に含まれる半導体層の成長温度を低くすることが考えられる。本実施形態では、第２発光部１３０のうち、ｐ型不純物を含む原料ガスを供給させずに形成する第３層１３３ｂの第２温度Ｔ２ｂを第１温度Ｔ１ｂよりも低くしている。これにより、発光素子１０の特性を大きく低下させることなく、第１ｐ型半導体層１１４に含まれるｐ型不純物がトンネル接合部１２０に拡散することを低減することができる。例えば、ｐ型不純物を含む原料ガスを供給させて形成する第４層１３３ｃの第４温度Ｔ２ｃを低くすると、第４層１３３ｃにおけるｐ型不純物の活性化が十分に行えない可能性がある。
第３層１３３ｂの膜厚ｄ２２は、第１層１１４ｂの膜厚ｄ１２よりも厚いことが好ましい。これにより、第６層１３３ａの上面の凹状のピットを第３層１３３ｂにより埋めて、第３層１３３ｂの上面を平坦に近づけることができる。その結果、第３層１３３ｂ上に形成する第４層１３３ｃの結晶性を向上させることができる。また、第２温度Ｔ２ｂを第１温度Ｔ１ｂよりも低くしていることで、第３層１３３ｂの膜厚ｄ２２を厚くしても、第１温度Ｔ１ｂと第２温度Ｔ２ｂとが同じ温度である場合に比べて、第３層１３３ｂを形成する前に形成された半導体層への熱負荷を軽減できる。第３層１３３ｂの膜厚ｄ２２は、第１層１１４ｂの膜厚ｄ１２の１．５倍以上であることが好ましい。第３層１３３ｂの膜厚ｄ２２を第１層１１４ｂの膜厚ｄ１２の１．５倍以上３倍以下とする場合、例えば、第３層１３３ｂの膜厚ｄ２２を９０ｎｍとし、第１層１１４ｂの膜厚ｄ１２を５０ｎｍとすることが好ましい。
第１ｐ型半導体層１１４は、第５層１１４ａをさらに含む。そして、第１発光部１１０を形成する工程Ｓ１は、第１層１１４ｂを形成する工程Ｓ１４ｂの前に、ｐ型不純物を含む原料ガスを供給させて第５層１１４ａを形成する工程Ｓ１４ａをさらに有する。第５層１１４ａを設けることにより、第１活性層１１３に注入されるホールの量を増加させることができる。また、第２ｐ型半導体層１３３は、第６層１３３ａをさらに含む。そして、第２発光部１３０を形成する工程Ｓ３は、第３層１３３ｂを形成する工程Ｓ３３ｂの前に、ｐ型不純物を含む原料ガスを供給させて第６層１３３ａを形成する工程Ｓ３３ａをさらに有する。第６層１３３ａを設けることにより、第２活性層１３２に注入されるホールの量を増加させることができる。
第２層１１４ｃを形成する工程Ｓ１４ｃにおいて、第２層１１４ｃを、第１層１１４ｂを形成する際の第１温度Ｔ１ｂおよび第３層１３３ｂを形成する際の第２温度Ｔ２ｂよりも低い第３温度Ｔ１ｃで形成する。これにより、第２層１１４ｃを形成する際に、第５層１１４ａに含まれるｐ型不純物が、第２層１１４ｃ側に拡散することを低減することができる。第４層１３３ｃを形成する工程Ｓ３３ｃにおいて、第４層１３３ｃを、第２層１１４ｃを形成する際の第１温度Ｔ１ｂおよび第３層１３３ｂを形成する際の第２温度Ｔ２ｂよりも低い第４温度Ｔ２ｃで形成する。これにより、第４層１３３ｃを形成する際に、第２層１１４ｃ及び第５層１１４ａに含まれるｐ型不純物が、トンネル接合部１２０に拡散することを低減できる。
（実施例）
次に、実施例および参考例について説明する。
実施例１～５に係る発光素子および参考例１、２に係る発光素子を作成した。実施例１～５に係る発光素子および参考例１、２に係る発光素子は、それぞれ図１に示す発光素子１０と同様の層構造を有する。実施例１～５に係る発光素子および参考例１、２に係る発光素子は、第２ｐ型半導体層における第３層を形成する際の第２温度が互いに相違し、第１ｐ型半導体層における第１層を含むその他の層の形成方法が共通するように作成した。
次に、実施例および参考例について説明する。
実施例１～５に係る発光素子および参考例１、２に係る発光素子を作成した。実施例１～５に係る発光素子および参考例１、２に係る発光素子は、それぞれ図１に示す発光素子１０と同様の層構造を有する。実施例１～５に係る発光素子および参考例１、２に係る発光素子は、第２ｐ型半導体層における第３層を形成する際の第２温度が互いに相違し、第１ｐ型半導体層における第１層を含むその他の層の形成方法が共通するように作成した。
具体的には、実施例１～５に係る発光素子および参考例１、２に係る発光素子における第１ｐ型半導体層は、図１における第１ｐ型半導体層１１４と同様に、第５層、第１層、および第２層を含む。また、実施例１～５に係る発光素子および参考例１、２に係る発光素子における第２ｐ型半導体層は、図１における第２ｐ型半導体層１３３と同様に、第６層、第３層、および第４層を含む。
第５層および第６層は、それぞれ、ｐ型不純物としてＭｇがドープされたＡｌＧａＮからなる。第５層および第６層は、それぞれ、ＣＶＤ法により、キャリアガスと、Ａｌ、ＧａおよびＮを含む原料ガスと、Ｍｇを含む原料ガスと、を供給することで形成した。第５層を形成する際の第５温度Ｔ１ａは、８４０℃とした。第６層を形成する際の第６温度Ｔ２ａは、８４０℃とした。
第１層および第３層は、それぞれ、ＧａＮを含む。第１層および第３層は、それぞれ、ＣＶＤ法により、キャリアガスと、ＧａおよびＮを含む原料ガスを供給することで形成した。第１層および第３層を形成する際は、Ｍｇを含む原料ガスを供給しなかった。第１層を形成する際の第１温度Ｔ１ｂは、１０００℃とした。実施例１においては第３層を形成する際の第２温度Ｔ２ｂを、９００℃とした。実施例２においては第２温度Ｔ２ｂを、９２０℃とした。実施例３においては第２温度Ｔ２ｂを、９４０℃とした。実施例４においては第２温度Ｔ２ｂを、９６０℃とした。実施例５においては第２温度Ｔ２ｂを、９８０℃とした。参考例１においては第２温度Ｔ２ｂを、第１温度Ｔ１ｂと同じ１０００℃とした。参考例２においては第２温度Ｔ２ｂを、第１温度Ｔ１ｂより高い１０２０℃とした。
第２層および第４層は、ｐ型不純物としてＭｇがドープされたＧａＮからなる。第２層および第４層は、それぞれ、ＣＶＤ法により、キャリアガスと、ＧａおよびＮを含む原料ガスと、Ｍｇを含む原料ガスと、を供給することで形成した。第２層を形成する際の第３温度Ｔ１ｃは、９１０℃とした。第４層を形成する際の第４温度Ｔ２ｃは、９１０℃とした。
図８Ａは、実施例および参考例における第２温度と発光素子の順方向電圧Ｖｆとの関係を示すグラフである。
図８Ｂは、実施例および参考例における第２温度と発光素子の出力Ｐｏとの関係を示すグラフである。
作成した実施例１～５に係る発光素子および参考例１、２に係る発光素子の順方向電圧Ｖｆおよび出力Ｐｏをそれぞれ測定した。その結果を図８Ａおよび図８Ｂに示す。
図８Ｂは、実施例および参考例における第２温度と発光素子の出力Ｐｏとの関係を示すグラフである。
作成した実施例１～５に係る発光素子および参考例１、２に係る発光素子の順方向電圧Ｖｆおよび出力Ｐｏをそれぞれ測定した。その結果を図８Ａおよび図８Ｂに示す。
図８Ａに示すように、第２温度Ｔ２ｂを第１温度Ｔ１ｂの２０℃以下とした、すなわち第２温度Ｔ２ｂを９８０℃以下とした実施例１～５に係る発光素子では、第２温度Ｔ２ｂを第１温度Ｔ１ｂと同じ１０００℃とした参考例１に係る発光素子に比べて順方向電圧Ｖｆが低下している。また、図８Ｂに示すように、実施例１～５に係る発光素子１０の出力Ｐｏは、参考例１の発光素子に比べて高くなっている。一方で、図８Ａに示すように、第２温度Ｔｂ２を、第１温度Ｔ１ｂよりも高い１０２０℃とした参考例２に係る発光素子の順方向電圧Ｖｆは、参考例１に係る発光素子よりも高くなっている。また、図８Ｂに示すように、参考例２に係る発光素子の出力Ｐｏは、参考例１に係る発光素子よりも低くなっている。したがって、第２温度Ｔ２ｂは、第１温度Ｔ１ｂよりも低くすることが好ましく、第２温度Ｔ２ｂと第１温度Ｔ１ｂの差は、２０℃以上であることがより好ましい。また、第２温度Ｔ２ｂは、９００℃以上９８０℃以下であることが好ましい。
１０ ：発光素子
１１ ：基板
１２ ：半導体積層体
１３ ：ｎ側電極
１４ ：ｐ側電極
１１０ ：第１発光部
１１１ ：下地層
１１２ ：第１ｎ型半導体層
１１２ｓ１ ：第１面
１１２ｓ２ ：第２面
１１２ｓ３ ：第３面
１１３ ：第１活性層
１１４ ：第１ｐ型半導体層
１１４ａ ：第５層
１１４ｂ ：第１層
１１４ｃ ：第２層
１２０ ：トンネル接合部
１３０ ：第２発光部
１３１ ：第２ｎ型半導体層
１３２ ：第２活性層
１３３ ：第２ｐ型半導体層
１３３ａ ：第６層
１３３ｂ ：第３層
１３３ｃ ：第４層
Ｔ１ａ ：第５温度
Ｔ１ｂ ：第１温度
Ｔ１ｃ ：第３温度
Ｔ２ａ ：第６温度
Ｔ２ｂ ：第２温度
Ｔ２ｃ ：第４温度
ｄ１１、ｄ１２、ｄ１３、ｄ２１、ｄ２２、ｄ２３：膜厚
１１ ：基板
１２ ：半導体積層体
１３ ：ｎ側電極
１４ ：ｐ側電極
１１０ ：第１発光部
１１１ ：下地層
１１２ ：第１ｎ型半導体層
１１２ｓ１ ：第１面
１１２ｓ２ ：第２面
１１２ｓ３ ：第３面
１１３ ：第１活性層
１１４ ：第１ｐ型半導体層
１１４ａ ：第５層
１１４ｂ ：第１層
１１４ｃ ：第２層
１２０ ：トンネル接合部
１３０ ：第２発光部
１３１ ：第２ｎ型半導体層
１３２ ：第２活性層
１３３ ：第２ｐ型半導体層
１３３ａ ：第６層
１３３ｂ ：第３層
１３３ｃ ：第４層
Ｔ１ａ ：第５温度
Ｔ１ｂ ：第１温度
Ｔ１ｃ ：第３温度
Ｔ２ａ ：第６温度
Ｔ２ｂ ：第２温度
Ｔ２ｃ ：第４温度
ｄ１１、ｄ１２、ｄ１３、ｄ２１、ｄ２２、ｄ２３：膜厚
Claims (9)
- 第１ｎ型半導体層と、前記第１ｎ型半導体層上に設けられた第１活性層と、前記第１活性層上に設けられた第１ｐ型半導体層と、を含む第１発光部を形成する工程と、
前記第１発光部上に、トンネル接合部を形成する工程と、
前記トンネル接合部上に、第２ｎ型半導体層と、第２ｎ型半導体層上に設けられた第２活性層と、前記第２活性層上に設けられた第２ｐ型半導体層と、を含む第２発光部を形成する工程と、
を備え、
前記第１ｐ型半導体層は、第１層および第２層を含み、
前記第１発光部を形成する工程は、
第１温度で、第１ｐ型不純物濃度の前記第１層を形成する工程と、
前記第１層上に、前記第１ｐ型不純物濃度よりも高い第２ｐ型不純物濃度の前記第２層を形成する工程と、
を有し、
前記第２ｐ型半導体層は、第３層および第４層を含み、
前記第２発光部を形成する工程は、
前記第１温度よりも低い第２温度で、第３ｐ型不純物濃度の前記第３層を形成する工程と、
前記第３層上に、前記第３ｐ型不純物濃度よりも高い第４ｐ型不純物濃度の前記第４層を形成する工程と、
を有する発光素子の製造方法。 - 前記第３層の膜厚は、前記第１層の膜厚よりも厚い、請求項１に記載の発光素子の製造方法。
- 前記第１層を形成する工程において、ｐ型不純物を含む原料ガスを供給させずに前記第１層を形成し、
前記第２層を形成する工程において、ｐ型不純物を含む原料ガスを供給させて前記第２層を形成し、
前記第３層を形成する工程において、ｐ型不純物を含む原料ガスを供給させずに前記第３層を形成し、
前記第４層を形成する工程において、ｐ型不純物を含む原料ガスを供給させて前記第４層を形成する請求項１または２に記載の発光素子の製造方法。 - 前記第１ｐ型半導体層は、第５層をさらに含み、
前記第１発光部を形成する工程は、前記第１層を形成する工程の前に、ｐ型不純物を含む原料ガスを供給させて前記第５層を形成する工程をさらに有し、
前記第２ｐ型半導体層は、第６層をさらに含み、
前記第２発光部を形成する工程は、前記第３層を形成する工程の前に、ｐ型不純物を含む原料ガスを供給させて前記第６層を形成する工程をさらに有する、請求項１から３の何れか１つに記載の発光素子の製造方法。 - 前記第１温度と前記第２温度の差は、２０℃以上１００℃以下である、請求項１から４のいずれか１つに記載の発光素子の製造方法。
- 前記第１温度は、９００℃以上１０５０℃以下であり、
前記第２温度は、９００℃以上９８０℃以下である、請求項１から５のいずれか１つに記載の発光素子の製造方法。 - 前記第２層を形成する工程において、前記第２層を前記第１温度および前記第２温度よりも低い第３温度で形成し、
前記第４層を形成する工程において、前記第４層を前記第１温度および前記第２温度よりも低い第４温度で形成する、請求項１から６のいずれか１つに記載の発光素子の製造方法。 - 前記第３層の膜厚は、前記第１層の膜厚の１．５倍以上３倍以下である、請求項１から７のいずれか１つに記載の発光素子の製造方法。
- 前記第２発光部を形成する工程の後、前記第２ｐ型半導体層の前記第４層上にｐ側電極を形成し、前記第１ｎ型半導体層上にｎ側電極を形成する工程をさらに有する、請求項１から８のいずれか１つに記載の発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021116174A JP7419651B2 (ja) | 2021-07-14 | 2021-07-14 | 発光素子の製造方法 |
| US17/851,324 US20230019698A1 (en) | 2021-07-14 | 2022-06-28 | Method for manufacturing light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021116174A JP7419651B2 (ja) | 2021-07-14 | 2021-07-14 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023012635A true JP2023012635A (ja) | 2023-01-26 |
| JP7419651B2 JP7419651B2 (ja) | 2024-01-23 |
Family
ID=84890758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021116174A Active JP7419651B2 (ja) | 2021-07-14 | 2021-07-14 | 発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230019698A1 (ja) |
| JP (1) | JP7419651B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136162A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 化合物半導体素子の製造方法 |
| JP2007095823A (ja) * | 2005-09-27 | 2007-04-12 | Toyota Central Res & Dev Lab Inc | 半導体装置と半導体装置製造方法 |
| KR20200007558A (ko) * | 2018-07-13 | 2020-01-22 | 삼성전자주식회사 | 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 |
| JP2021502713A (ja) * | 2017-11-07 | 2021-01-28 | ガリウム エンタープライジズ プロプライエタリー リミテッド | 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層 |
| US20210202790A1 (en) * | 2019-12-27 | 2021-07-01 | Nichia Corporation | Method for manufacturing light-emitting element |
-
2021
- 2021-07-14 JP JP2021116174A patent/JP7419651B2/ja active Active
-
2022
- 2022-06-28 US US17/851,324 patent/US20230019698A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136162A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 化合物半導体素子の製造方法 |
| JP2007095823A (ja) * | 2005-09-27 | 2007-04-12 | Toyota Central Res & Dev Lab Inc | 半導体装置と半導体装置製造方法 |
| JP2021502713A (ja) * | 2017-11-07 | 2021-01-28 | ガリウム エンタープライジズ プロプライエタリー リミテッド | 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層 |
| KR20200007558A (ko) * | 2018-07-13 | 2020-01-22 | 삼성전자주식회사 | 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 |
| US20210202790A1 (en) * | 2019-12-27 | 2021-07-01 | Nichia Corporation | Method for manufacturing light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230019698A1 (en) | 2023-01-19 |
| JP7419651B2 (ja) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5549338B2 (ja) | 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法 | |
| US7456034B2 (en) | Nitride semiconductor device and method for fabricating the same | |
| JP2006108585A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| KR20090021849A (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP5568009B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2008288532A (ja) | 窒化物系半導体装置 | |
| JP2012204540A (ja) | 半導体装置およびその製造方法 | |
| JP2009224370A (ja) | 窒化物半導体デバイス | |
| JP7419651B2 (ja) | 発光素子の製造方法 | |
| JP7481618B2 (ja) | 窒化物半導体素子の製造方法 | |
| KR20130015112A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| JP2008227103A (ja) | ＧａＮ系半導体発光素子 | |
| JP2007173316A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP6884505B2 (ja) | 半導体発光素子およびその製造方法 | |
| US20230170435A1 (en) | Light-emitting element and method for manufacturing the light-emitting element | |
| US20230070972A1 (en) | Method for manufacturing light-emitting element | |
| US20230197890A1 (en) | Nitride semiconductor light-emitting element | |
| US20230083461A1 (en) | Method for manufacturing light-emitting element | |
| KR20130110748A (ko) | 발광 소자 및 그 제조 방법 | |
| JP7373107B2 (ja) | 発光素子の製造方法 | |
| US20230197897A1 (en) | Light-emitting element | |
| US20230197887A1 (en) | Light-emitting element | |
| US20230076732A1 (en) | Method of manufacturing light emitting element | |
| WO2022196374A1 (ja) | 発光素子 | |
| US8470626B2 (en) | Method of fabricating light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231224 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7419651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |