JP2008277311A - 電子制御システム及び方法 - Google Patents

Abstract

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。
【選択図】図１

Description

本発明は、一般的には電子制御回路及びシステムに関し、より特定的には、調光制御回路及びシステムに関する。
（関連出願に対するクロスリファレンス）
本出願は、本書にその開示全体が参考として組み入れられている２００１年７月６日付けの米国仮出願第６０／３０３，５０８号及び２００１年１２月１０日付けの米国出願第１０／０１３，７４６号の恩典を享受するものである。

負荷に送られた平均電力量を制御することが望まれる数多くの利用分野が存在している。かかる利用分野の一例としてはランプの出力を制御するための調光器の使用がある。調光器は標準的に、負荷を通した電流の導通を制御することによって機能する。制御可能な導電性デバイスがＡＣライン電圧に同期化され、ＡＣライン電圧の各半サイクル内で予め定められた間隔の間導通するように制御される。すなわち、負荷は、ＡＣライン電圧半サイクルの一部分の間だけ電力を受けとる（オン状態にある）。導通時間が長ければ長いほど、負荷に対しより多くの電力が送られる。同じ論理で、導通時間が短かければ短かいほど、負荷に送られる電力は少なくなる。

調光負荷といったようなＡＣ負荷を制御するための方法としては、フォワード位相制御とリバース位相制御の２つが主に存在する。制御可能な導電性デバイスというのは、その導通を外部信号によって制御できるデバイスである。これには、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、トライアック、シリコン制御整流器（ＳＣＲ）、継電器、スイッチ、真空管などといったデバイスが含まれる。これら２つの制御方法は、負荷内の電力を制御しかつＡＣライン電圧源のゼロクロスに対し制御可能な導電性デバイスの導通及び非導通を同期化するべく、制御可能な導電性デバイスの導通状態及び非導通状態を利用する。

図１３に示されているようなフォワード位相制御方法は、制御可能な導電性デバイスをＡＣ電力源に同期化し、ＡＣライン電圧半サイクルの第１の部分全体にわたり非導通状態となるように制御可能な導電性デバイスを制御し、その後、ＡＣライン電圧半サイクルの残りの部分全体にわたり導通状態となるように制御可能な導電性デバイスを制御する。図１４に示されているようなリバース位相制御方法においては、非導通及び導通の期間は時間との関係において逆転されている。すなわち、制御可能な導電性デバイスは、ＡＣライン電圧半サイクルの第１の部分の間導通状態となり、その後同じ半サイクル内の非導通期間が続くように制御される。リバース位相制御方法は、往々にして、電子的変圧器といったような容量性負荷の動作のために使用される。

フォワード位相制御ベースの制御システムにおいては、制御可能な導電性デバイスは往々にしてトライアック又はＳＣＲである。これらのデバイスは、非導通状態又は導通状態となるように制御され得る。しかしながら、それらは、導通状態となるように制御されている場合、それらを通る電流がゼロになることができるようにすることによってのみ非導通状態にすることができる。この特性のため、これらのタイプの制御可能な導電性デバイスは、導通をイネーブルしかつディスエーブルする能力が必要とされるリバース位相制御ベースの制御システム用には使用されない。

電子制御機構は、その付随する電子機器に電力供給するため電源をとり出す必要がある。さらに、数多くの制御機構が、ライン周波数に関連したタイミング情報を必要とする。
２つの電力端子しかもたない制御機構は、その１つの端子（ホット端子）がＡＣ電力源のホットワイヤに接続されており、もう一方の端子（調光ホット端子）は負荷の第１の端子に接続されている。このタイプの接続をもつ制御機構は、往々にして「２線」制御機構と呼ばれる。その負荷と直列接続されている２線制御機構はその電源を充電しこの負荷を通してタイミング情報を得なくてはならない。負荷は往々にして広範囲の入力インピーダンスを有することができる。このようにして、電源及びタイミング回路の動作は往々にして２線接続スキームの形で妥協をみる。ただし、中性線が利用不能である利用分野で制御機構が配線される場合には、２線接続が必要である。

ホットワイヤ、負荷及び中性線に対する接続を有する制御機構は往々にして「３線」制御機構と呼ばれる。ＡＣ電力源からの中性線が制御機構の中性端子への接続のために利用可能である場合に、電源及びゼロクロス情報は、接続された負荷とは独立してとり出され得、かくして性能を増強させる。数多くの利用分野においては、ＡＣ電力源からの中性線は利用不可能である。従って、２線又は３線のいずれの制御機構としても適正に動作でき、かくして、高い柔軟性を伴って広範囲の現場利用分野で使用できるようになっている制御機構が必要とされている。

ＡＣライン電圧といったような高電圧源から非アイソレーション型低電圧電源を開発するための先行技術は、キャットイヤー電源のような回路を使用していた。かかるシステムは、エネルギー蓄積コンデンサを再充電するべくライン電圧ゼロクロス又はその近くで導通することになる。かかるシステムは標準的に、ライン電圧のゼロクロスから約１ミリセカンドの領域内で適切に動作する。その時間ウィンドウの外での動作は、電源内で過度の電力を消散させる可能性がある。

キャットイヤー電源は、接続されたＤＣ負荷に供給される平均電流に対して、相対的に高いピーク及び高い平均入力電流を有する。この高い平均入力電流は、この供給技術を２線モードで接続された位相制御調光器上の電子的低電圧（ＥＬＶ）負荷タイプと共に使用する場合に、多大な問題を提起する。高電圧負荷を通して低い平均入力電流を有する低電圧制御回路用電源が必要となる。又、標準的な先行技術の電源は、相対的に効率が悪く、従って標準的な先行技術の調光器の所要電力を供給するのにさらに高い平均入力電流を必要とする。

先行技術の調光制御デバイス用電源のもつもう１つの欠点は、電源内の電力損失が、電源によって送られる必要のある電流量と共に増加するということにある。近年の調光制御機構における傾向は、より多くの特長及び機能性を包含するということにある。これらの特長及び機能は、つねに増加する電流量が電源によって送られることを必要とする。従って、かかる先行技術の電源に付随する電力損失無しに標準的な先行技術の電源から現在入手できるものよりも大きな電流量を効率良く供給することのできる調光制御機構用電源を提供することが望まれている。

調光制御機構が受ける可能性のある故障状態には、例えば過電圧及び過電流状態を含めさまざまなものが存在する。過電圧状態は、例えば、近くの及び接続された磁気的負荷のオンオフ切換え、シャープな過渡的負荷を伴う並列電線ランに対する容量性カップリング、落雷などによってひき起こされる可能性がある。過電流状態は、例えば、短絡負荷、制御機構の定格を上回る接続負荷、配線ミス状態などによってひき起こされる可能性がある。ＭＯＳＦＥＴといった半導体デバイスは、故障無くどれほどの電圧及び電流に耐えられるかについての限界を有する。これらの半導体デバイスを用いる制御機構を故障から保護するためには、好ましくはこれらの限界を決して上回ってはならない。故障状態の素早い検出及びそれに対する急速な反応が、これらのデバイスを保護するために望ましい。

これとは対照的に、正常な動作中、これらの半導体デバイスの導通状態と非導通状態の間の遷移速度は、低速になるように制御されている。これらの低い遷移速度は、例えば、負荷から見た電圧及び電流波形を制限するため、放射され導通される無線周波妨害（ＲＦＩ）限界に適合するため、又は、誘導性の電力配線によりひき起こされる電圧リンギングを制限するために、使用される。しかしながら、正常な動作の間のこれらの低い遷移速度は、これらの半導体デバイスの適切な保護にとって過度に緩慢なものである。かくして、これらの半導体デバイスをなおも正常な動作条件下で低い遷移速度で動作できるようにしながら、故障状態での高い遷移速度をひき起こすように動作する保護回路に対する必要性が存在している。

本発明は、２線又は３線動作を可能にする電子制御システム内の装置に向けられている。本発明の態様に従うと、該装置は、２線及び３線設備の両方において電子制御システムの動作回路に対し電力を供給することのできる高効率電源を使用している。

本発明のもう１つの態様に従うと、該装置は、中性線接続の存在を検出し、中性線接続が無い場合電子制御システムを２線モードで動作させ、中性線接続が存在する場合には３線モードで動作させるように、検出された中性線接続に対して応答する信号を出力する検出器を使用する。

本発明のその他の態様に従うと、該装置は、２線及び３線の両方のモードで動作しうるゼロクロス検出器を使用する。１実施形態においては、ゼロクロス検出器は、ホットゼロクロス信号を生成するホットゼロクロス検出器、及び中性ゼロクロス信号を生成する中性ゼロクロス検出器、及び該装置を２線及び３線モードのうちの一方で動作させるためゼロクロス信号に対して応答するマイクロプロセッサを含んで成る。

本発明のさらにもう１つの態様に従うと、該装置は、システムが電子的低電圧変圧器接続形の負荷を動作させている場合に該電子制御システムが受信するゼロクロス信号を安定化させるためのシステムを使用する。

本発明のさらにもう１つの実施形態は、電子制御システム内で用いられるＭＯＳＦＥＴ及びＩＧＢＴといったような半導体デバイスといった制御可能な導電性デバイスの保護に向けられている。過電圧回路か、非導通状態にある制御可能な導電性デバイスを横断して過電圧状態を検知し、過電圧状態を除去するべく導通状態になるように制御可能な導電性デバイスを制御する。過電流回路は、制御可能な導電性デバイスを通る電流が予め定められた電流閾値を超えた時点でそれを検知し、制御可能な導電性デバイスの安全動作領域を超えないことを保証するべく非導通状態になるように制御可能な導電性デバイスを制御する。保護回路出力端は望ましくは、制御可能な導電性デバイスの正常な制御経路をバイパスしオーバーライドでき、制御可能な導電性デバイスを導通状態と非導通状態の間で急速に遷移させることができるような形で構成されている。

本発明のさらなる態様に従うと、故障状態が除去された後でさえ保護回路の結果を有効に保つためラッチ回路が使用される。その他の保護回路がすでに特定の故障状態からトリップした後に１つの保護回路がトリップするのを防ぐために、ロックアウト回路が使用される。

本発明の以上の及びその他の態様は、添付図面と合わせて考慮した場合に本発明の以下の詳細な説明から明らかになることだろう。

本発明を例示する目的で、図面には、現在好適とされる１実施形態が示されているが、本発明は、開示されている特定の方法及び手段に制限されるわけではない、ということが理解される。

本発明の１実施形態は、２線モード又は３線モードのいずれで動作すべきか（すなわち中性線接続を伴って動作すべきか又は伴わずに動作すべきか）を自動的に決定できる電子制御システム、特に調光コントローラに向けられている。コントローラは、電子制御システムに対する中性線接続が存在するか否かを検知し、その動作をそれに相応して調整する。電子制御システムは自動的に接続スキームを選択し、それを連続的に監視する。１つの実施形態は、調光コントローラ又は調光器といった電子制御システムに向けられている。
しかしながら、本発明は、その他の電子制御においてもさらに広く適用される。

図１は、本発明に従った例示的システムの高レベルブロック図である。本明細書で調光コントローラ又は調光器とも呼ばれている電子制御システム１００が、好ましくは、ＡＣライン電圧といった入力源（ソース）と、接続されたランプ負荷を伴う電子的低電圧（ＥＬＶ）変圧器又は白熱球といったような負荷２００の第１の端子との間で接続されている。標準的なＡＣライン電圧は１２０ボルト、６０Ｈｚの単相電源を含む。ＡＣラインはまた、２２０〜２４０ボルト、５０Ｈｚの単相電源なども含み得る。

電子制御システム１００は、ホット端子、調光ホット端子及びオプション的にはＡＣラインの中性線に接続されている中性端子を含む。ＡＣラインの中性線はまた、負荷２００の第２の端子にも接続される。

電子制御システム１００は、予め定められた選択に基づいてフォワード位相制御又はリバース位相制御のいずれかを用いて、負荷２００に対する電流の流れを制御する。電子的低電圧負荷については、該負荷が容量性入力インピーダンスを有することから、リバース位相制御で動作することが望ましい。電子的低電圧負荷を制御するためにフォワード位相制御が用いられた場合、電子制御システムの制御可能な導電性デバイスが非導通状態から導通状態へ遷移した時点で大きい過渡電流が流れる可能性がある。

電子制御システム１００は、中性線が接続されているか否かを検出し、それに応じてシステムの動作を調整する。特に、以下でさらに詳細に記述されているように、マイクロプロセッサが検出器の出力を監視し、接続された負荷を制御するために電子制御システムが２線又は３線モードのうちのいずれを使用すべきかを決定する。

図２は、例示的な電子制御システム１００のブロック図であり、図３、４、５及び６は、例示的な電子制御システム１００のさまざまな部分の回路概略図である。電子制御システム１００は、ゼロクロス検出器１１０、過電圧保護回路１２０、過電流保護回路１３０、電源１５０、出力回路１６０及びマイクロプロセッサ１９０を含んで成る。ホット端子及び中性端子は、ゼロクロス検出器１１０に接続され、調光ホット端子は、過電圧保護回路１２０に具備されている。

電源１５０は、好ましくは、高効率（例えば、約５０％以上の効率）のスイッチング電源である。より特定的には、図３と関連して、電源１５０は、２線モード及び３線モードの両方で充分なエネルギーの供給を受ける。ダイオードＤ１、Ｄ２、Ｄ６０、Ｄ６１及びＭＯＳＦＥＴのＱ１０１及びＱ１０２の２つのボディダイオード（図５に示されている出力回路１６０中）は、ＡＣライン電圧半サイクルの両方において電源電流が流れるための全波ブリッジを形成する。

ＡＣライン電圧の中性線に接続された中性端子を伴う電子制御システムの場合（３線モード）、電源１５０のバスコンデンサＣ１０は、ＡＣライン電圧の負の半サイクルではホットワイヤ及び中性線を通って、またＡＣライン電圧の正の半サイクルではホットワイヤ及び負荷を通ってＡＣ電力源から電流を取り出すことによって充電される。２線モードの場合、バスコンデンサＣ１０は、ＡＣライン電圧の絶対値がバスコンデンサ電圧Ｖ_BUSより大きく制御可能な導電性デバイスが非導通状態にある場合、負荷を通して両方の半サイクルで充電される。図３のダイオードＤ１０は、バスコンデンサＣ１０がその他の接続回路を通して放電するのを防止する。バスコンデンサＣ１０は、電子制御システムの制御回路を動作させるべく低電圧ＤＣを提供するように高効率電力コンバータに電力供給するために、高電圧ＤＣ源として使用される。

高効率電力コンバータは、周知のバックコンバータトポロジーを用いて、以下の通りに動作する。高効率電力コンバータは、以下の主要コンポーネントＵ１０、Ｌ１０、Ｃ１３及び主要コンポーネントＵ１１、Ｚ１０及びＲ１２を含む調節回路を含む。コンデンサＣ１３を横断する電圧が、オプトカプラーＵ１１のＬＥＤダイオードドロップ及びツェナーＺ１０の直列組合せにより決定される電圧閾値より低い場合、電流は、これらのコンポーネントを通して流れず、かくしてオプトカプラーＵ１１のオプトカップリングされたトランジスタはオフとなる。トランジスタがオフ状態にある場合、（例えばPower Integrations, Inc. San Jose, Californiaによって製造されたＴＮＹ２５３ＩＣといったような）コントローラＵ１０のイネーブルピン４からそのソースピン２、３まで電流が全く流れることができず、かくして、コントローラＵ１０をイネーブルさせて、Ｃ１３の出力電圧レベルを上昇させるためにスイッチングを開始させる。このときコントローラＵ１０はその内部ＭＯＳＦＥＴをオン切換えし、かくして、電流がドレインからソースまでインダクタＬ１０を通って、かつ出力コンデンサＣ１３内へと流れることが可能となる。この電流の上昇速度は、インダクタＬ１０のインダクタンスにより制限される。内部ＭＯＳＦＥＴ内の電流が、コントローラＵ１０の内部的に設定された閾値に達した時点で、内部ＭＯＳＦＥＴはオフ切換えされる。電流は、インダクタ内の電流がゼロに達するまで、インダクタＬ１０、コンデンサＣ１３及びダイオードＤ１１によって構成されるループのまわりを流れ続けることになる。このスイッチングサイクルは、コンデンサＣ１３を横断する電圧がオプトカプラーＵ１１のＬＥＤダイオードドロップ及びツェナーＺ１０の直列組合せにより決定された電圧閾値を超えるまで、コントローラＵ１０によって設定された通りの４４ｋＨｚの最大速度で繰り返される。この電圧閾値を超えた時点で、電流はこれらのコンポーネントを通って流れ始め、かくしてオプトカプラーＵ１１のオプトカップリングされたトランジスタをオンに切換える。このトランジスタがオンに切換わった時点で、コントローラＵ１０のイネーブルピン４はソースピン３に接続され、コントローラＵ１０の動作に従って、スイッチングが終結される。さらに、電源の運転又は非運転モードを選択するために、イネーブルピン４を用いることができる。このピンは、ＡＣライン電圧半サイクルの選択された時間に電源の動作を制約するために使用することができる。スイッチモード電源は電気的ノイズを生成することから、その他のノイズ検知回路が動作していない時間に電源の動作を制約することが有利である。

高周波スイッチングコンバータを利用する電源を含む従来の電子制御システムにおいては、電源は、ＡＣライン電圧といったような低インピーダンスソースから直接電流を取り出すように接続されている。本発明の１実施形態の装置においては、高周波スイッチングコンバータを利用する電源は、標準的に高いインピーダンスをもつ可能性のある負荷を通して電流を取り出す。

電子制御システムを損傷から保護するため、電子制御システム内の制御可能な導電性デバイスを横断する過電圧状態又は該デバイスを通る過電流状態を検知しこれに反応することになる過電圧保護回路１２０及び過電流保護回路１３０を具備することが望ましい。

例示的な過電圧保護回路１２０及び例示的な過電流保護回路１３０の回路詳細は、図４に示されている。始動時に、比較器（コンパレータ）Ｕ１１０：Ａ、Ｕ１１０：Ｂのための基準電圧Ｖ_REFは、限流抵抗器Ｒ１１４、定電圧ツェナーＺ１１１、及びノイズデカップリングコンデンサＣ１１１を通して、８ＶのＭＯＳＦＥＴドライブレール、Ｖｃから取り出される。検出回路に比較される基準電圧としてシャープ・ニー５．６Ｖツェナーの使用を可能にするべく、５Ｖではなく８ＶでＩＣ内の比較器（コンパレータ）Ｕ１１０に電力供給することが望ましい。充分に調整された電圧基準は、検出回路上の公差ウィンドウを規制する。

図７は、例示的な出力回路の簡略化されたブロック図を含んでいる。例示的な出力回路１６０の回路の詳細は図５に示されている。ＭＯＳＦＥＴについての複数の導通状態の間の遷移速度は、駆動回路のインピーダンスを選択することによって制御可能である、ということは周知である。インピーダンスが高くなればなるほど、遷移速度は低くなる。出力トランジスタＱ１０１及びＱ１０２は、正常動作中高インピーダンス経路（パス）１６５を通り、また故障状態中は低インピーダンス経路（パス）１６２（図４）を通って駆動される。マイクロプロセッサ１９０は、高インピーダンス経路１６５及び保護回路１２０、１３０に接続されている。保護回路１２０、１３０はまた、低インピーダンス経路１６２にも接続されている。保護回路１２０、１３０が故障を検出した時点で、低インピーダンス経路１６２が起動させられる。低インピーダンス経路１６２は、故障が検出された時点でのみアクティブである。故障経路は、高インピーダンス経路１６５によって提供される正常経路をオーバーライドする。

正常動作では、高インピーダンス経路１６５が用いられる。トランジスタＱ１０１及びＱ１０２は、抵抗器Ｒ１０３及びＲ１０４を通してオン切換えされ、抵抗器Ｒ１０４を通してオフ切換えされる。正常動作中、トランジスタ制御は２つのマイクロプロセッサポート、すなわちGate Drive及びGate Drive Complement（図６に図示）によって提供される。ＭＯＳＦＥＴのＱ１０１及びＱ１０２をオン切換えするためには、Gate Driveがハイに駆動され、かくしてトランジスタＱ１００：Ｂ（図５に図示）をオン切換えし、かくしてトランジスタＱ１００：Ａをオン切換えし、これが、抵抗器Ｒ１０３及びＲ１０４の直列組合せにより設定された抵抗を通してＭＯＳＦＥＴＱ１０１及びＱ１０２のゲートに８Ｖを印加する。Gate Driveがハイであるとき、Gate Drive Complementはロウであり、かくしてトランジスタＱ１２３：Ｂをオフ切換えし、電流経路を８Ｖから回路コモン（ｃｏｍｍｏｎ）に開放することになる。

ＭＯＳＦＥＴＱ１０１及びＱ１０２をオフ切換えするためには、Gate Driveはロウに引き下げられ、かくしてトランジスタＱ１００：Ｂをオフに切換え、かくしてトランジスタＱ１００：Ａをオフ切換えし、電流経路を８ＶレールからＭＯＳＦＥＴＱ１０１及びＱ１０２のゲートまで開放する。Gate Drive Complementは、ハイに駆動され、トランジスタＱ１２３：Ｂをオン切換えし、かくして、抵抗器Ｒ１０４を通してＭＯＳＦＥＴＱ１０１及びＱ１０２のゲートを放電する。

ＭＯＳＦＥＴＱ１０１及びＱ１０２は、正常動作中にＲＦＩ放出を減少するべく高インピーダンス経路を通して駆動された状態となる。故障状態中、ＭＯＳＦＥＴＱ１０１及びＱ１０２は、低インピーダンス経路を通して駆動され、それらを迅速に運転停止させる。

正常動作中、比較器Ｕ１１０：Ａ（過電圧保護回路（ＯＶＰ）の比較器）の反転入力端子の電圧は５．６Ｖの基準電圧よりも低く、従ってこの比較器Ｕ１１０：Ａの出力は高インピーダンスとなる。この高インピーダンスは、トランジスタＱ１１１：Ａをオフに保つことになり、ＭＯＳＦＥＴＱ１０１及びＱ１０２は影響を受けない。マイクロプロセッサポートＯＶＰ ＲＥＳＥＴ（図６に図示）は、ＭＯＳＦＥＴＱ１０１及びＱ１０２がオフ状態である場合つねにロウであり、かくして、トランジスタＱ１１１：Ｂをオフ切換えし、検出器をイネーブルにする。

さらに、比較器Ｕ１１０：Ｂ（過電流保護回路（ＯＣＰ）の比較器）の反転端子上の基準電圧は、非反転端子上の８Ｖよりも低く、従ってこの比較器Ｕ１１０：Ｂの出力は高インピーダンスであり、ＭＯＳＦＥＴＱ１０１及びＱ１０２は影響を受けない。ダイオードＤＮ１１１：１及びＤＮ１２０：１は、ＭＯＳＦＥＴＱ１０１及びＱ１０２と保護回路１２０、１３０の間のアイソレーションを提供する。

過電圧故障状態の間、ＭＯＳＦＥＴＱ１０１及びＱ１０２を横断する電圧が上昇するにつれて、抵抗器Ｒ１１０及びＲ１１１の共通ノードにおける分割電圧も又上昇する。また比較器Ｕ１１０：Ａの反転端子に接続されたこのノードの電圧が基準電圧Ｖ_REFを上回った場合、比較器Ｕ１１０：Ａの出力はロウに引き下げされ、かくしてトランジスタＱ１１１：Ａをオンに切換え、ひいては駆動電圧をＭＯＳＦＥＴＱ１０１及びＱ１０２のゲートに対し、抵抗器Ｒ１２９により設定された低インピーダンス経路を介して印加する。低インピーダンス経路は、正常な動作モード中よりも高速でＭＯＳＦＥＴＱ１０１及びＱ１０２をオン切換えできるようにする。電圧過度現象は、およそ数千ボルトでありうることから、ＯＶＰ比較器に対する入力電圧は、ダイオードＤＮ１１０：１により約８．６Ｖという最大値に安全にクランプされる。

ＯＶＰ回路１２０は、故障状態が消えた後でさえ、ダイオードＤＮ１１１：２のフィードバックアクションにより、ラッチオンされる。このフィードバックは、比較器Ｕ１１０：Ａの反転端子電圧を基準電圧Ｖ_REFより高く保ち、かくしてトランジスタＱ１１１：Ａをオンに保つ。

ＯＶＰラッチはマイクロプロセッサポートＯＶＰ ＲＥＳＥＴを短かくハイに駆動することによってクリアされ、かくしてトランジスタＱ１１１：Ｂはオンに切換わり、比較器Ｕ１１０：Ａのピン２を基準電圧Ｖ_REF以下で駆動し、かくして比較器Ｕ１１０：Ａの出力端は高インピーダンスに駆動される。

１つの保護回路がトリップした時点で過電圧保護と過電流保護の間で発振状態が発生するのを防ぐため、もう一方の保護回路はロックアウトされる。過電圧保護回路１２０が活性化した場合、過電流保護回路１３０は、ダイオードＤＮ１２０を介してディスエーブルされる。ＤＮ１２０のアノードは、過電圧保護回路１２０が活性化された時点で約７．４Ｖにあり、これは、たとえ過電流保護回路１３０が非反転端子をロウに引き下げようとしても、過電流保護比較器Ｕ１１０：Ｂの非反転端子を、基準電圧Ｖ_REFより充分高く保持することになる。こうして、過電流保護比較器Ｕ１１０：Ｂは効果的にディスエーブルされる。

過電流故障状態の間、ＭＯＳＦＥＴを通る電流が増大するにつれて、抵抗器Ｒ１０９（出力回路１６０内）を横断する電圧は増大する。電圧が０．６Ｖに近づくにつれて、トランジスタＱ１２０：Ａ又はＱ１２０：Ｂのいずれかが電流の流れの方向に応じてオンに切換わり始めることになる。トランジスタＱ１２０：Ａ、Ｑ１２０：Ｂのオン切換えは、比較器Ｕ１１０：Ｂの非反転端子を基準電圧Ｖ_REFより低く引き下げ、かくして比較器の出力をロウに切り換える。この低い出力は、ダイオードＤＮ１２０：１及び抵抗器Ｒ１２８を通してすばやくＭＯＳＦＥＴＱ１０１及びＱ１０２をオフに切換える。抵抗器Ｒ１２４及びＲ１２１及びコンデンサＣ１２０、Ｃ１２１及びＣ１２２によってノイズフィルタリングが提供される。

過電流保護回路１３０は故障状態が消えた後でさえ、ダイオードＤＮ１２０：２のフィードバックアクションにより、ラッチオンされる。このフィードバックは、比較器Ｕ１１０：Ｂの非反転端子を基準電圧Ｖ_REFより低く保ち、かくして出力をロウに保つ。過電流保護回路は、Gate Drive Complementがハイになった時にリセットされ、トランジスタＱ１２３：Ｂ（出力回路１６０内）をオンに切換え、これは次にトランジスタＱ１２３：Ａをオンに切換え、かくして比較器Ｕ１１０：Ｂの非反転端子を８Ｖまで駆動し、ラッチをクリアする。

過電流保護回路１３０が活性化した場合、過電圧保護回路１２０はダイオードＤＮ１１０を介してディスエーブルされる。過電流保護比較器Ｕ１１０：Ｂの出力がロウになった場合、過電圧保護比較器Ｕ１１０：Ａの反転端子はおよそ０．８Ｖまで引張られ、かくして過電圧保護回路が活性化するのを防ぐ。

電圧比較器Ｕ１１０：Ａ及びＵ１１０：Ｂは、速い反応速度及び正確さを提供し、広い温度範囲にわたり良好に作動する。各比較器は、約５ｍＶのオーバードライブで、約１．５マイクロセカンドの規定の標準応答時間を有する。入力オフセット電圧は、２５℃で約２．０ｍＶの規定の標準値を有する。レールに対し入力が駆動される比較器の入力−出力応答時間は、約９０ナノセカンドである。過電流保護回路１３０では、入力Ｖ_REFクロスからＭＯＳＦＥＴの９０％オフポイントまでの時間は、約３．５マイクロセカンドと測定された。過電圧保護回路１２０では、入力Ｖ_REFクロスからＭＯＳＦＥＴの９０％オンポイントまでの時間は、約２．０マイクロセカンドであると測定された。

図８は、例示的なゼロクロス検出器１１０の簡略化されたブロック図である。ゼロクロス検出器１１０は、ホットゼロクロス検出信号を提供するホットゼロクロス検出器１１２及び中性端子が中性線（中性ワイヤ）に接続された時点で中性ゼロクロス検出信号を提供する中性ゼロクロス検出器１１５を含んで成る。マイクロプロセッサ１９０は、検出器１１２及び１１５の出力を監視する。中性ゼロクロス検出信号がマイクロプロセッサ１９０により検知されたならば、接続は３線接続であることが決定され、中性検出器１１５からの中性ゼロクロス検出信号がタイミングのために用いられる３線モードが活性化される。
そうでなければ接続が２線接続であることが決定され、ホット検出器１１２からのホットゼロクロス検出信号がタイミングのために用いられる２線モードが活性化される。

その一例が図３にさらに詳細に示されているゼロクロス検出器１１０に関しては、２線モードで使用されるホットゼロクロス検出信号の生成は、ホット端子と回路コモンの間に接続されているホットゼロクロス検出器１１２を介して達成される。回路コモンは、ＭＯＳＦＥＴＱ１０２のボディダイオードを通して調光ホット端子に接続され、ＭＯＳＦＥＴＱ１０１のボディダイオードを通してホット端子に接続されている。回路コモンは、ＡＣライン電圧の正の半サイクルの間調光ホット端子と同じ電位を有することになり、ＡＣライン電圧の負の半サイクルの間ホット端子と同じ電位を有することになる。抵抗器Ｒ６３及びＲ６４は、電圧をホット及び回路コモンの間で分割する。この分割された電圧が約０．６Ｖに達した時点で、トランジスタＱ６０：Ａはオンに切換わり、かくして通常は論理ハイであるマイクロプロセッサポート、ＨＯＴ ＺＣ（図６に図示）を回路コモンまで引っ張ることになる。マイクロプロセッサはこの遷移を検知し、かくしてゼロクロスタイミング情報を獲得する。検出器１１２内では、コンデンサＣ６１は、ノイズデカップリングコンデンサである。

電子制御システムの中性端子が中性線に接続されている場合、中性端子とホット端子の間に接続された中性ゼロクロス検出器からゼロクロスタイミング情報を獲得することが望ましい。このようにしてゼロクロスタイミング情報を獲得することは、接続された負荷とは独立しており、特に磁気的又は容量性負荷の場合にゼロクロスタイムシフトをひき起こす可能性のある負荷の変動を受けることがない。さらに、ゼロクロス情報は、電子制御システムが負荷に対して最大限のライン電力を加えている場合でさえ獲得可能である。最大限の電力が負荷２００に送られている場合、ホット端子及び調光ホット端子が実質的に同じ電位にありかくしてホット端子と回路コモンの間には実質的にいかなる電圧も存在しないことから、ホットゼロクロス検出器１１２は信号を生成しない。

中性ゼロクロス検出器１１５は、ホットゼロクロス検出器１１２と同じ要領で遷移を作り出すが、出力信号はＮＥＵＴ ＺＣマイクロプロセッサポートに接続される。中性ゼロクロス検出器１１５は、ホットゼロクロス検出器１１２が利用しない２つのダイオードを利用する、すなわちダイオードＤ６０は、回路コモンがホット端子と同じ電位にある場合に電流の流れを遮断することにより、トランジスタＱ６０：Ｂのベースエミッタ接合部がその定格逆電圧を上回らないように保護し、ダイオードＤ６１は、ＭＯＳＦＥＴＱ１０１及びＱ１０２が非導通状態にあるときに正の半サイクルで望ましくないことに中性ゼロクロス検出器１１５をトリガさせることになる、ホット端子からの電流の流れを遮断する。
マイクロプロセッサ１９０は、図６に示されているように、Motorola ＭＣ６８ＨＣ９０８ＡＢ３２といったようなあらゆるタイプのマイクロプロセッサでありうる。

上述のゼロクロス検出器は、マイクロプロセッサに対しゼロクロスタイミング情報ならびに中性線接続情報を提供する。上述のゼロクロス検出器から分離した別の中性線接続検出器を提供することができる。中性線接続検出器の主要な機能は、中性線接続の存在を表示することにある。中性線接続検出器は、２線及び３線モードのうちのいずれを用いるべきかについてマイクロプロセッサに対し情報を提供することができる。機械的センサーが中性線の存在を検出し中性線接続の状態に関してマイクロプロセッサに情報を提供する機械的検出器といったようなその他のタイプの中性線接続検出器を使用することができる。
中性線接続の存在を手作業で表示するため、ＤＩＰスイッチといったような手動式スイッチ又はスイッチセットもまた使用可能である。

図９は、（例えば３線モードで）中性線が接続された時に中性端子を通してバスコンデンサＣ１０に充電する例示的なステアリング回路の簡略化された概略図である。コンデンサＣ１０は、ホット端子、中性端子又は調光ホット端子から、多数の経路を通して充電され得る。コンデンサＣ１０は、ホット端子からダイオードＤ２を通して、中性端子からダイオード６０、６１を通して、及び調光ホット端子からダイオードＤ１を通して充電される。

標準的な先行技術の２線電子制御システムは、各々のＡＣライン電圧半サイクルの単一の選択された部分について、制御可能な導電性デバイスを導通状態にすることによって負荷に対し送られた電力を制御する。ＡＣライン電圧の期待されたゼロクロスの時間に先立って、ゼロクロス信号を受信するため検出ウィンドウを開く回路がイネーブルされる。ゼロクロス信号が受信された時点で、電子制御システムは、ＡＣライン電圧に同期化され、かくして制御可能な導電性デバイスの導通は、受信したゼロクロス信号に同期化される。

２線モードで動作する電子制御システムについては、負荷インピーダンスがまず第１に抵抗性である場合にこの制御技術がうまく作用する。この技術が電子的低電圧照明負荷について使用される場合、電子的低電圧変圧器の複合入力インピーダンスに起因して問題が発生する。標準的な電子的低電圧変圧器は、高周波数でその入力端子に印加された電圧をチョピングし、チョップされた電圧を高周波変圧器を通して逓減させることによって動作する。このチョッピングアクションを行なうための回路は、電子的変圧器に対する入力電圧に応じて異なるモードで動作する。入力電圧が低い場合（標準的に約６０ボルト未満）、チョッパ回路は作動しておらず、変圧器の入力インピーダンスは非常に高く、電子的変圧器の入力コンデンサは、チョッピングアクションが停止した時点で変圧器上の電圧の実際値を保持する。ライン電圧が約６０ボルトに達した時点で、チョッパ回路は作動し始め、入力インピーダンスは基本的に、接続されたランプ負荷が提示するインピーダンスまで降下する。さらに、チョッパが作動していない期間中、入力コンデンサは、電子制御システムを通るあらゆる漏洩経路を介しての充電を受ける可能性がある。漏れ電流は可変的でかつ多数のパラメータに基づいていることから、電子的変圧器の入力コンデンサの充電はきわめて可変的である。この結果、ＡＣライン電圧半サイクルの開始時点で電子的低電圧変圧器の入力コンデンサ上に可変電圧が存在することになり、半サイクル−半サイクルベースで電子的低電圧変圧器の動作のための初期条件のばらつきを事実上ひき起こす。この変動は、調光コントローラにおけるような、標準的な２線位相制御型電子制御システムのゼロクロス検出回路と相互作用して、ゼロクロス信号内の不安定性をひき起こす。ゼロクロス信号のこの不安定性は、制御可能な導電性デバイスの導通時間に不安定性を導き、かくして接続されたランプ負荷におけるフリッカ効果を導く。

電子的低電圧変圧器を動作させる電子制御システムのために２線モードで利用可能なゼロクロス信号を安定化させるためには、ＡＣライン電圧半サイクルのゼロクロス近くで電子的低電圧変圧器の入力コンデンサの初期電圧条件を安定化することが必要である。これは非常に短かい導通期間がＡＣライン電圧半サイクルのゼロクロスの時間の近くで起こり得るようにすることによって達成できる、ということが見出された。１実施形態においては、電子制御システム内の制御可能な導電性デバイスは、ＡＣライン電圧ゼロクロスより約１ミリセカンド前の時点で約２００マイクロセカンドの間導通状態となるように制御されている。ＡＣライン電圧が絶対値で非常に低い場合のこの短かい導通期間は、電子的低電圧変圧器の入力コンデンサを事実上一貫性ある初期条件にリセットし、従って、電子制御システム内で受信されるゼロクロス信号を安定化させる。

図１０は、例示的なタイミング図を伴う、本発明に従ったゼロクロス信号の不安定さを除去するために用いられる回路例の簡略化されたブロック図である。

２線動作のためには、出力回路１６０のトランジスタＱ１０１及びＱ１０２は、マイクロプロセッサがゼロクロス検出ウィンドウを開放する時点に先立ち、各々のＡＣライン電圧半サイクルの予め定められた時点において予め定められた長さの時間にわたり導通状態となるように制御される。３線動作については、トランジスタＱ１０１及びＱ１０２は、好ましくは、ＡＣライン電圧ゼロクロスの時間を通して導通状態であり続ける。

負荷２００（例えば図１１の回路概略形態において示されている電子的低電圧変圧器）は、電子制御システム１００に接続される。負荷２００は、充電状態になるコンデンサＣ１、Ｃ２を含み、これらのコンデンサ上の電圧は、電子的低電圧変圧器の動作及び電子制御システム１００により受信されるゼロクロス信号に影響を及ぼす。２線モードでは、ＡＣライン電圧のゼロクロスは、ホット端子から調光ホット端子まで調光器（Ｖ_DIMMER）を横断する電圧降下を測定することによって検出される。しかしながら、ＡＣライン電圧ゼロクロスに先行する時間中といったような、ＭＯＳＦＥＴＱ１０１、Ｑ１０２が非導通状態にある場合、調光器を横断する電圧降下は、ＡＣライン電圧（Ｖ_LINE）から負荷２００を横断する電圧降下（Ｖ_LOAD）を差し引いたものに等しい。調光器を通る漏れ電流のため、コンデンサＣ２は、負荷２００内のダイアックにより決定される幾分かのブレークオーバー電圧に向かって充電することができる。こうして、調光器電圧Ｖ_DIMMERは、その他の場合に比べて低くなる。望ましくないことに、負荷電圧Ｖ_LOADは、１つのゼロクロス検出ウィンドウから次のゼロクロス検出ウィンドウまで一貫しておらず、そのため調光器電圧Ｖ_DIMMERを１つのゼロクロス検出ウィンドウから次のゼロクロス検出ウィンドウまで一貫したものでなくする可能性がある。この問題は、ユーザーには、特にランプが調光された時の低端部で望ましくない光フリッカとして現われる可能性がある。

従って、前述のように、２線モードでのこの問題を無くするため、トランジスタＱ１０１及びＱ１０２は、予め定められた期間（例えば好ましくは少なくとも約２００マイクロセカンド、そしてより好ましくは約２５０〜３００マイクロセカンド）、導通状態（ＦＥＴゲートドライブがハイ）となるように制御され、その後、次のゼロクロス検出ウィンドウの開始前は非導通状態となるように制御される。トランジスタＱ１０１及びＱ１０２は、負荷２００内でダイアックをブレークオーバーするのに充分なライン電圧で導通状態となるように制御される。トランジスタＱ１０１及びＱ１０２は、ゼロクロス検出ウィンドウの開始前は非導通状態となるように制御される。トランジスタＱ１０１及びＱ１０２が非導通状態となるように制御された後、マイクロプロセッサ１９０は、ゼロクロス検出ウィンドウを開くか又は始動させ、ゼロクロス信号についてゼロクロス検出器１１０を監視し始める。好ましくは、ゼロクロス検出ウィンドウは、ゼロクロス信号が予期される時点よりも約１ミリセカンド前に開放され、開放後約２ミリセカンドで閉じられる。

ゼロクロス信号の不安定性を除去する目的でＭＯＳＦＥＴＱ１０１、Ｑ１０２が導通状態となるように制御されている最小持続時間は、電子制御システム１００と共に使用するための電子的変圧器のターゲットセットに対する望ましい影響によって決定される。すなわち、ＭＯＳＦＥＴは、電子的変圧器のターゲットセット内の制御回路が導通へとブレークオーバーし、かくして負荷を横断する電圧を１つのゼロクロス検出ウィンドウから次のゼロクロス検出ウィンドウまで一貫した値に戻すように、充分に高いライン電圧レベルで充分な期間だけオン状態になくてはならない。ＭＯＳＦＥＴＱ１０１、Ｑ１０２がゼロクロス信号の不安定性を除去する目的で導通状態になるよう制御されている最大持続時間は、電子的低電圧変圧器により駆動されたいずれかのランプからの可視光に対する影響、及びＭＯＳＦＥＴ内のスイッチング損失及び導通損失といったような、数多くの要因によって決定される。例えば、ＭＯＳＦＥＴが導通状態に長い間とどまればとどまるほど、電流が負荷を通して流れるか又は光出力が所望のレベルより高く増大する確率は高くなる。

マイクロプロセッサ１９０は、ライン周波数を監視し、次のゼロクロス検出ウィンドウがどこで開放されるかを決定する。好ましくは、ゼロクロス検出ウィンドウは、ＡＣライン電圧半サイクルの測定された周期の約１０％にあたる、次の予期されたＡＣライン電圧ゼロクロスより前の時間で開放される。上述のゼロクロス信号の有利な安定化はまた、電子制御システムの制御回路に不利な影響をもたらす可能性のある電子的低電圧変圧器を通して流れる電子制御システムからのあらゆる漏れ電流の影響を無くすることによって、３線モードで動作する電子制御システムの動作を改善することもできる。さらに、電子制御システムの３線モード動作において、ホット端子及び中性端子からゼロクロス信号が取り出されることから、制御可能な導電性デバイスは、ゼロクロス安定化の上述の有利な効果を達成しながらＡＣライン電圧ゼロクロスの時間を通して導通状態にとどまることができる。

かくして、２線及び３線の両方の実行について好ましくは、ゼロクロス基準は負荷の如何にかかわらずリセットされる。こうして、明確な一貫性あるゼロクロス基準が提供される。

図１２は、制御可能な導電性デバイスＱ１０１、Ｑ１０２と並列の例示的な高周波スイッチング電源の簡略化された概略図である。電源１５０は、制御可能な導電性デバイスＱ１０１、Ｑ１０２を横断する高電圧を低電圧供給電圧に効率良く変換するためにスイッチングコンバータを使用することによって高電圧負荷２００を通して低電流を取り出す。本実施形態は、一対の高電圧の制御可能な導電性デバイスと並列接続されたスイッチングコンバータの組合せを含む。図１２内のＭＯＳＦＥＴＱ１０１、Ｑ１０２は、高電圧の制御可能な導電性デバイスを表わしている。これらのデバイスＱ１０１、Ｑ１０２のゲートは、低電圧電源１５０により電力供給される制御回路によって駆動される。この組合せ型システムは、この場合、１つ以上の電子的低電圧変圧器（負荷２００）を制御している。

本発明の態様をさらに詳述すると、先行技術の２線モード調光器のために用いられる従来型の線形レギュレータキャットイヤー電源は、標準的に、高電圧ソースから低電圧負荷（すなわち制御回路）まで電力を変換するにあたり約１０％の効率を有するのに対し、本発明の電源は約７５％の効率を有している。その制御回路を動作させるのにおよそ５０〜１００ｍＷの電力を必要とする電子制御システムについて、電源内で約０．５〜１ワットの電力が消費されることになる。一般的にはこのことは重大な問題点ではなかった。しかしながら、キャットイヤー電源の低効率には、所定の平均出力電流についての電源内への高いピーク及び平均入力電流が付随する。一般に、キャットイヤー電源へのピーク電流は、少なくとも平均出力電流の１０倍である。２線モード調光器の場合、接続された負荷を通ってキャットイヤー電源により引き出されるピーク電流は、特に、負荷がその中を流れる多大な電流を全くもたないと予想されるオフ状態において、負荷に可聴ノイズを発生させることができる。電子的低電圧変圧器を通して導かれた場合のキャットイヤー電源の高い平均電流は、上述のようにゼロクロス信号の変動に起因してフリッカをひき起こす可能性がある。さらに、入力電圧と出力電圧の間の差が増大するにつれて、キャットイヤー電源の効率は劣化する。従って、ゼロクロスの後およそ最初の１ミリセカンドのＡＣライン電圧を超えてキャットイヤー電源を動作させることは、根本的な限界である。キャットイヤー電源のための利用可能な導通時間のこの限界は、小さな付加的平均出力電流が必要とされる場合に、相応して入力ピーク電流を著しく上昇させる。

先行技術の電源の欠点とは対照的に、本発明の電源は、多くの利点をもつ。電源の効率は好ましくは、約７５％である。従って、電源の所定の電力要求に対して、本発明の電源の平均及びピーク入力電流は、先行技術の電源（例えばキャットイヤー電源）のものに比べ著しく低くなる。これらのさらに低い入力電流は、電子的低電圧変圧器タイプの負荷を動作させる場合、特に有利である。実際、約５０％の効率をもつ電源でさえ、多大な改善を意味する。さらに、効率は、電源の入力及び出力電圧の間の差とはかなり独立している。従って、本発明の電源は、先行技術のキャットイヤー電源のようにＡＣライン電圧ゼロクロス時間の周囲での動作に制限されていない。実際、本発明の電源の利点の１つは、ＡＣライン電圧半サイクルの持続時間全体にわたり入力電流を取り出す能力にある。

本発明の電源は好ましくは、電圧の逓減を達成するためにバックコンバータ構成を使用している。当業者にとっては、その他の高効率高周波数スイッチングレギュレータも利用できるということは明白であろう。もう１つのこのような構成としては、フライバックコンバータがある。

本発明は、その精神及び範囲から逸脱することなく、適切なコンピュータソフトウェアの形で、又は適切なハードウェアの形又は適切なハードウェアとソフトウェアの組合せの形で実施され得る。かかるハードウェア及び／又はソフトウェアに関するさらなる詳細は、一般関係者にとって明らかであるはずである。従って、ここでは、かかるハードウェア及び／又はソフトウェアについてのさらなる記述は必要でないと思われる。

ここでは、或る特定の実施形態を基準にして例示し記述してきたが、本発明は、ここで示された詳細に制限されるべく意図されたものではない。むしろ、本発明から逸脱することなく、クレームの等価物の範囲及び限度内で、詳細の中にさまざまな修正を加えることが可能である。

本発明に従った例示的なシステムの高レベルのブロック図である。 本発明に従った例示的な制御システムのブロック図である。 本発明に従った例示的な制御システムの一部分の回路概略図である。 本発明に従った例示的な制御システムのもう１つの部分の回路概略図である。 本発明に従った例示的な制御システムのもう１つの部分の回路概略図である。 本発明に従った例示的な制御システムのもう１つの部分の回路概略図である。 本発明に従った例示的なトランジスタドライバの簡略化したブロック図である。 本発明に従った例示的なゼロクロス検出器の簡略化したブロック図である。 本発明に従った例示的なステアリング回路の簡略化した概略図である。 例示的なタイミング図を伴う、本発明に従ったゼロクロスの誤った表示を除去するために使用される例示的なシステムの簡略化した概略図である。 本発明で使用するための例示的負荷の回路概略図である。 本発明に従った高電圧用の制御可能な導電性デバイスに並列な低電圧電源を含む例示的なシステムのブロック図である。 フォワード位相制御波形を例示するダイヤグラムである。 リバース位相制御波形を例示するダイヤグラムである。

Claims (54)

1. ２線モード及び３線モードで動作可能な電子制御システムにおいて、
   ホット入力端子及び中性入力端子を有し、少なくとも１つの出力信号を生成し、該出力信号が２線モード及び３線モードのうちの１つにおいて電子制御システムを自動的に動作させるために使用される検出器、を含んで成る電子制御システム。
2. 少なくとも１つの出力信号がホットゼロクロス検出信号及び中性ゼロクロス検出信号を含み、前記検出器が、
   ホットゼロクロス検出信号を生成するべくホット入力端子に結合されたホットゼロクロス検出器、及び
   中性ゼロクロス検出信号を生成するべく中性入力端子に結合された中性ゼロクロス検出器、
   を含んで成る、請求項１に記載のシステム。
3. 出力信号を監視し２線モード及び３線モードのうちの一方を出力信号に応答して選択するべく前記検出器に結合されたマイクロプロセッサをさらに含んで成る、請求項１に記載のシステム。
4. ２線モード及び３線モードで動作可能な、電力供給源に接続可能であり、ホット端子、調光ホット端子、中性端子及び電源を含み、該電源が前記電力供給源から電源電流を取り出す電子制御システムであって、前記電源電流は、該電子制御システムが前記２線モードで動作しているときホット端子と調光ホット端子の間のみを流れ、該電子制御システムが前記３線モードで動作しているときには前記電源電流の一部分がホット端子と中性端子の間を流れる、電子制御システム。
5. 前記電源が高周波スイッチング電源を構成する、請求項４に記載のシステム。
6. 制御可能な導電性デバイスを含む、ライン電圧ゼロクロスを有するライン電圧に接続可能な電子制御システムにおいて、該電子制御システムがライン電圧ゼロクロスについて該ライン電圧を監視する前に予め定められた期間にわたり前記制御可能な導電性デバイスを導通状態にすることによりライン電圧ゼロクロスを検出するべく動作する電子制御システム。
7. 前記制御可能な導電性デバイスが、ライン電圧ゼロクロスについてライン電圧を監視している間中導通状態となるように制御される、請求項６に記載のシステム。
8. 前記電子制御システムが２線モードで動作可能である、請求項６に記載のシステム。
9. 前記制御可能な導電性デバイスは、前記電子制御システムがライン電圧ゼロクロスについて前記ライン電圧を監視する前は非導通状態であるように制御される、請求項８に記載のシステム。
10. 前記の予め定められた期間が少なくとも約２００マイクロセカンドである、請求項６に記載のシステム。
11. 前記ライン電圧ゼロクロスについてのライン電圧の監視が、前記ライン電圧ゼロクロスよりも、２回の連続するライン電圧ゼロクロスの間の時間の少なくとも約１０％の時間だけ前に始まる、請求項１０に記載のシステム。
12. 前記ライン電圧ゼロクロスについてのライン電圧の監視が、前記ライン電圧ゼロクロスよりも少なくとも約１ミリセカンドだけ前に始まる、請求項１０に記載のシステム。
13. 前記制御可能な導電性デバイスは、前記電子制御システムがライン電圧ゼロクロスについて前記ライン電圧を監視している時間全体にわたり導通状態となるように制御される、請求項１２に記載のシステム。
14. 前記電子制御システムが３線モードで動作可能である、請求項６に記載のシステム。
15. 前記電子制御システムの無故障動作中は高インピーダンス経路を通して駆動され、前記電子制御システムによって故障状態が検出された後は低インピーダンス経路を通して駆動される、少なくとも１つの制御可能な導電性デバイスを含んで成る電子制御システム。
16. 前記の少なくとも１つの制御可能な導電性デバイス上に存在する過電圧故障状態を検知し、前記の少なくとも１つの制御可能な導電性デバイスを導通状態にさせる過電圧保護装置をさらに含んで成る、請求項１５に記載のシステム。
17. 前記過電圧故障状態が除去された後、前記の少なくとも１つの制御可能な導電性デバイスの導通を維持するためのラッチ回路をさらに含んで成る、請求項１６に記載のシステム。
18. 前記の少なくとも１つの制御可能な導電性デバイスの過電流故障状態を検知し、前記の少なくとも１つの制御可能な導電性デバイスを非導通状態にする過電流保護装置をさらに含んで成る、請求項１６に記載のシステム。
19. 前記過電流故障状態が検出された後、前記の少なくとも１つの制御可能な導電性デバイスを前記過電圧保護装置が制御するのを防ぐロックアウト回路をさらに含んで成る、請求項１８に記載のシステム。
20. 前記過電圧故障状態が検出された後、前記の少なくとも１つの制御可能な導電性デバイスを前記過電流保護装置が制御するのを防止するロックアウト回路をさらに含んで成る、請求項１８に記載のシステム。
21. 前記の少なくとも１つの制御可能な導電性デバイスの過電流故障状態を検知し、前記の少なくとも１つの制御可能な導電性デバイスを非導通状態にする過電流保護装置をさらに含んで成る、請求項１５に記載のシステム。
22. 前記過電流故障状態が除去された後、前記の少なくとも１つの制御可能な導電性デバイスの非導通を維持するためのラッチ回路をさらに含んで成る、請求項２１に記載のシステム。
23. 前記高インピーダンス経路が前記の少なくとも１つの制御可能な導電性デバイスの導通から非導通への遷移速度を制御するための第１の経路、及び前記の少なくとも１つの制御可能な導電性デバイスの非導通から導通への遷移速度を制御するための第２の経路を含んで成る、請求項１５に記載のシステム。
24. 前記第１及び第２の経路のインピーダンスが互いに独立している、請求項２３に記載のシステム。
25. 前記低インピーダンス経路が、前記の少なくとも１つの制御可能な導電性デバイスの導通から非導通への遷移速度を制御するための第３の経路、及び前記の少なくとも１つの制御可能な導電性デバイスの非導通から導通への遷移速度を制御するための第４の経路を含んで成る、請求項１５に記載のシステム。
26. 前記第３及び第４の経路のインピーダンスが互いに独立している、請求項２５に記載のシステム。
27. 負荷に対して電力源から送られる電力量を制御するためのデバイスにおいて、
    前記電力源と前記負荷の間で接続可能な、制御可能な導電性デバイス、
    前記電力源から前記負荷まで送られるべき予め定められた電力量を表わすユーザー入力信号に対して応答し、第１の動作モードと第２の動作モードを有する、前記制御可能な導電性デバイスを制御するための制御回路、及び
    付加的な入力信号の存在を検出し、この付加的な入力信号の存在が検出された時点で前記第１の動作モードから前記第２の動作モードへと前記制御回路をスイッチングするための検出器回路、
    を含んで成るデバイス。
28. 前記検出器回路は、前記付加的な入力信号の存在が検出された時点で、前記付加的な入力信号から取り出された信号を前記制御回路に供給させる、請求項２７に記載のデバイス。
29. 負荷に対して電力源から送られる電力量を制御するためのデバイスにおいて、
    前記電力源と前記負荷の間で接続可能であり、導通状態と非導通状態を有する、制御可能な導電性デバイス、
    前記電力源から前記負荷まで送られるべき予め定められた電力量を表わすユーザー入力信号に対して応答し、通常の動作モードで前記制御可能な導電性デバイスを制御するための第１の制御回路であって、前記制御可能な導電性デバイスを前記導通状態と前記非導通状態の間で第１の遷移速度で遷移させる、第１の制御回路、及び
    故障状態の検出に対して応答し、故障モードで前記制御可能な導電性デバイスを制御するための第２の制御回路であって、前記制御可能な導電性デバイスを前記導通状態と前記非導通状態の間で、前記第１の遷移速度とは異なる第２の遷移速度で遷移させる、第２の制御回路、
    を含んで成るデバイス。
30. 前記第１の遷移速度が前記第２の遷移速度よりも緩慢である、請求項２９に記載のデバイス。
31. 前記第１の遷移速度が第１のオン切換え速度と第１のオフ切換え速度を含み、前記第２の遷移速度が第２のオン切換え速度と第２のオフ切換え速度を含む、請求項２９に記載のデバイス。
32. 前記第１のオン切換え速度が前記第２のオン切換え速度と異なっている、請求項３１に記載のデバイス。
33. 前記第１のオフ切換え速度が第２のオフ切換え速度と異なっている、請求項３１に記載のデバイス。
34. 電力源から負荷まで送られた電力量を制御するための装置において、
    電流が前記電力源から前記負荷まで流れることができるようにするための、前記電力源に接続可能な第１の主端子及び前記負荷に接続可能な第２の主端子、
    前記電力源から前記負荷まで電源電流を取り出す電源、及び
    前記電力源に接続可能な第３の端子であって、電力源により付勢された時点で前記電源電流の一部分が前記負荷を通ってではなく前記第３の端子を通って流れるもの、
    を含んで成る装置。
35. 前記第１の主端子が前記電力源のホット端子に接続可能である、請求項３４に記載の装置。
36. 前記第３の端子が前記電力源の中性接続部に接続可能である、請求項３５に記載の装置。
37. 前記負荷を通してではなく、前記第３の端子を通して前記電源電流の前記部分をステアリングするダイオードをさらに含んで成る、請求項３４に記載の装置。
38. ＡＣ電力源から負荷まで送られた電力量を制御するための装置において、ＡＣ電力がゼロクロスを伴う予め定められたライン周波数で実質的に正弦波のライン電圧を有し、
    前記ＡＣ電力源と前記負荷の間に接続可能である、制御可能な導電性デバイス、及び
    前記制御可能な導電性デバイスの導通を制御するための制御回路であって、前記ＡＣ電力源から前記負荷まで送られるべき予め定められた電力量を表わす入力信号に対して応答し、かつ前記制御可能な導電性デバイスの導通と前記実質的に正弦波のライン電圧とを同期化させるべく前記実質的に正弦波のライン電圧の前記ゼロクロスに対して応答する制御回路を含んで成り、
    前記制御回路は、前記ＡＣ電力源から前記負荷まで送られるべき前記予め定められた電力量に正比例する可変的導通時間である、前記制御可能な導電性デバイスの第１の導通時間をイネーブルし、
    また前記制御回路は、前記第１の導通時間と同じ半サイクル内の固定された導通時間である、前記制御可能な導電性デバイスの第２の導通時間をイネーブルし、前記第２の導通時間は前記実質的に正弦波のライン電圧の次のゼロクロスの前に開始し、前記次のゼロクロスとの関係において予め定められた時間に終わり、
    さらに前記制御回路は、前記第１の導通時間の終りと前記第２の導通時間の開始との間の或る期間中前記制御可能な導電性デバイスを非導通状態にさせる装置。
39. 前記第２の導通時間が約２００マイクロセカンドである、請求項３８に記載の装置。
40. 前記第２の導通時間がおおよそ前記次のゼロクロスの時間で終了する、請求項３８に記載の装置。
41. ＡＣライン電圧による電力供給を受けているシステム内で電子的変圧器によって駆動されるランプ内のフリッカーを低減させる方法において、
    直列接続可能な調光回路を通して前記電子的変圧器に電流を提供する段階であって、前記電流が、ＡＣライン電圧半サイクル内でユーザーが選択できる第１の導通時間中流れている段階、及び
    ＡＣライン電圧の次のゼロクロスの直前に前記ＡＣライン電圧の同じ半サイクル内で重複しない第２の導通時間を提供する段階、
    を含んで成る方法。
42. 前記第２の導通時間が固定された時間量である、請求項４１に記載の方法。
43. 前記固定された時間量が約２００マイクロセカンドである、請求項４１に記載の方法。
44. 前記第２の導通時間が、前記ＡＣライン電圧の前記次のゼロクロスの約１０００マイクロセカンド前に終了する、請求項４１に記載の方法。
45. 電力源から負荷まで送られた電力量を制御するための電力制御デバイスにおいて、
    電流が前記電力源から前記負荷まで流れることができるようにするための、前記電力源に接続可能な第１の主端子及び前記負荷に接続可能な第２の主端子、及び
    前記電力源から前記負荷を通して電源電流を取り出す、約５０％以上の効率をもつ電源、
    を含んで成る電力制御デバイス。
46. 前記電源がスイッチングタイプの電源である、請求項４５に記載の電力制御デバイス。
47. 前記電源がバックコンバータタイプのスイッチング電源である、請求項４６に記載の電力制御デバイス。
48. 前記電源がフライバックタイプのスイッチング電源である、請求項４６に記載の電力制御デバイス。
49. 前記第１の主端子及び前記第２の主端子に接続された制御可能な導電性デバイスをさらに含み、前記電源が前記制御可能な導電性デバイスの導通時間及び非導通時間の両方の間動作可能である、請求項４５に記載の電力制御デバイス。
50. 前記電源が、ＡＣライン電圧半サイクルの選択された時間中のみ作動するように制約されている、請求項４５に記載の電力制御デバイス。
51. ２線モードで負荷に接続可能である少なくとも１つの制御可能な導電性デバイスを含む電力制御デバイスの制御回路に電力を供給するための方法において、
    前記制御可能な導電性デバイスが非導通状態にあるとき、予め定められた高電圧まで前記負荷を通してコンデンサを充電する段階、及び
    前記制御回路の動作のための電源電圧を提供するべく予め定められた効率をもつコンバータを用いて前記コンデンサから電流を取り出す段階、
    を含んで成る方法。
52. 前記コンバータがスイッチモードタイプのコンバータである、請求項５１に記載の方法。
53. 前記コンバータがフライバックタイプのコンバータである、請求項５１に記載の方法。
54. 前記コンバータが少なくとも約５０％の効率をもつ、請求項５１に記載の方法。

Images