JP2008270838A - 電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 - Google Patents
電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 Download PDFInfo
- Publication number
- JP2008270838A JP2008270838A JP2008170899A JP2008170899A JP2008270838A JP 2008270838 A JP2008270838 A JP 2008270838A JP 2008170899 A JP2008170899 A JP 2008170899A JP 2008170899 A JP2008170899 A JP 2008170899A JP 2008270838 A JP2008270838 A JP 2008270838A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- well
- buried layer
- type
- electrical path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】埋込層(500)はそれが設けられるウェルと同じ導電ドーパントでドープされる。埋込層(500)はフラッシュEPROMセルのチャネルの大きさを低減し、より高いアレイ密度を提供することを可能にする。フラッシュEPROMセルのチャネルは、埋込層が(500)フラッシュEPROMセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュEPROMのチャネルは低減される。
【選択図】図5
Description
ト24は、そのためデータビットを表わす電荷をストアする。
のメモリセルのフローティングゲートからそのチャネルを介してチャネルラインに電子を駆動する。
Claims (6)
- メモリセルのアレイのチャネルに設けられる電気経路であって、メモリセルのアレイは第1の導電型を有する相対的に低濃度にドープされた基板の第1ウェル中に設けられ、前記第1ウェルは第2の導電型の第2ウェル中に設けられ、前記電気経路は、
前記第1ウェル中に設けられ、第1の導電型を有しかつ相対的に高濃度にドープされた埋込層を含み、前記埋込層は前記第1のウェルによって前記第2ウェルから分離されており、前記電気経路は、
前記埋込層と間隔をおいて前記第1ウェル中に設けられ、相対的に高濃度にドープされた第1の導電型のタップをさらに含む、電気経路。 - チャネル電流を運ぶために基板の表面上に設けられるチャネルラインを形成する導電性材料をさらに含み、
前記タップはチャネル電流を埋込層に結合するためにチャネルラインに接触し、前記埋込層はチャネル電流をメモリセルのアレイのチャネルに結合するために与えられる、請求項1に記載の電気経路。 - 埋込層はタップおよびメモリセルのアレイのチャネルの下層にある、請求項2に記載の電気経路。
- フラッシュEPROMメモリセルのアレイのチャネルに設けられた電気経路であって、前記メモリセルは基板のp型ウェル中に形成され、前記p型ウェルはn型ウェル内に設けられ、前記電気経路は、
p型ウェル内に設けられたp+型埋込層を含み、前記p+型埋込層は前記p型ウェルによって前記n型ウェルから分離されており、前記電気経路は、
前記p+型埋込層と間隔をおいて前記p型ウェル中に設けられ、相対的に高濃度にドープされたp+型タップ領域をさらに含む、電気経路。 - 前記フラッシュEPROMメモリセルのアレイは、
前記p型ウェルによって前記埋込層から分離された、前記p型ウェル中に設けられた複数のn型ソース領域およびドレイン領域を含み、前記ソース領域およびドレイン領域はその間の前記p型ウェル中にチャネルを規定し、前記アレイはさらに、
複数のポリシリコンフローティングゲートとを含み、
前記フローティングゲートの各々はチャネルのうち1つと重畳し、前記アレイはさらに、複数の制御ゲートを含み、前記制御ゲートの各々は前記フローティングゲートのうち1つと重畳し、前記アレイはさらに、
複数の線を含み、前記複数の線は、前記複数のソース領域に接触するソース線と、前記複数のドレイン領域に接触するドレイン線と、前記複数の制御ゲートに接触する制御ゲート線と、前記タップ領域に接触するチャネル線とを有する、請求項4に記載の電気経路。 - 制御ゲートラインとチャネルラインとの間に電荷をフローティングゲートから駆動するに十分な電圧差を与えることを含む、請求項5に記載の電荷をメモリセルのフローティングゲートから消去する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/269478 | 1994-07-01 | ||
US08/269,478 US5541875A (en) | 1994-07-01 | 1994-07-01 | High energy buried layer implant to provide a low resistance p-well in a flash EPROM array |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163415A Division JPH0851193A (ja) | 1994-07-01 | 1995-06-29 | 電気経路、フラッシュepromメモリセルのアレイ、メモリセルのアレイおよび電気経路を製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008270838A true JP2008270838A (ja) | 2008-11-06 |
JP5185710B2 JP5185710B2 (ja) | 2013-04-17 |
Family
ID=23027428
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163415A Pending JPH0851193A (ja) | 1994-07-01 | 1995-06-29 | 電気経路、フラッシュepromメモリセルのアレイ、メモリセルのアレイおよび電気経路を製造する方法 |
JP2008170899A Expired - Lifetime JP5185710B2 (ja) | 1994-07-01 | 2008-06-30 | 電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163415A Pending JPH0851193A (ja) | 1994-07-01 | 1995-06-29 | 電気経路、フラッシュepromメモリセルのアレイ、メモリセルのアレイおよび電気経路を製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5541875A (ja) |
EP (1) | EP0690508B1 (ja) |
JP (2) | JPH0851193A (ja) |
KR (1) | KR100366599B1 (ja) |
AT (1) | ATE224102T1 (ja) |
DE (1) | DE69528118T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330190B1 (en) * | 1996-05-30 | 2001-12-11 | Hyundai Electronics America | Semiconductor structure for flash memory enabling low operating potentials |
KR100486205B1 (ko) * | 1997-08-22 | 2006-04-21 | 삼성전자주식회사 | 반도체기억소자및그제조방법 |
US5973374A (en) * | 1997-09-25 | 1999-10-26 | Integrated Silicon Solution, Inc. | Flash memory array having well contact structures |
US6492675B1 (en) | 1998-01-16 | 2002-12-10 | Advanced Micro Devices, Inc. | Flash memory array with dual function control lines and asymmetrical source and drain junctions |
US6529410B1 (en) * | 2000-09-20 | 2003-03-04 | Advanced Micro Devices, Inc. | NAND array structure and method with buried layer |
JP2003068894A (ja) * | 2001-08-29 | 2003-03-07 | Sharp Corp | 半導体記憶装置およびその形成方法 |
US7027316B2 (en) * | 2003-12-29 | 2006-04-11 | Micron Technology, Inc. | Access circuit and method for allowing external test voltage to be applied to isolated wells |
US8288813B2 (en) * | 2004-08-13 | 2012-10-16 | Infineon Technologies Ag | Integrated memory device having columns having multiple bit lines |
JP4854955B2 (ja) * | 2004-12-10 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
CN103887336B (zh) * | 2012-12-19 | 2016-06-15 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
US9035386B2 (en) * | 2012-12-21 | 2015-05-19 | Macronix International Co., Ltd. | Semiconductor structure and method for manufacturing the same |
TWI682388B (zh) * | 2018-01-17 | 2020-01-11 | 旺宏電子股份有限公司 | 半導體元件 |
CN109037225B (zh) * | 2018-09-19 | 2023-09-12 | 长江存储科技有限责任公司 | 存储器结构 |
US11416666B1 (en) * | 2021-03-04 | 2022-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method for forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02295171A (ja) * | 1989-05-09 | 1990-12-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH03105971A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH06119790A (ja) * | 1992-10-06 | 1994-04-28 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JPH06318684A (ja) * | 1993-05-10 | 1994-11-15 | Kobe Steel Ltd | 不揮発性半導体メモリ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4429326A (en) * | 1978-11-29 | 1984-01-31 | Hitachi, Ltd. | I2 L Memory with nonvolatile storage |
EP0138439B1 (en) * | 1983-09-28 | 1990-12-19 | Kabushiki Kaisha Toshiba | Electrically erasable programable nonvolatile semiconductor memory device having dual-control gate |
JPH073811B2 (ja) * | 1985-04-12 | 1995-01-18 | 株式会社日立製作所 | 半導体記憶装置 |
JPH07123145B2 (ja) * | 1990-06-27 | 1995-12-25 | 株式会社東芝 | 半導体集積回路 |
US5243559A (en) * | 1990-12-12 | 1993-09-07 | Nippon Steel Corporation | Semiconductor memory device |
-
1994
- 1994-07-01 US US08/269,478 patent/US5541875A/en not_active Expired - Lifetime
-
1995
- 1995-06-20 DE DE69528118T patent/DE69528118T2/de not_active Expired - Lifetime
- 1995-06-20 AT AT95304289T patent/ATE224102T1/de not_active IP Right Cessation
- 1995-06-20 EP EP95304289A patent/EP0690508B1/en not_active Expired - Lifetime
- 1995-06-24 KR KR1019950017345A patent/KR100366599B1/ko not_active IP Right Cessation
- 1995-06-29 JP JP7163415A patent/JPH0851193A/ja active Pending
-
2008
- 2008-06-30 JP JP2008170899A patent/JP5185710B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02295171A (ja) * | 1989-05-09 | 1990-12-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH03105971A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH06119790A (ja) * | 1992-10-06 | 1994-04-28 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JPH06318684A (ja) * | 1993-05-10 | 1994-11-15 | Kobe Steel Ltd | 不揮発性半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
ATE224102T1 (de) | 2002-09-15 |
US5541875A (en) | 1996-07-30 |
JPH0851193A (ja) | 1996-02-20 |
DE69528118D1 (de) | 2002-10-17 |
KR100366599B1 (ko) | 2003-04-26 |
JP5185710B2 (ja) | 2013-04-17 |
EP0690508B1 (en) | 2002-09-11 |
EP0690508A3 (en) | 1997-09-10 |
EP0690508A2 (en) | 1996-01-03 |
KR960006053A (ko) | 1996-02-23 |
DE69528118T2 (de) | 2003-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185710B2 (ja) | 電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 | |
US6211011B1 (en) | Method for fabricating asymmetric virtual ground P-channel flash cell | |
EP0656663B1 (en) | Erasing method of a non-volatile semiconductor memory device | |
JP2005197750A (ja) | 2トランジスタpmosメモリセル及びその製造方法 | |
US6009017A (en) | Floating gate memory with substrate band-to-band tunneling induced hot electron injection | |
US5574685A (en) | Self-aligned buried channel/junction stacked gate flash memory cell | |
JP2005252267A (ja) | シングルポリ・pフラッシュ技術を使用した不揮発性メモリソリューション | |
US6294427B1 (en) | Non-volatile semiconductor memory device and fabrication method thereof | |
US5691560A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
US20050184332A1 (en) | Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same | |
US6801456B1 (en) | Method for programming, erasing and reading a flash memory cell | |
EP0443515A2 (en) | Nonvolatile semiconductor device | |
US7869279B1 (en) | EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors | |
US6653682B1 (en) | Non-volatile electrically alterable semiconductor memory device | |
KR20020050094A (ko) | 반도체장치 및 그 제조방법 | |
EP0700097B1 (en) | A self-aligned buried channel/junction stacked gate flash memory cell | |
US6252275B1 (en) | Silicon-on-insulator non-volatile random access memory device | |
US6235602B1 (en) | Method for fabricating semiconductor device | |
KR100273705B1 (ko) | 불휘발성반도체메모리장치의웰구조및그에따른제조방법 | |
US5677876A (en) | Flash EEPROM with impurity diffused layer in channel area and process of production of same | |
US6072212A (en) | EPROM cell array using N-tank as common source | |
US20050083738A1 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
JPH07245352A (ja) | 3重ウェルcmos構造を有するフラッシュeeprom | |
JPS62183161A (ja) | 半導体集積回路装置 | |
JP3383428B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120316 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120330 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |