CN109037225B - 存储器结构 - Google Patents

存储器结构 Download PDF

Info

Publication number
CN109037225B
CN109037225B CN201811092463.XA CN201811092463A CN109037225B CN 109037225 B CN109037225 B CN 109037225B CN 201811092463 A CN201811092463 A CN 201811092463A CN 109037225 B CN109037225 B CN 109037225B
Authority
CN
China
Prior art keywords
layer
substrate layer
memory
conductive region
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811092463.XA
Other languages
English (en)
Other versions
CN109037225A (zh
Inventor
夏志良
陈俊
鲍琨
董金文
华文宇
靳磊
江宁
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811092463.XA priority Critical patent/CN109037225B/zh
Publication of CN109037225A publication Critical patent/CN109037225A/zh
Application granted granted Critical
Publication of CN109037225B publication Critical patent/CN109037225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种存储器结构，包括：衬底层，所述衬底层具有相对的正面和背面，所述衬底层内形成有导电区域，所述导电区域的顶部朝向所述衬底层的正面，所述导电区域的底部朝向所述衬底层的背面，所述导电区域包括：位于所述导电区域底部的屏蔽层，以及位于所述屏蔽层上方的N型掺杂阱；存储层，所述存储层位于所述衬底层的正面上；隔离结构，贯穿所述衬底层，且位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构外围的衬底层。所述存储器的性能得到提高。

Description

存储器结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种存储器结构。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
3D NAND的存储阵列形成于衬底表面，所述衬底通常为P型衬底，所述衬底内还形成有掺杂阱，包括N型掺杂阱和位于所述N型掺杂阱内的P型掺杂阱。所述掺杂阱与衬底构成PNP型掺杂结构。在对3D NAND存储器进行擦除操作时，需要向所述掺杂阱提供高压。而所述掺杂阱容易与衬底之间以及相邻掺杂阱之间产生漏电等问题，影响存储器的性能。
发明内容
本发明所要解决的技术问题是，提供一种存储器结构，能够提高存储器的性能。
本发明提供一种存储器结构，包括：衬底层，所述衬底层具有相对的正面和背面，所述衬底层内形成有导电区域，所述导电区域的顶部朝向所述衬底层的正面，所述导电区域的底部朝向所述衬底层的背面，所述导电区域包括：位于所述导电区域底部的屏蔽层，以及位于所述屏蔽层上方的N型掺杂阱；存储层，所述存储层位于所述衬底层的正面上；隔离结构，贯穿所述衬底层，且位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构外围的衬底层。
可选的，所述屏蔽层与所述衬底层的背面共面。
可选的，所述屏蔽层为金属层或N型重掺杂层。
可选的，所述金属层的材料包括铜、钨、银、金或铝中的至少一种。
可选的，所述N型掺杂阱外围还具有N型重掺杂区。
可选的，所述存储层内形成有接触部，所述接触部连接至所述N型重掺杂区。
可选的，所述隔离结构包括贯穿所述衬底层的隔离沟槽和填充满所述隔离沟槽的隔离材料。
可选的，还包括：位于所述衬底层背面的介质层，所述隔离结构还贯穿所述介质层。
可选的，所述存储层内形成有存储堆叠结构以及贯穿所述存储堆叠结构的若干沟道孔结构，所述沟道孔结构底部位于所述N型掺杂阱表面。
本发明的存储器结构的衬底层内的导电区域周围形成有隔离结构，作为导电区域与外围衬底层之间的物理隔离，从而避免所述导电区域向外漏电；并且通过所述导电区域底部的屏蔽层，屏蔽导电区域下方的电荷，提高存储器的擦除操作的擦除效率。进一步的，所述屏蔽层上方设置有N型掺杂阱，通过对N型掺杂阱施加电压对存储器进行擦除操作，提高存储器的擦除操作的擦除效率。
附图说明
图1至图4为本发明一具体实施方式的存储器结构的形成过程的结构示意图；
图5至图9为本发明一具体实施方式的存储器结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储器结构及其形成方法的具体实施方式做详细说明。
请参考图1至图4为本发明一具体实施方式的存储器结构的形成过程的结构示意图。
请参考图1，提供衬底层100，所述衬底层100具有相对的正面11和背面12；在所述衬底层100内形成导电区域，所述导电区域的顶部朝向所述衬底层100的正面11，所述导电区域的底部朝向所述衬底层100的背面12。
所述衬底层100为半导体材料层，可以为单晶硅晶圆、包括单晶硅晶圆以及晶圆表面的半导体外延层、或者绝缘体上硅衬底等。本具体实施方式中，所述衬底层100包括单晶硅晶圆以及位于所述单晶硅衬底表面的单晶硅外延层，所述单晶硅外延层表面为正面11，所述单晶硅晶圆另一侧表面为背面12。
所述导电区域包括：位于所述导电区域底部的屏蔽层101，以及位于所述屏蔽层101上方的N型掺杂阱102。
该具体实施方式中，所述屏蔽层101为N型重掺杂层。并且，所述N型掺杂阱102外围还设置有N型重掺杂区。该具体实施方式中，所述N型掺杂阱102外围的N型重掺杂区为所述屏蔽层101的一部分，通过N型重掺杂形成。
该具体实施方式中，所述导电区域的形成方法包括：对所述衬底层101自正面11进行N型重掺杂，形成N型重掺杂层作为屏蔽层101，后续再进行N型掺杂，在所述屏蔽层101上方形成N型掺杂阱102。
所述屏蔽层101内的N型掺杂离子的浓度较高，可以达到1E10cm-3～1E19cm-3，使得所述屏蔽层101具有较高的电子浓度，避免后续底部隔离区域外的交流信号穿透并影响衬底层上方包围的区域。
所述N型掺杂阱102内的掺杂离子浓度为1E10cm-3～1E19cm-3。
该具体实施方式中，该步骤处，形成的所述屏蔽层101与衬底层100的背面12之间具有一定距离；后续可以通过对第二衬底层12减薄，使得所述屏蔽层101与所述衬底层100的背面12共面。
请参考图3，在所述衬底层100的正面11上形成存储层200。
所述存储层200包括绝缘层以及形成于所述绝缘层内的存储单元以及连接所述存储单元的存储电路。在一个具体实施方式中，所述存储层200内形成有位于所述衬底层100正面11上的存储堆叠结构，以及贯穿所述存储堆叠结构的沟道孔结构203，所述沟道孔结构203与存储堆叠结构构成存储串。图3中仅示出了所述沟道孔结构203。所述沟道孔结构203底部位于所述N型掺杂阱102表面。
所述存储层200内还形成有接触部201。所述接触部201连接至N型重掺杂的屏蔽层101表面。在对存储器进行擦除操作时，通过所述接触部201对所述屏蔽层101、N型掺杂阱102施加电压，同时集合沟道孔结构203的栅电压控制在沟道孔结构203内部产生强电场从而产生空穴-电子对，从而将所述沟道孔结构203内存储的电子去除，从而实现擦除操作。
请参考图4，在所述衬底层100的背面12上形成介质层300。
所述介质层300作为覆盖所述衬底层100背面12的钝化层，用于保护所述衬底层100的背面12。所述介质层300的材料可以为TEOS、氮化硅、氮氧化硅、氧化硅等绝缘介质材料。所述介质层300可以为单层结构，也可以为多层堆叠结构。可以通过化学气相沉积工艺、旋涂工艺、原子层沉积工艺等各种沉积工艺形成所述介质层300。
该具体实施方式中，在形成所述介质层300之前，还包括对所述衬底层100的背面12进行减薄，直至暴露出屏蔽层101的底部，使得所述屏蔽层101与所述背面12共面，以减小所述衬底层100的厚度。
请参考图5，形成贯穿所述衬底层100和介质层300的隔离结构400，所述隔离结构400位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构400外围的衬底层100。
所述隔离结构400的形成方法包括：在所述介质层300和衬底层100中，形成贯穿所述介质层300和衬底层100的隔离沟槽，所述隔离沟槽可以为单个或两个以上套嵌设置的隔离环，包围所述导电区域设置；在所述隔离沟槽内填充隔离材料，形成隔离结构400。所述隔离材料可以为氧化硅、氮氧化硅或氮化硅等绝缘介质材料。可以采用化学气相沉积工艺、原子层沉积工艺、等离子体增强化学气相沉积工艺等在所述隔离沟槽内填充所述隔离材料。形成所述隔离结构400的过程还包括进行平坦化等处理，以去除所述介质层300表面沉积的隔离材料。
在其他具体实施方式中，所述隔离结构400也可以仅位于所述衬底层100内，具体的，在形成所述介质层300之前，在衬底层100内形成外绕所述导电区域设置的隔离结构之后，再形成所述介质层300。
所述隔离结构400的至少一侧侧壁与所述导电区域连接，被所述隔离结构400包围的导电区域与周围的衬底层100之间通过所述隔离结构400实现物理隔离。该具体实施方式中，所述隔离结构400的一侧侧壁与所述屏蔽层101连接，另一侧连接至所述导电区域外围的衬底层100。
在另一具体实施方式中，所述隔离结构400与所述导电区域边缘之间还可以具有一定间距，所述导电区域与所述隔离结构400之间还具有部分厚度的衬底材料。所述隔离结构400用于实现被所述隔离结构400包围的区域与隔离结构400外围的衬底材料之间的隔离。
所述隔离结构400作为物理隔离结构，可以避免所述导电区域与隔离结构400外围的衬底层100之间发生漏电问题，进而提高存储器的性能。
后续还可以在所述存储层200表面键合形成有外围控制电路的晶圆。或者所述外围电路形成于所述衬底层100的其他区域上。
上述存储器结构的形成方法通过在衬底层100内的导电区域外围形成隔离结构400，从而避免所述导电区域向外漏电；并且通过所述导电区域底部的屏蔽层101，屏蔽导电区域下方的电荷；并且通过所述屏蔽层上方设置N型掺杂阱，通过对N型掺杂阱施加电压同时控制沟道孔栅电压形成沟道孔强电场产生电子空穴对以便对存储器进行擦除操作，提高存储器的擦除操作的擦除效率。
请参考图5至图9，为本发明另一具体实施方式的存储结构的形成过程的结构示意图。
请参考图5，提供一衬底层500，所述衬底层500包括正面51和背面52；刻蚀所述衬底层500的背面12，在所述衬底层500内形成凹槽501。
请参考图6，在所述凹槽501(请参考图5)内填充金属层601。所述金属层601作为屏蔽层。所述金属层601的材料可以为铜、钨、银、金或铝等金属材料。形成所述金属层601的工艺包括沉积工艺、以及平坦化工艺。
所述金属层601能够避免后续底部隔离区域外的交流信号穿透并影响衬底层上方包围的区域，从而屏蔽金属层601外部的噪声信号。
请参考图7，在所述金属层601的上方的衬底层101内形成N型掺杂阱602。该具体实施方式中，还包括在所述N型掺杂阱602外围形成N型重掺杂区604。
所述金属层601以及所述金属层601上方的N型掺杂阱602、N型重掺杂区604构成所述衬底层500内的导电区域。
请参考图8，在所述衬底层500的正面51上形成存储层200。
所述存储层200包括绝缘层以及形成于所述绝缘层内的存储单元以及连接所述存储单元的存储电路。在一个具体实施方式中，所述存储层200内形成有位于所述衬底层正面51上的存储堆叠结构，以及贯穿所述存储堆叠结构的沟道孔结构203，所述沟道孔结构203与存储堆叠结构构成存储串。图8中仅示出了所述沟道孔结构203。所述沟道孔结构203底部位于所述N型掺杂阱602表面。
所述存储层200内还形成有接触部201。所述接触部201连接至N型重掺杂区604。在对存储器进行擦除操作时，通过所述接触部201对所述沟道孔结构203底部的屏蔽层601、N型掺杂阱602施加电压，使得沟道孔结构203内部产生空穴-电子对，从而将所述沟道孔结构203内存储的电子去除，从而实现擦除操作。电流通过所述金属层601、N型掺杂阱602至沟道孔结构203。
请参考图9，在所述衬底层500的背面52上形成介质层300；形成贯穿所述介质层300和所述衬底层500的隔离结构400，所述隔离结构400位于所述导电区域边缘，包围所述导电区域设置，可以为单个或两个以上套嵌设置的隔离环，用于隔离所述导电区域与所述隔离结构400外围的衬底层500。
上述存储器结构的衬底层内的导电区域周围形成有隔离结构，作为导电区域与外围衬底层之间的物理隔离，从而避免所述导电区域向外漏电；并且通过所述导电区域底部的屏蔽层，屏蔽导电区域下方的电荷，提高存储器的擦除操作的擦除效率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种存储器结构，其特征在于，包括：
衬底层，所述衬底层具有相对的正面和背面，所述衬底层内形成有导电区域，所述导电区域的顶部朝向所述衬底层的正面，所述导电区域的底部朝向所述衬底层的背面，所述导电区域包括：位于所述导电区域底部的屏蔽层，以及位于所述屏蔽层上方的N型掺杂阱；
存储层，所述存储层位于所述衬底层的正面上；
隔离结构，贯穿所述衬底层，且位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构外围的衬底层，所述隔离结构的至少一侧侧壁与所述导电区域连接。
2.根据权利要求1所述的存储器结构，其特征在于，所述屏蔽层与所述衬底层的背面共面。
3.根据权利要求1所述的存储器结构，其特征在于，所述屏蔽层为金属层或N型重掺杂层。
4.根据权利要求3所述的存储器结构，其特征在于，所述金属层的材料包括铜、钨、银、金或铝中的至少一种。
5.根据权利要求1所述的存储器结构，其特征在于，所述N型掺杂阱外围还具有N型重掺杂区。
6.根据权利要求5所述的存储器结构，其特征在于，所述存储层内形成有接触部，所述接触部连接至所述N型重掺杂区。
7.根据权利要求1所述的存储器结构，其特征在于，所述隔离结构包括贯穿所述衬底层的隔离沟槽和填充满所述隔离沟槽的隔离材料。
8.根据权利要求1所述的存储器结构，其特征在于，还包括：位于所述衬底层背面的介质层，所述隔离结构还贯穿所述介质层。
9.根据权利要求1所述的存储器结构，其特征在于，所述存储层内形成有存储堆叠结构以及贯穿所述存储堆叠结构的若干沟道孔结构，所述沟道孔结构底部位于所述N型掺杂阱表面。
CN201811092463.XA 2018-09-19 2018-09-19 存储器结构 Active CN109037225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811092463.XA CN109037225B (zh) 2018-09-19 2018-09-19 存储器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811092463.XA CN109037225B (zh) 2018-09-19 2018-09-19 存储器结构

Publications (2)

Publication Number Publication Date
CN109037225A CN109037225A (zh) 2018-12-18
CN109037225B true CN109037225B (zh) 2023-09-12

Family

ID=64617267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811092463.XA Active CN109037225B (zh) 2018-09-19 2018-09-19 存储器结构

Country Status (1)

Country Link
CN (1) CN109037225B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541875A (en) * 1994-07-01 1996-07-30 Advanced Micro Devices, Inc. High energy buried layer implant to provide a low resistance p-well in a flash EPROM array
US6351002B1 (en) * 2000-07-03 2002-02-26 United Microelectronics Corp. Photodiode
CN1741275A (zh) * 2004-08-25 2006-03-01 联华电子股份有限公司 非挥发性存储单元及其制作方法
CN101286519A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 图像传感器及其形成方法
CN103531589A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103904119A (zh) * 2014-03-28 2014-07-02 中国科学院微电子研究所 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
CN104835854A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN105529330A (zh) * 2014-09-17 2016-04-27 华亚科技股份有限公司 存储器结构及其制造方法
CN107644837A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN108493189A (zh) * 2018-03-22 2018-09-04 长江存储科技有限责任公司 3d nand检测结构及其形成方法
CN209029382U (zh) * 2018-09-19 2019-06-25 长江存储科技有限责任公司 存储器结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691331A (zh) * 1999-02-01 2005-11-02 株式会社日立制作所 半导体集成电路器件
US7678654B2 (en) * 2006-06-30 2010-03-16 Qimonda Ag Buried bitline with reduced resistance
US7759727B2 (en) * 2006-08-21 2010-07-20 Intersil Americas Inc. Method and apparatus for shielding tunneling circuit and floating gate for integration of a floating gate voltage reference in a general purpose CMOS technology
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541875A (en) * 1994-07-01 1996-07-30 Advanced Micro Devices, Inc. High energy buried layer implant to provide a low resistance p-well in a flash EPROM array
US6351002B1 (en) * 2000-07-03 2002-02-26 United Microelectronics Corp. Photodiode
CN1741275A (zh) * 2004-08-25 2006-03-01 联华电子股份有限公司 非挥发性存储单元及其制作方法
CN101286519A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 图像传感器及其形成方法
CN103531589A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN104835854A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN103904119A (zh) * 2014-03-28 2014-07-02 中国科学院微电子研究所 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
CN105529330A (zh) * 2014-09-17 2016-04-27 华亚科技股份有限公司 存储器结构及其制造方法
CN107644837A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN108493189A (zh) * 2018-03-22 2018-09-04 长江存储科技有限责任公司 3d nand检测结构及其形成方法
CN209029382U (zh) * 2018-09-19 2019-06-25 长江存储科技有限责任公司 存储器结构

Also Published As

Publication number Publication date
CN109037225A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN113707665B (zh) 存储器及其形成方法
CN109786387B (zh) 存储器及其形成方法、存储器的存储单元的选择方法
US11849576B2 (en) Non-volatile memory device and manufacturing method thereof
US9577035B2 (en) Isolated through silicon vias in RF technologies
CN111900164B (zh) 半导体结构及制备方法
CN109037224A (zh) 存储器结构
CN102339830A (zh) 半导体器件及其制造方法
CN111564442B (zh) 半导体结构及制备方法
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN111403405B (zh) 一种3d nand存储结构及其制备方法
CN112567515B (zh) 存储器结构及其形成方法
CN109037225B (zh) 存储器结构
CN109256393B (zh) 存储器结构的形成方法
CN208655659U (zh) 晶体管及集成电路存储器
CN209029382U (zh) 存储器结构
CN209029383U (zh) 存储器结构
CN112614849B (zh) 三维存储器结构及其制备方法
CN209785939U (zh) 存储器
CN113345909A (zh) 三维存储器、三维存储器的制备方法及存储系统
CN112542465A (zh) 一种三维存储器及其制作方法
CN115884594B (zh) 半导体结构及半导体结构的制备方法
US20240105830A1 (en) Transistor structure and forming method thereof
CN113035884B (zh) 三维存储器及其制备方法
US11705526B2 (en) Method of fabricating semiconductor memory device
KR20110117031A (ko) 제한된 전하 확산을 갖는 전하 트랩 메모리

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant