JP2008211152A - プリント配線板及び電子部品実装基板 - Google Patents
プリント配線板及び電子部品実装基板 Download PDFInfo
- Publication number
- JP2008211152A JP2008211152A JP2007049116A JP2007049116A JP2008211152A JP 2008211152 A JP2008211152 A JP 2008211152A JP 2007049116 A JP2007049116 A JP 2007049116A JP 2007049116 A JP2007049116 A JP 2007049116A JP 2008211152 A JP2008211152 A JP 2008211152A
- Authority
- JP
- Japan
- Prior art keywords
- land
- electronic component
- wiring layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】第1の配線層10と、第1の配線層上に設けられた絶縁層2と、絶縁層上に設けられた第2の配線層12と、絶縁層を貫通して第1の配線層と第2の配線層とを電気的に接続する導通部4と、を有し、導通部は、第2の配線層側の穴径R4bが、第1の配線層側の穴径R4aよりも小さい略円錐台形状を有する構成とする。
【選択図】図5
Description
プリント配線板の高密度化及び薄型化の一手段として、ビアフィリング(Via filling)法がある。
ビアフィリング法は、絶縁層の表面とこの絶縁層に形成された有底穴の内面とに銅めっき処理を施すことによって、めっき銅で、絶縁層の表面全体を覆うと共に有底穴全体を埋めるものである。
その後、めっき銅を部分的にエッチングすることにより、有底穴全体を埋めるランドを形成する。ランドの表面は略平坦な面なので、このランド上に電子部品を実装することが可能になるため、電子部品の実装密度を向上させることができる。
このようなビアフィリング法を用いて製造されたプリント配線板の一例が特許文献1に記載されている。
図8は本発明が解決しようとする課題を説明するための模式的断面図であり、図8中の(a)は第1の課題を、(b)は第2の課題をそれぞれ説明するための図である。
電子部品の実装密度をさらに向上させる手段として、ランドの小径化がある。
ところで、特許文献1に記載されているようなプリント配線板100は、有底穴101の形状が、開口側{図8(a)における上側}の穴径R101aが底面側{図8(a)における下側}の穴径R101bよりも大きい逆円錐台形状となっている。
これは、絶縁層102をレーザ加工して有底穴101を形成する際に、照射されるレーザ光のエネルギー量が、絶縁層102の内部に比べて表面近傍の方が大きいため、上記逆円錐台形状となるものと推察される。
従って、特許文献1に記載されているようなプリント配線板では、有底穴101の開口側の穴径R101aが底面側の穴径R101bよりも大きいので、この開口側に形成されるランド103の直径R103、即ち、電子部品が実装される実装面の直径R103は、開口側の穴径R101aよりもさらに大きくなってしまうため、ランドの小径化が難しく、その改善が望まれている。
電子部品が実装されるランドの表面は、その平坦性が重要である。
ランドの表面が平坦でないと、このランドに電子部品を実装した際に電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる場合がある。
しかしながら、特許文献1に記載されているようなプリント配線板、即ちビアフィリング法を用いて製造されたプリント配線板は、初期のめっき条件設定が最適でなかったりランニングによるめっき液等の経時的な変化によって、めっき銅の有底穴への埋め込み性が悪化する場合がある。
特に、ランド103を小径化した場合には、ランド103の表面に対する凹み部110の占める領域の比率が大きくなるため、このランドに電子部品を実装した際に、電子部品の位置ずれが発生したり、ランドと電子部品との接合強度が設計値よりも低い値となる可能性がさらに高くなる。
1)プリント配線板において、第1の配線層(10)と、前記第1の配線層上に設けられた絶縁層(2)と、前記絶縁層上に設けられた第2の配線層(12)と、前記絶縁層を貫通して前記第1の配線層と前記第2の配線層とを電気的に接続する導通部(4)と、を有し、前記導通部は、前記第2の配線層との接続面積が、前記第1の配線層との接続面積よりも小さい略円錐台形状を有することを特徴とするプリント配線板(50)である。
2)1)項記載のプリント配線板に電子部品が実装された電子部品実装基板であって、前記第2の配線層は、前記導通部上にランド部(11)を有し、前記電子部品は、前記ランド部と電気的に接続されてなることを特徴とする電子部品実装基板である。
ここでは、実施例を第1工程〜第5工程として、工程毎に順次説明する。
図1〜図5は、本発明のプリント配線板の実施例における第1工程〜第5工程をそれぞれ説明するための模式的断面図である。
また、図5中の(a),(b)は第5工程における各過程をそれぞれ説明するための図である。
[第1工程](図1参照)
まず、絶縁層2と銅箔3とが貼り合わされた基板1を準備する。
絶縁層2及び銅箔3の表面は、それぞれ平坦な面である。
基板1は市販のものを用いることができる。
絶縁層2は、絶縁性樹脂、または、ガラスクロス等に絶縁性樹脂を含浸させて硬化させたものである。
実施例では、絶縁層2の厚さt2を60μmとし、銅箔3の厚さt3を18μmとした。
通常、レーザ加工で有底穴を形成する場合、照射されるレーザ光のエネルギー量が、絶縁層の内部に比べて表面近傍の方が大きいため、図1に示すように、有底穴4の形状は、開口側(図1における上側)の穴径R4aが底面側(図1における下側)の穴径R4bよりも大きい逆円錐台形状となる。換言すれば、有底穴4の形状は、開口側(図1における上側)の断面積が底面側(図1における下側)の断面積よりも大きい逆円錐台形状となる。
また、有底穴4の底面側の穴径R4bは、後述する第2のランド11と下層の第1配線層10との接続部における直径に相当し、有底穴4の底面側の断面積は、後述する第2のランド11と下層の第1配線層10との接続部における接続面積に相当する。この接続部における直径、即ち、接続面積を小さくしすぎると、この接続部における導通抵抗値が大きくなったり、第2のランド11と下層の第1配線層10との密着性が悪化するため、実施例では有底穴4の底面側の穴径R4bを60μmとした。このときの有底穴4の開口側の穴径R4aは100μm、有底穴4の底面側の断面積は900π、開口側の断面積は2500πである。
なお、πは円周率である。
絶縁層2の表面及び有底穴4の内面に、周知の方法により、デスミア処理を含む粗面化処理、無電解銅めっき処理、及びビアフィリング(Via filling)法による電気銅めっき処理を行って、絶縁層2の表面全体を覆うと共に有底穴4全体を埋めるように導電層6を形成する。
実施例では、絶縁層2の表面上の導電層6の厚さt6を30μmとした。
その理由については後述する。
フォトリソ法を用いて、導電層6を部分的にエッチングすることによって、第1のランド9を有する第1配線層10を形成し、同様に、銅箔3を部分的にエッチングすることによって、第2のランド11を有する第2配線層12を形成する。
また、第1のランド9の直径R9(または断面積)は有底穴4の開口側の穴径R4a(または断面積)に応じて、第2のランド11の直径R11(または断面積)は有底穴4の底面側の穴径R4b(または断面積)に応じて、それぞれ設定される。
従って、第2のランド11側の穴径(または断面積)、即ち、底面側(図3における下側)の穴径R4b(または断面積)は、第1のランド9側の穴径(または断面積)、即ち、開口側(図3における上側)の穴径R4a(または断面積)よりも小さいので、第2のランド11の直径R11(または断面積)を、第1のランド9の直径R9(または断面積)よりも小さくすることができる。
この第2のランド11は電子部品を実装するためのランドとなる。
実施例では、第1のランド9の直径R9を250μmとし、第2のランド11の直径R11を200μmとした。
上述した第1工程〜第3工程と同様に工程により、一面側に、第3のランド29を有する第3配線層30を備え、他面側に、第4のランド31を有する第4配線層32を備えた、第2の配線板35を得る。
絶縁層22及び銅箔23の表面は、それぞれ平坦な面である。
また、導電層6と同様に、導電層26における有底穴24が設けられた領域に、部分的に窪んだ凹み部27が形成されていても構わない。
その理由については後述する。
従って、第2の配線板35の有底穴24は、第1の配線板15の有底穴4と同様に、第4のランド31側の穴径(または断面積)、即ち、底面側(図4における下側)の穴径R24b(または断面積)が、第3のランド29側の穴径(または断面積)、即ち、開口側(図4における上側)の穴径R24a(または断面積)よりも小さいので、第4のランド31の直径R31(または断面積)を、第3のランド29の直径R29(または断面積)よりも小さくすることができる。
この第4のランド31は電子部品を実装するためのランドとなる。
実施例では、第3のランド29の直径R29を250μmとし、第4のランド31の直径R31を200μmとした。
図5(a)に示すように、プリプレグ40に貫通孔41を形成し、この貫通孔41に導電性材料42を充填する。
プリプレグ40は、ガラスクロス等の不織布に未硬化状態の絶縁性樹脂を含浸させたものであり、市販のものを用いることができる。
貫通孔41は、レーザ加工,ドリル加工,及びパンチング加工等により形成することができる。
導電性材料42として、市販の半田ペーストや銅ペーストを用いることができる。半田ペーストは半田粒子をフラックスに練り込んだものであり、銅ペーストは銅粒子を未硬化状態の樹脂に練り込んだものである。
また、導電性材料42を貫通孔41に充填する方法として、スクリーン印刷法やロールコート法等の周知の方法を用いることができる。
さらに、第1の配線板15における第1のランド9、及び、第2の配線板35における第3のランド29を、プリプレグ40の貫通孔41にそれぞれ位置合わせした後、第1の配線板15と第2の配線板35とをプリプレグ40を介して熱圧着することにより、図5(b)に示す、第1配線層10,第2配線層12,第3配線層30,及び第4配線層32の4層の配線層を有するプリント配線板50を得る。
図6は、本発明の電子部品実装基板を説明するための模式的断面図である。
電子部品70は、長手形状を有しその長手方向の各端部に電極71をそれぞれ備えている。
また、電子部品70の電極71とプリント配線板50の第2のランド11とは、半田72によってそれぞれ電気的に接続されている。
この電子部品実装基板80は、例えば、半田印刷法を用いてプリント配線板50にクリーム半田を塗布し、その後、電子部品70をプリント配線板50にクリーム半田を介して載置し、さらに、このプリント配線板50をリフロー炉等を用いて半田72の融点よりも高い温度で熱処理することにより得られる。
また、本発明のプリント配線板及び電子部品実装基板によれば、電子部品を実装するランドを、ビアフィリング(Via filling)法によって形成された導電層を用いずに、平坦な面を有する銅箔を用いて形成するため、例えば、初期のめっき条件設定やランニングによるめっき液等の経時的な変化の影響を受けることなく、上記ランド表面(実装面ともいう)を平坦な面とすることができる。
従って、従来発生していた、ランドに電子部品を実装した際の電子部品の位置ずれを防止すると共に、ランドと電子部品との所望の接合強度を得ることができる。
図7は、本発明のプリント配線板の実施例に対する変形例を説明するための模式的断面図であり、図7中の(a),(b)は変形例のプリント配線板を製造する各過程をそれぞれ説明するための図である。
次に、一方の銅箔63aに、フォトリソ法により、絶縁層62が露出するように開口部S63aを形成し、銅箔63aをマスクとしてこの露出した絶縁層62にレーザ加工を行うことによって、有底穴64を形成する。
その後、図7(b)に示すように、銅箔63aの表面全体を覆うと共に有底穴64全体を埋めるように導電層66を形成する。
以降の工程は実施例と同様である。
Claims (2)
- プリント配線板において、
第1の配線層と、
前記第1の配線層上に設けられた絶縁層と、
前記絶縁層上に設けられた第2の配線層と、
前記絶縁層を貫通して前記第1の配線層と前記第2の配線層とを電気的に接続する導通部と、
を有し、
前記導通部は、前記第2の配線層との接続面積が、前記第1の配線層との接続面積よりも小さい略円錐台形状を有することを特徴とするプリント配線板。 - 請求項1記載のプリント配線板に電子部品が実装された電子部品実装基板であって、
前記第2の配線層は、前記導通部上にランド部を有し、
前記電子部品は、前記ランド部と電気的に接続されてなることを特徴とする電子部品実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049116A JP4856567B2 (ja) | 2007-02-28 | 2007-02-28 | プリント配線板及び電子部品実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049116A JP4856567B2 (ja) | 2007-02-28 | 2007-02-28 | プリント配線板及び電子部品実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211152A true JP2008211152A (ja) | 2008-09-11 |
JP4856567B2 JP4856567B2 (ja) | 2012-01-18 |
Family
ID=39787171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049116A Expired - Fee Related JP4856567B2 (ja) | 2007-02-28 | 2007-02-28 | プリント配線板及び電子部品実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856567B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014034472A1 (ja) * | 2012-08-29 | 2014-03-06 | 住友電工プリントサーキット株式会社 | 両面プリント配線板及びその製造方法 |
JP2014220307A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板、これを用いた電子装置および多層基板の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116174A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 回路形成基板およびその製造方法 |
JPH08195561A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 多層印刷配線板及びその製造方法 |
JPH09326565A (ja) * | 1996-06-04 | 1997-12-16 | Multi:Kk | 多層プリント配線板及びその製造方法 |
JP2001015920A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
JP2001111190A (ja) * | 1999-10-14 | 2001-04-20 | Jsr Corp | 配線基板およびその製造方法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
JP2002368364A (ja) * | 2000-06-14 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プリント配線基板とその製造方法 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
JP2005026491A (ja) * | 2003-07-03 | 2005-01-27 | Yamaichi Electronics Co Ltd | 配線基板の製造方法 |
JP2007012961A (ja) * | 2005-07-01 | 2007-01-18 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2007
- 2007-02-28 JP JP2007049116A patent/JP4856567B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116174A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 回路形成基板およびその製造方法 |
JPH08195561A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 多層印刷配線板及びその製造方法 |
JPH09326565A (ja) * | 1996-06-04 | 1997-12-16 | Multi:Kk | 多層プリント配線板及びその製造方法 |
JP2001015920A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
JP2001111190A (ja) * | 1999-10-14 | 2001-04-20 | Jsr Corp | 配線基板およびその製造方法 |
JP2002368364A (ja) * | 2000-06-14 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プリント配線基板とその製造方法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
JP2005026491A (ja) * | 2003-07-03 | 2005-01-27 | Yamaichi Electronics Co Ltd | 配線基板の製造方法 |
JP2007012961A (ja) * | 2005-07-01 | 2007-01-18 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014034472A1 (ja) * | 2012-08-29 | 2014-03-06 | 住友電工プリントサーキット株式会社 | 両面プリント配線板及びその製造方法 |
JP2014049503A (ja) * | 2012-08-29 | 2014-03-17 | Sumitomo Electric Printed Circuit Inc | 両面プリント配線板及びその製造方法 |
JP2014220307A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板、これを用いた電子装置および多層基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4856567B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482542B (zh) | 多層配線基板 | |
US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
JP2005142178A (ja) | 電子部品内蔵多層プリント配線板 | |
JP2007150313A (ja) | ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 | |
JP2008078343A (ja) | プリント配線板及びその製造方法 | |
JP2015170769A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2004063583A (ja) | 半導体装置及びその製造方法 | |
JP2009054930A (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
JP2010016335A (ja) | 金属積層板及びその製造方法 | |
JP5141084B2 (ja) | 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法 | |
JP2009147026A (ja) | 回路基板およびその製造方法 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP2016040797A (ja) | 多層プリント配線板 | |
JP2009010266A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4856567B2 (ja) | プリント配線板及び電子部品実装基板 | |
JP4961180B2 (ja) | プリント配線板 | |
JP2013080823A (ja) | プリント配線板及びその製造方法 | |
JP3905802B2 (ja) | プリント配線板及びその製造方法 | |
JP2006041000A (ja) | 部品内蔵型プリント配線板及びその製造方法 | |
JP2009130095A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2015138820A (ja) | プリント配線板とその製造方法 | |
JP2009081334A (ja) | 多層プリント配線基板及びその製造方法。 | |
JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171104 Year of fee payment: 6 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |