JP2015138820A - プリント配線板とその製造方法 - Google Patents

プリント配線板とその製造方法 Download PDF

Info

Publication number
JP2015138820A
JP2015138820A JP2014008513A JP2014008513A JP2015138820A JP 2015138820 A JP2015138820 A JP 2015138820A JP 2014008513 A JP2014008513 A JP 2014008513A JP 2014008513 A JP2014008513 A JP 2014008513A JP 2015138820 A JP2015138820 A JP 2015138820A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
electrode
copper
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014008513A
Other languages
English (en)
Inventor
雅 桑原
Masa Kuwahara
雅 桑原
敏弘 佐藤
Toshihiro Sato
敏弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014008513A priority Critical patent/JP2015138820A/ja
Publication of JP2015138820A publication Critical patent/JP2015138820A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】隣接する電極間の絶縁信頼性の向上。
【解決手段】実施形態のプリント配線板は、第1面Fと第1面Fと反対側の第2面Sを有する絶縁層50と、絶縁層50の第1面F上に形成されている導体層58と、絶縁層50の第2面S側に埋まっていて、下面Lと下面Lと反対側の上面Uを有する少なくとも2つの電極42と、電極42の下面U上に形成されているはんだバンプ81と、絶縁層50を貫通し電極42の上面Uと導体層58を接続しているビア導体60とを有する。そして、電極42の下面Lは絶縁層50の第2面Sより凹んでいて、隣接する電極42間のピッチがpであるとき、電極42の径Dはp/3〜p/1.3であり、第2面Sと下面Lとの間の距離hはD/300〜D/30であり、第2面Sの算術平均粗さが0.9μm以下である。
【選択図】図1

Description

本発明は、プリント配線板、およびその製造方法に関する。
特許文献1には、絶縁層と、絶縁層内に埋め込まれ、絶縁層の下面側の凹み内に一方の面を露出する複数の電極と、絶縁層の上面に設けられた配線層と、配線層と電極の他方の面とを接続するビア導体とを有するプリント配線板、およびその製造方法が開示されている。
特開2002−198462号公報
特許文献1に示されるプリント配線板は、電極の一方の面にはんだバンプが形成され、このはんだバンプがマザーボード上の接続パッドなどに接合されて使用される。プリント配線板とマザーボードとは熱膨張率が異なるため、はんだバンプには周囲の温度変化により応力が加わることが想定される。
本発明の目的は、狭ピッチの電極を有するプリント配線板を提供することである。別の目的は、マザーボードとの高い接続信頼性を有するプリント配線板を提供することである。さらなる別の目的は、狭ピッチの電極を有するプリント配線板を製造するための製造方法を提供することである。
本発明のプリント配線板は、第1面と前記第1面と反対側の第2面を有する絶縁層と、前記絶縁層の前記第1面上に形成されている導体層と、前記絶縁層の前記第2面側に埋まっていて、下面と前記下面と反対側の上面を有する少なくとも2つの電極と、前記電極の前記下面上に形成されているはんだバンプと、前記絶縁層を貫通し前記電極の前記上面と前記導体層を接続しているビア導体とを有する。そして、前記電極の前記下面は前記絶縁層の前記第2面より凹んでいて、隣接する前記少なくとも2つの電極間のピッチがpであるとき、前記電極の径Dはp/3〜p/1.3であり、前記第2面と前記下面との間の距離hはD/300〜D/30であり、前記第2面の算術平均粗さが、0.9μm以下である。
本発明のプリント配線板の製造方法は、支持基板の一面に、算術平均粗さで、0.9μm以下の表面粗さを有するシード層を準備または形成することと、前記シード層上にめっきレジストを形成することと、前記めっきレジストから露出する前記シード層上に0.3〜9μmの厚みを有する第1銅層を形成することと、前記第1銅層上に0.1〜0.3μmの厚みを有するニッケル層を形成することと、前記ニッケル層上に5〜20μmの厚みを有する第2銅層を形成することと、前記めっきレジストを除去することと、絶縁層の下面が前記シード層と対向するように、前記シード層と前記第2銅層上に前記絶縁層を形成することと、前記絶縁層に前記第2銅層に至る開口を形成することと、前記絶縁層上に導体層を形成すると共に、前記開口に前記第2銅層と前記導体層とを接続するビア導体を形成することと、前記支持基板を除去することと、前記シード層を除去することで露出する前記絶縁層の露出面に前記シード層の表面粗さを転写することと、前記第1銅層および前記ニッケル層を除去することで前記第2銅層を露出することとを有する。そして、前記絶縁層の前記露出面に形成されている粗面の表面粗さは、算術平均粗さで、0.9μm以下であって、前記絶縁層の前記露出面から前記第2銅層までの距離は0.5〜10μmである。
本発明の一実施形態のプリント配線板の断面図。 図1のプリント配線板の電極周辺の拡大図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の製造方法の各工程の説明図。 図1に示されるプリント配線板の変形例の断面図。
つぎに、本発明の実施形態のプリント配線板が図面を参照しながら説明される。本発明の実施形態のプリント配線板10は、図1に示されるように、第1面Fと第1面Fと反対側の第2面Sを有する絶縁層50と、絶縁層50の第1面F上に形成されている導体層58と、絶縁層50の第2面S側に埋まっていて、下面Lと下面Lと反対側の上面Uを有する電極42と、電極42の下面L上に形成されているはんだバンプ81と、絶縁層50を貫通し電極42の上面Uと導体層58とを接続しているビア導体60とを有している。そして、電極42の下面Lは絶縁層50の第2面Sより凹んでいる。ここに、電極42が絶縁層50の第2面S側に埋まっている場合、電極42の下面Lが絶縁層50の第2面Sよりも凹んでいる。
図2に2つの電極42の部分の拡大図が示される。本実施形態では、絶縁層50の第2面Sに形成されている凹部41に、電極42の下面Lが絶縁層50の第2面Sに向くように、電極42が絶縁層50に埋められている。電極42の下面Lに形成されているはんだバンプ81は、たとえば、マザーボード(図示せず)に接続される。はんだバンプ81は、主には、はんだボールから形成される。
実施形態では、電極42の配置ピッチpに対して電極42の径Dがp/3〜p/1.3である。絶縁層50の第2面Sと電極42の下面Lとの間の距離hがD/300〜D/30である。絶縁層50の第2面Sと電極42の下面Lとの間の距離hは、単に距離hと称される。絶縁層50の第2面Sの算術平均粗さが、0.9μm以下である。すなわち、隣接する電極42の間のピッチpが狭くなっても、隣り合うはんだバンプ81同士でショートが発生し難い。また、マザーボードと実施形態のプリント配線板間の接続信頼性が高くなる。なぜなら、はんだバンプ81の高さTを高くするために、電極42の径に応じて絶縁層50の第2面Sから電極42までの距離hが調整されている。そのうえ、絶縁層50の第2面Sの粗さは0.9μm以下である。すなわち、絶縁層50の第2面Sは平滑な面に近い。そのため、絶縁層の第2面Sははんだをはじく。よってはんだは絶縁層50の第2面S上で拡がらない。従って、距離hが小さくなっても、隣接するはんだバンプ81間でショートが発生し難い。また、はんだバンプ81の高さTを高くすることで、マザーボードと実施形態のプリント配線板間の接続信頼性が高くなる。
以下、表面粗さを示す数値は、特に断りが無ければ算術平均粗さを示す。絶縁層50の第2面Sの表面粗さを所定の数値以下にする理由が以下に説明される。但し、以下の理由は誤りを含んでいるかもしれない。はんだバンプ81はリフロー等で形成される。その際、はんだは溶融する。表面粗さが0.9μmを越えると、溶融しているはんだが毛細管現象により、絶縁層50の第2面S上で拡がる。そのため、隣接するはんだバンプ81間でショートが発生しやすい。そのリスクは、隣接する電極42間のピッチpが狭いときや距離hが小さいときや電極42の径Dが大きいとき発生しやすい。ピッチpが小さいと、拡がる量が小さくても、はんだが隣の電極42に到達する。電極42の径Dが大きいと、はんだバンプ81の量が大きくなる。距離hが小さいと、はんだが絶縁層50の第2面S上に乗りやすい。そのリスクを低くするために絶縁層50の第2面Sの表面粗さは所定の数値以下にされる。たとえば、はんだバンプの形成時やマザーボード(図示せず)にプリント配線板10が搭載されるとき、はんだが絶縁層50の第2面S上に乗っても、表面粗さが所定の数値以下であれば、溶融時、第2面S上のはんだは電極42上のはんだに引っ張られる。はんだは第2面S上で拡がらない。そのため、電極42のピッチpが狭い場合でも、隣り合うはんだバンプ81同士がショートし難い。
ピッチpと電極の径Dとの関係や距離hと電極の径Dとの関係の理由が以下に説明される。但し、以下の理由は誤りを含んでいるかもしれない。電子機器の小形化に伴い、電極42間のピッチpも小さくなる。通常、電極42の径Dを小さくすることで、電極42間の狭ピッチに対する対策が行われている。しかしながら、電極42の径Dが小さくなり、ピッチpが狭くなると、はんだバンプ81によるショートのリスクが大きくなる。そのため、一般的に、電極42上に供給されるはんだのボリュームが少なくなる。その結果、絶縁層50の表面から突出するはんだバンプ81の高さが低くなる。絶縁層50の表面から突出するはんだバンプ81の高さが低くなると、マザーボードとプリント配線板間の接続信頼性が低下する。
しかしながら、電極間ピッチpと電極42の径Dが所定の関係を有し距離hと電極42の径Dが所定の関係を有すると、ピッチpが狭く距離hが小さくても、はんだバンプ81の突出量(絶縁層50の第2面Sからはんだバンプ81の頂点までの高さT)を高くすることができるうえ、はんだバンプ81間のショートを防止することができる。それらの関係は以下に示される。
隣接する電極42間のピッチがpであるとき、電極42の径Dはp/3〜p/1.3である。そして、距離hはD/300〜D/30である。
このように絶縁層50および電極42が形成されるので、電極42が狭ピッチで設けられる場合でも、マザーボードとの接続信頼性および隣接する電極間の絶縁性を良好に保つことができる。なお、具体的には、電極42のピッチpが200〜400μmである。また、電極42の径Dが100〜300μmである。距離hが0.5〜10μmである。
本実施形態では、電極42は、図2に示されるように、下面Lと上面Uを有する。電極42は、絶縁層50の凹部41内に形成されている。
絶縁層50は、たとえばエポキシなどの樹脂と、ガラスなどの無機フィラーまたはガラスクロスなどの補強材で形成されている。また、絶縁層50の厚さは、25〜100μm程度である。
はんだバンプ81は、図1に示されるように、電極42およびビア導体60を介して導体層58に電気的に接続されている。はんだバンプ81は、Sn/Cu、Sn/Ag/Cuなどである。
ビア導体60は、図1に示されるように、電極42の上面U上の絶縁層50を貫き、導体層58と電極42の上面Uとを接続している。ビア導体60は、絶縁層50を貫通しているビア導体60用の開口50aに形成されている。
導体層58は、絶縁層50の第1面F上に形成されている複数の導体回路を含む。さらに、導体層58は、ビア導体60を覆う導体とビア導体60の周囲に形成されている導体で形成されるビアランドを含む。
プリント配線板10は、導体層58と絶縁層50の第1面F上に形成されているソルダーレジスト層70(図4参照)を有してもよい。ソルダーレジスト層70は導体層58を露出する開口70aを有する。ソルダーレジスト層70の開口70aから露出する導体層58はパッド58Pとして機能する。
図1では、絶縁層50は1層であるが、絶縁層50や導体層58は複数であってもよい(図4参照)。
つぎに、本発明の実施形態のプリント配線板の製造方法が図3A〜3Kを参照して説明される。まず、図3Aに示されるように、銅張積層板30および、銅箔40が準備される。銅張積層板30は、プリント配線板10(図1参照)が製造されるとき、支持基板として機能する。本実施形態では、銅張積層板30は両面銅張積層板である。
銅箔40は、銅張積層板30上に形成する銅めっき膜のシード層となる。本実施形態では、シード層として銅箔40が用いられているが、ニッケル箔などの他の金属箔が用いられてもよい。銅箔40の厚みは、3〜20μmであることが好ましい。銅箔40の少なくとも一方の面に粗面が形成されている。金属箔(銅箔)40は、金属箔の第1面Mに粗面を有する。銅箔40の粗面の表面粗さは、0.9μm以下である。金属箔(銅箔)40の表面粗さはマット面を形成する条件やエッチング条件を調整することにより制御される。
銅張積層板(支持板)30に、銅箔40が固定される。このとき、銅箔40の第1面Mに形成されている粗面は上を向いている。銅箔40の第1面Mは支持板30と対向していない。支持板30と銅箔40は、接着剤または超音波接続により接合される。銅箔40の外周と支持板30の外周が枠状に接合される。その後、図3Bに示されるように、接合箇所Jよりも外側の銅箔40が除去される。
つぎに、図3Cに示されるように、シード層(銅箔)40上に開口44aを有するめっきレジスト44が形成される。
続いて、図3Cに示されるように、めっきレジスト44の開口44aにより露出されるシード層40上に第1銅層43aが形成される。続いて、第1銅層43a上にニッケル層43bおよび第2銅層42aが順に形成される。開口44a内に形成される第2銅層42aから電極42が形成されるので、電極42の径D(図2参照)は開口44aの径D1と略一致する。従って、めっきレジスト44の開口44aの径D1は電極42の径Dと関係している。また、第1銅層43aは後の工程で除去される。そのため、第1銅層43aの厚さは、距離h(図2参照)と関係している。従って、第1銅層43aの厚さは、めっきレジスト44の開口44aの径D1により調整される。第1銅層43aの厚さは、D1/300〜D1/30である。電極42の径Dと開口44aの径D1は同じであることが好ましい。距離hは、電極42上のはんだバンプ81(図1参照)の高さに関与する。具体的には、第1銅層43aの厚さは、0.3〜9μmである。
ニッケル層43bは、第2銅層42aのバリア層として機能する。第1銅層43aがエッチングで除去されるとき、第2銅層42aのエッチングが防止される。このようにニッケル層43bはバリア層なので、ニッケル層43bは薄く形成されることが好ましい。製造時間が短くなる。またコストが低くなる。具体的には、ニッケル層の厚さは0.1〜0.3μmである。
第2銅層42aは、電極42(図1参照)となる。したがって、第2銅層42aの厚さは5〜20μmである。なお、第1銅層43a、ニッケル層43bおよび第2銅層42aは、電解めっきにより形成されることが好ましい。第2銅層42aの形成後、図3Dに示されるように、めっきレジスト44が除去される。
続いて、図3Eに示されるように、第2銅層42aと銅箔40の粗面(第1面M)上に絶縁層50が形成される。絶縁層50は銅箔40から露出する支持板30上にも形成されている。
続いて、図3Fに示されるように、絶縁層50の第1面F側からビア導体60(図1参照)用の開口50aが形成される。ビア導体60用の開口50aは絶縁層50を貫通し、第2銅層42a(電極)の上面Uに至る。
つぎに、図3Gに示されるように、セミアディティブ法でビア導体60用の開口50aにビア導体60が形成される。絶縁層50の第1面F上に導体層58が形成される。導体層58とビア導体60は同時に形成されている。導体層58と第2銅層42a(電極)はビア導体60で接続されている。銅箔40と第1銅層43a、ニッケル層43b、第2銅層42a、絶縁層50、ビア導体60、導体層58を有する中間基板10aが支持板30上に形成される。
つぎに、図3Hに示されるように、接合箇所Jよりも内側の部分(図3H中、2つの直線KKでそれぞれ示される部分)で、支持板30と中間基板10aが切断される。これにより、図3Iに示されるように銅張積層板(支持板)30が中間基板10aから分離される。
続いて、図3Jに示されるように、銅箔40がエッチングなどにより除去される。銅箔40を除去することで、銅箔40の第1面M(図3I参照)上の凹凸(粗面)が絶縁層50の第2面Sに転写される。そうすることにより、絶縁層50の第2面Sの表面粗さを0.9μm以下にすることができる。エッチング液としてメック社製のSF−5420を使用することができる。
つぎに、第1銅層43aが、選択的にエッチングにより除去される。第1銅層43aを除去するエッチング液はニッケルをほとんど溶解しない。そのようなエッチング液は市販されている。第1銅層43aは銅箔40と同時に除去されても良い。
続いて、第1銅層43aの除去により露出するニッケル層43bが選択的にエッチングで除去される。ニッケル層43bを除去するエッチング液は銅をほとんど溶解しない。そのようなエッチング液は市販されている。第1銅層43aとニッケル層43bを除去することで、絶縁層50の第2面S側に凹部41が形成される(図3K参照)。凹部41内に第2銅層42aの下面Lが露出する。距離hは0.5〜10μmである。
実施形態によれば、距離hは、第1銅層43a(図3J参照)の厚さとニッケル層43b(図3J参照)の厚さの合計に相当する。そのため、第1銅層43aおよびニッケル層43bが形成されるとき、それぞれの厚さを調整することにより簡単に距離hを調整することができる。なお、第1銅層43aの厚みの制御はニッケル層43bの厚みの制御より容易である。そのため、距離hは第1銅層43aの厚みにより調整される。従って、第1銅層43aの厚みはニッケル層43bの厚みより厚い。第1銅層43aの厚み/ニッケル層43bの厚みは5〜10である。
つぎに、電極42の下面Lにはんだバンプ81(図1参照)が形成される。はんだバンプ81は、リフローなどではんだボールから形成される。はんだボールの大きさは、電極42の直径や距離hに応じて調整される。その結果、図1に示されるような構造のプリント配線板10が完成する。
実施形態によれば、図3Jおよび図3Kに示されるように、電極42が埋まっている凹部41が第1銅層43aとニッケル層43bで形成される。第1銅層43aが主である。第1銅層43aの厚みバラツキは小さく、ニッケル層43bの厚みは薄い。そして、第1銅層43aとニッケル層43bはそれぞれ選択エッチングで除去される。従って、各電極42上の各距離hのバラツキが小さくなる。実施形態の距離hは目標値とほぼ一致する。各距離hは目標値通りに形成される。そのため、各電極42上のはんだバンプ81の高さが一定になりやすい。特定のはんだバンプ81に熱応力が集中しない。電極42やはんだバンプ81にクラックが発生しない。プリント配線板10とマザーボード間の接続信頼性が高くなる。
なお、支持板30の両面に中間基板10aを製造することができる。
また、図4に示されるように、絶縁層50や導体層58は複数でもよい。
図4に示されるように、絶縁層50の第1面F上に開口70aを有するソルダーレジスト層70を形成することができる。ソルダーレジスト層70は支持板30(図3H参照)上で形成される。
図4に示されるように、ソルダーレジスト層70の開口70aから露出する導体層58(パッド)上に電子部品を搭載するためのはんだバンプ80を形成することができる。はんだバンプ80は支持板30の除去後に形成される。
10 プリント配線板
10a 中間基板
30 銅張積層板
40 銅箔
41 凹部
42 電極
42a 第2銅層
43a 第1銅層
43b ニッケル層
44 めっきレジスト
50 絶縁層
50a 開口
58 導体層
60 ビア導体
70 ソルダーレジスト層
80 はんだバンプ
81 はんだバンプ
F 絶縁層の第1面
S 絶縁層の第2面
U 電極(第2銅層)の上面
L 電極(第2銅層)の下面
M 銅箔の第1面
D 電極の直径
h 絶縁層の第2面から第2銅層の下面までの距離
p 電極のピッチ
T はんだバンプの高さ

Claims (3)

  1. 第1面と前記第1面と反対側の第2面を有する絶縁層と、
    前記絶縁層の前記第1面上に形成されている導体層と、
    前記絶縁層の前記第2面側に埋まっていて、下面と前記下面と反対側の上面を有する少なくとも2つの電極と、
    前記電極の前記下面上に形成されているはんだバンプと、
    前記絶縁層を貫通し前記電極の前記上面と前記導体層を接続しているビア導体とを有するプリント配線板であって、
    前記電極の前記下面は前記絶縁層の前記第2面より凹んでいて、隣接する前記少なくとも2つの電極間のピッチがpであるとき、前記電極の径Dはp/3〜p/1.3であり、前記第2面と前記下面との間の距離hはD/300〜D/30であり、前記第2面の算術平均粗さが、0.9μm以下である。
  2. 請求項1記載のプリント配線板であって、前記ピッチpが200〜400μmである。
  3. 支持基板の一面に、算術平均粗さで、0.9μm以下の表面粗さを有するシード層を準備または形成することと、
    前記シード層上にめっきレジストを形成することと、
    前記めっきレジストから露出する前記シード層上に0.3〜9μmの厚みを有する第1銅層を形成することと、
    前記第1銅層上に0.1〜0.3μmの厚みを有するニッケル層を形成することと、
    前記ニッケル層上に5〜20μmの厚みを有する第2銅層を形成することと、
    前記めっきレジストを除去することと、
    絶縁層の下面が前記シード層と対向するように、前記シード層と前記第2銅層上に前記絶縁層を形成することと、
    前記絶縁層に前記第2銅層に至る開口を形成することと、
    前記絶縁層上に導体層を形成すると共に、前記開口に前記第2銅層と前記導体層とを接続するビア導体を形成することと、
    前記支持基板を除去することと、
    前記シード層を除去することで露出する前記絶縁層の露出面に前記シード層の表面粗さを転写することと、
    前記第1銅層および前記ニッケル層を除去することで前記第2銅層を露出することとを有するプリント配線板の製造方法であって、
    前記絶縁層の前記露出面に形成されている粗面の表面粗さは、算術平均粗さで、0.9μm以下であって、前記絶縁層の前記露出面から前記第2銅層までの距離は0.5〜10μmである。
JP2014008513A 2014-01-21 2014-01-21 プリント配線板とその製造方法 Pending JP2015138820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014008513A JP2015138820A (ja) 2014-01-21 2014-01-21 プリント配線板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014008513A JP2015138820A (ja) 2014-01-21 2014-01-21 プリント配線板とその製造方法

Publications (1)

Publication Number Publication Date
JP2015138820A true JP2015138820A (ja) 2015-07-30

Family

ID=53769640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014008513A Pending JP2015138820A (ja) 2014-01-21 2014-01-21 プリント配線板とその製造方法

Country Status (1)

Country Link
JP (1) JP2015138820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112199A (ja) * 2015-12-16 2017-06-22 新光電気工業株式会社 配線基板、半導体装置
WO2018221183A1 (ja) * 2017-05-29 2018-12-06 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112199A (ja) * 2015-12-16 2017-06-22 新光電気工業株式会社 配線基板、半導体装置
WO2018221183A1 (ja) * 2017-05-29 2018-12-06 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板
CN110709805A (zh) * 2017-05-29 2020-01-17 住友金属矿山株式会社 透明导电性基板的制造方法、透明导电性基板
JPWO2018221183A1 (ja) * 2017-05-29 2020-03-26 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板

Similar Documents

Publication Publication Date Title
JP4945974B2 (ja) 部品内蔵配線板
US20080149381A1 (en) Method for manufacturing component incorporating module and component incorporating module
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JPWO2009141927A1 (ja) プリント配線板及びその製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2015185564A (ja) プリント配線板及びプリント配線板の製造方法
JP2014086651A (ja) プリント配線板及びプリント配線板の製造方法
JP2015170770A (ja) プリント配線板
US10123413B2 (en) Package substrate and manufacturing method thereof
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20150382478A1 (en) Device embedded substrate and manufacturing method of device embedded substrate
JP2015138820A (ja) プリント配線板とその製造方法
JP2013540368A (ja) 印刷回路基板及びその製造方法
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
JP6714897B2 (ja) プリント回路基板及びその製造方法
JP2016115823A (ja) プリント配線板
JP4961180B2 (ja) プリント配線板
JP5130666B2 (ja) 部品内蔵配線板
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4856567B2 (ja) プリント配線板及び電子部品実装基板
JP2011071560A (ja) 部品内蔵配線板の製造方法
JP2018133509A (ja) プリント配線板とプリント配線板の製造方法
JP2017034193A (ja) 配線基板及びその製造方法、並びに電子装置
JP5389748B2 (ja) 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板