JP2008205272A - グラフェントランジスタ及びその製造方法 - Google Patents

グラフェントランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2008205272A
JP2008205272A JP2007040775A JP2007040775A JP2008205272A JP 2008205272 A JP2008205272 A JP 2008205272A JP 2007040775 A JP2007040775 A JP 2007040775A JP 2007040775 A JP2007040775 A JP 2007040775A JP 2008205272 A JP2008205272 A JP 2008205272A
Authority
JP
Japan
Prior art keywords
graphene
transistor
film
substrate
carbon nanotube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007040775A
Other languages
English (en)
Other versions
JP5135825B2 (ja
Inventor
Shinichi Hirose
真一 廣瀬
Daisuke Iwai
大介 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007040775A priority Critical patent/JP5135825B2/ja
Publication of JP2008205272A publication Critical patent/JP2008205272A/ja
Application granted granted Critical
Publication of JP5135825B2 publication Critical patent/JP5135825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 グラフェントランジスタ及びその製造方法に関し、通常の安定したカーボンナノチューブの成長方法により作成したグラフェンを用いてトランジスタを構成する。
【解決手段】 カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3を接着作用を有する絶縁体2によって基板1に貼り付け、グラフェン3をチャネルとしてその一方の端部にソース電極4を形成し且つ他方の端部にドレイン電極5を形成するとともに、ゲート電極6を設ける。
【選択図】 図1

Description

本発明はグラフェントランジスタ及びその製造方法に関するものであり、特に、グラフェンをチャネル領域として用いた高周波用電界効果型トランジスタを実現するための構成に特徴のあるグラフェントランジスタ及びその製造方法に関するものである。
近年、カーボンナノチューブを用いたトランジスタは次世代の小型、高速デバイスとして注目されており、カーボンナノチューブをチャネルに用いたトランジスタの報告例は多く見られるが(例えば、特許文献1参照)、そのほとんどがDC動作確認にとどまっており、高速動作の報告はほとんどないのが現状である。
これは、チャネルとなるカーボンナノチューブの径が数nmと非常に小さいため体積に対する表面積の割合が大きく周辺の影響を受けやすいこと、及び、チャネルとなるチューブの本数が数本程度であり、駆動できる電流が10μA程度と小さいことによる。
即ち、他のトランジスタ、例えば、MOSトランジスタなどに比べて真性容量に対する寄生容量比が非常に大きくなり、高速動作出来ないということが現状のカーボンナノチューブトランジスタが抱える大きな問題点である。
言い換えると、チャネル幅を制御できないという点が大きな問題点である。
また、通常、カーボンナノチューブチャネルは成長によって形成されるが、その際にカイラリティ制御が困難であり、半導体ナノチューブに混じって金属ナノチューブができてしまうという問題点を抱えている。
したがって、チャネル幅を制御して、半導体のみのチャネルを作成することが次世代デバイスであるカーボン系トランジスタが抱える課題となっている。
そこで、この様な問題を解消するために、カーボンナノチューブトランジスタに代わるカーボン系トランジスタとして単層グラファイトであるグラフェン(Graphene)をチャネルに用いたチャネル幅の制御が容易なグラフェントランジスタが提案されている。
例えば、SiC薄膜を加熱処理してSiを除去することにより外形寸法が80nmのグラフェン半導体を作成し、不純物ドープのSiにおける電子移動度の1,500cm2 /V・secより大きな25,000cm2 /V・secの電子移動度が得られたという報告がなされている(例えば、非特許文献1参照)。
或いは、高品質の親結晶から数原子層の厚みの単一のグラフェンシートを剥がして取り出し、このグラフェンシートから電界効果型トランジスタを作成して、室温下で10,000cm2 /V・secを超える高移動度が観測されたとの報告もなされている(例えば、非特許文献2参照)。
特開2003−338621号公報 http://www.ednjapan.com/content/I_news/2006/04/19_01.html http://www.ricoh.co.jp/abs_club/Science/Science−2004−1022.html
しかし、上述のグラフェンに関する報告の場合には、グラフェンシートの作成がかなり特殊な方法であり、このようなグラフェンシートの作成方法では工業化、量産化に適さないという問題がある。
したがって、本発明は、通常のカーボンナノチューブの成長方法により作成したグラフェンを用いてトランジスタを構成することを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、グラフェントランジスタにおいて、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3を接着作用を有する絶縁体2によって基板1に貼り付け、グラフェン3をチャネルとしてその一方の端部にソース電極4を形成し且つ他方の端部にドレイン電極5を形成するとともに、ゲート電極6を設けたことを特徴とする。
このように、チャネルとしてカーボンナノチューブの代わりに、カーボンナノチューブの成長過程においてその先端に形成されるグラフェン3を用いることによって、従来の通常のカーボンナノチューブの成長方法を用いて単層のグラフェン3を安定して再現性良く形成することができる。
また、グラフェン3を接着作用を有する絶縁体2によって基板1に貼り付けることにより、極薄膜であるグラフェン3のハンドリングに細心の注意を払うことなく単層のグラフェン3を安定して再現性良く取り出すことができる。
なお、グラフェン3の特定の結晶軸方向にチャネルを作成することでチャネル幅の制御された半導体のみよりなるグラフェントランジスタをつくることができる。
また、グラフェン3自体の電子移動度は、上述のようにカーボンナノチューブと同じくSiよりも大きいため、結果としてpost−Siとしての次世代の小型・高速トランジスタを実現することができる。
この場合、グラフェン3の両端部に、グラフェン3を形成する際に用いたカーボンナノチューブが残存させても良く、ソース電極4及びドレイン電極5を少なくとも一部においてカーボンナノチューブに接触させることによって、コンタクト抵抗をより低減することができる。
また、基板1を導電性基板とした場合には、基板1がゲート電極6として作用するように構成しても良いし、或いは、ゲート電極6を、ソース電極4とゲート電極6との間において、ゲート絶縁膜を介して設けても良く、この場合には基板1は導電性である必要はない。
また、接着作用を有する絶縁体2としては、低温で成膜可能で且つ、未乾燥時に接着性を有する絶縁体2であればなんでも良いが、寄生容量を考慮すると低誘電率のスピンオングラスが好適である。
また、本発明は、グラフェントランジスタの製造方法において、カーボンナノチューブを成長させた第1の基板と接着作用を有する絶縁体2を設けた第2の基板とを対向して貼り合わせることによって、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3を接着作用を有する絶縁体2によって第2の基板に固着する工程、及び、グラフェン3をチャンネルとしたトランジスタを形成する工程を有することを特徴とする。
このように、接着作用を有する絶縁体2を利用した基板貼り合わせ法を用いることによって、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3を安定して再現性良く取り出すことができる。
この場合、カーボンナノチューブの成長モードは下地となる触媒に依存するので、カーボンナノチューブを成長させるための触媒としては、第1の基板の側からTiN及びCoを順次堆積させたTiN/Coを用いることが望ましい。
また、グラフェン3からカーボンナノチューブを除去する際に、カーボンナノチューブの一部を残存させるようにしても良く、この残存させたカーボンナノチューブを介してコンタクトをとることによってコンタクト抵抗を低減することができる。
また、グラフェン3の半導体としてのバンドギャップは、チャネル幅による量子的閉じ込め効果によるので、グラフェン3の素子形成領域を電子ビーム描画によって規定することが望ましく、それによって、微細なチャネル幅を再現性良く実現することができるので、トランジスタの特性を揃えることができる。
また、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3は通常は互いに異なった結晶軸を有する巨大多結晶の集合体となるので、グラフェン3のチャネル領域を電子ビーム描画によって規定する際には、チャネル方向をグラフェン3の平面に対してさまざまに分布するように規定することが望ましく、それよって、グラフェン3の特定の結晶軸方向とチャネル方向とが一致したものをトランジスタとして取り出せば良い。
本発明によれば、従来の通常のカーボンナノチューブの成長方法を用いて単層のグラフェンを安定して再現性良く取り出すことができ、それによって、post−Siとしての次世代の小型・高速トランジスタの量産を可能にすることができる。
本発明は、TiN/Co等を触媒として用いてカーボンナノチューブを成長させた第1の基板とSOG(スピンオングラス)等の接着作用を有する絶縁体を設けた第2の基板とを対向して貼り合わせることによって、カーボンナノチューブの成長過程においてその先端に形成されたグラフェンを接着作用を有する絶縁体によって第2の基板に固着したのち、第1の基板を剥がし、次いで、カーボンナノチューブを少なくともチャネル領域から選択的に除去したのち、チャネル方向がグラフェンの平面に対してさまざまに分布するようにグラフェンの素子形成領域を電子ビーム描画によって規定して素子形成領域を形成し、次いで、素子形成領域となるグラフェンの一方の端部にソース電極を設け、他方の端部にドレイン電極を設けたものである。
ここで、図2乃至図4を参照して、本発明の実施例1のバックゲート型グラフェントランジスタの製造工程を説明する。
図2参照
まず、p型シリコン基板11に厚さが、例えば、100nmのSOG(スピンオングラス)膜12を塗布した状態のままの基板を用意する。
一方、表面に例えば熱酸化によりSiO2 膜22を形成したp型シリコン基板21の表面にスパッタリング法を用いて厚さが、例えば、5nmのTiN膜24及び厚さが、例えば、1nmのCo膜25を順次堆積させて触媒金属23としたのち、例えば、100Paの圧力下においてアセチレンを原料としたCVD法によって600℃の成長温度でカーボンナノチューブ26を例えば、10μmの高さに成長させる。
この成長過程において、熱により溶融したCo膜25は局所的に凝集してカーボンナノチューブ26の成長核になってカーボンナノチューブ26が垂直方向に成長するとともに、このカーボンナノチューブ26の頂面にグラフェン27が形成される。
なお、この場合のグラフェンは六角格子の結晶軸が互いに異なった方向に配向した巨大多結晶からなる。
次いで、カーボンナノチューブ26を成長させたp型シリコン基板21とSOG膜12を設けたp型シリコン基板11とをグラフェン27とSOG膜12とが対向するように接触させたのち、未乾燥のSOG膜12を例えば、300℃の温度でキュアすることによって両方の基板を接着させる。
次いで、貼り合わせた基板を機械的に剥がし合うことにより最も密着の弱いカーボンナノチューブ26と触媒金属23との接合部で剥がれる。
図3参照
次いで、硫酸+過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ26を選択的に除去することによって、グラフェン27の取り出しが完了となる。
次いで、レジストを塗布したのち、例えば、電子ビーム露光装置を用い、幅1nm〜10nm、長さ0.5〜3μmのストライプ残しパターンを露光・現像することによって様々な方向性をもつレジストパターン13を形成する。
この時、各レジストパターン13の長軸方向が例えば、30°ずつ順次ずれるように露光する。
次いで、レジストパターン13をマスクとして、例えば、アルゴンを用いたイオンミリング法によりグラフェン27の露出部をエッチング除去してグラフェンチャネル部14を形成する。
次いで、レジストパターン13を有機剥離により除去する。
図4参照
次いで、例えば、コンタクト露光装置を用いて2層レジストパターン15をリフトオフ用マスクとして形成したのち、例えば、EB蒸着法により厚さが、例えば、100nmのPd膜16、10nmのTi膜17、200nmのPt膜18を順次堆積させる。
次いで、有機溶剤を用い2層レジストパターン15ごと必要ないPt膜18、Ti膜17、及び、Pd膜16をリフトオフすることによりソース電極19及びドレイン電極20を形成する。
次いで、例えば、EB蒸着法により厚さが、例えば、10nmのTi膜29及び100nmのAu膜30をp型シリコン基板11の裏面全体に堆積させることによってバックゲート28とする。
最後に、出来上がり素子を測定しトランジスタ動作したものをダイシングにより切り出すことによって、本発明の実施例1のバックゲート型グラフェントランジスタの基本構成が完成する。
このように、本発明の実施例1においては、カーボンナノチューブの成長過程でカーボンナノチューブの頂面に必然的に形成されるグラフェンを利用し、また、その取り出しのためにSOG膜のキュアを利用しているので、単層グラファイトであるグラフェンを破壊することなく容易に取り出すことができる。
次に、図5乃至図8を参照して、本発明の実施例2のトップゲート型グラフェントランジスタの製造工程を説明する。
図5参照
まず、p型シリコン基板11に厚さが、例えば、100nmのSOG膜12を塗布した状態のままの基板を用意する。
一方、表面に例えば熱酸化によりSiO2 膜22を形成したp型シリコン基板21の表面にスパッタリング法を用いて厚さが、例えば、5nmのTiN膜24及び厚さが、例えば、1nmのCo膜25を順次堆積させて触媒金属23としたのち、例えば、100Paの圧力下においてアセチレンを原料としたCVD法によって600℃の成長温度でカーボンナノチューブ26を例えば、10μmの高さに成長させる。
この成長過程において、熱により溶融したCo膜25は局所的に凝集してカーボンナノチューブ26の成長核になってカーボンナノチューブ26が垂直方向に成長するとともに、このカーボンナノチューブ26の頂面にグラフェン27が形成される。
なお、この場合のグラフェンは六角格子の結晶軸が互いに異なった方向に配向した巨大多結晶からなる。
次いで、カーボンナノチューブ26を成長させたp型シリコン基板21とSOG膜12を設けたp型シリコン基板11とをグラフェン27とSOG膜12とが対向するように接触させたのち、未乾燥のSOG膜12を例えば、300℃の温度でキュアすることによって両方の基板を接着させる。
次いで、貼り合わせた基板を機械的に剥がし合うことにより最も密着の弱いカーボンナノチューブ26と触媒金属23との接合部で剥がれる。
図6参照
次いで、硫酸+過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ26を選択的に除去することによって、グラフェン27の取り出しが完了となる。
次いで、レジストを塗布したのち、例えば、電子ビーム露光装置を用い、幅1nm〜10nm、長さ0.5〜3μmのストライプ残しパターンを露光・現像することによって様々な方向性をもつレジストパターン13を形成する。
この時、各レジストパターン13の長軸方向が例えば、30°ずつ順次ずれるように露光する。
次いで、レジストパターン13をマスクとして、例えば、アルゴンを用いたイオンミリング法によりグラフェン27の露出部をエッチング除去してグラフェンチャネル部14を形成する。
次いで、レジストパターン13を有機剥離により除去する。
図7参照
次いで、例えば、コンタクト露光装置を用いて2層レジストパターン15をリフトオフ用マスクとして形成したのち、例えば、EB蒸着法により厚さが、例えば、100nmのPd膜16、10nmのTi膜17、200nmのPt膜18を順次堆積させる。
次いで、有機溶剤を用い2層レジストパターン15ごと必要ないPt膜18、Ti膜17、及び、Pd膜16をリフトオフすることによりソース電極19及びドレイン電極20を形成する。
ここまでは、上記の実施例1と全く同様である。
次いで、ゲート酸化膜として用いるSOG膜31を例えば、100nmの厚さに塗布したのち、300℃でキュアする。
図8参照
次いで、レジストを塗布したのちソース電極19及びドレイン電極20上の窓開けパターンをコンタクト露光装置にて露光し、現像することによって、レジストパターン32を形成し、次いで、フッ酸を用いたウェットエッチングによりSOG膜31の露出部を除去してコンタクト用窓部33を形成する。
次いで、レジストパターン32を有機剥離したのち、例えば、コンタクト露光装置を用いて2層レジストパターン34をリフトオフ用マスクとして形成したのち、例えば、EB蒸着法により厚さが、例えば、10nmのTi膜35及び100nmのAu膜36を順次堆積させる。
次いで、有機溶剤を用いて2層レジストパターン34ごと必要ないAu膜36及びTi膜35をリフトオフしてゲート電極37とする。
最後に、出来上がり素子を測定しトランジスタ動作したものをダイシングにより切り出すことによって、本発明の実施例2のトップゲート型グラフェントランジスタの基本構成が完成する。
このように、本発明の実施例2においても、カーボンナノチューブの成長過程でカーボンナノチューブの頂面に必然的に形成されるグラフェンを利用し、また、その取り出しのためにSOG膜のキュアを利用しているので、単層グラファイトであるグラフェンを破壊することなく容易に取り出すことができる。
次に、図9乃至図11を参照して、本発明の実施例3のバックゲート型グラフェントランジスタの製造工程を説明する。
図9参照
まず、p型シリコン基板11に厚さが、例えば、100nmのSOG膜12を塗布した状態のままの基板を用意する。
一方、表面に例えば熱酸化によりSiO2 膜22を形成したp型シリコン基板21の表面にスパッタリング法を用いて厚さが、例えば、5nmのTiN膜24及び厚さが、例えば、1nmのCo膜25を順次堆積させて触媒金属23としたのち、例えば、100Paの圧力下においてアセチレンを原料としたCVD法によって600℃の成長温度でカーボンナノチューブ26を例えば、10μmの高さに成長させる。
この成長過程において、熱により溶融したCo膜25は局所的に凝集してカーボンナノチューブ26の成長核になってカーボンナノチューブ26が垂直方向に成長するとともに、このカーボンナノチューブ26の頂面にグラフェン27が形成される。
なお、この場合のグラフェンは六角格子の結晶軸が互いに異なった方向に配向した巨大多結晶からなる。
次いで、カーボンナノチューブ26を成長させたp型シリコン基板21とSOG膜12を設けたp型シリコン基板11とをグラフェン27とSOG膜12とが対向するように接触させたのち、未乾燥のSOG膜12を例えば、300℃の温度でキュアすることによって両方の基板を接着させる。
次いで、貼り合わせた基板を機械的に剥がし合うことにより最も密着の弱いカーボンナノチューブ26と触媒金属23との接合部で剥がれる。
ここまでは、上記の実施例1と全く同様である。
図10参照
次いで、レジストを塗布したのち、コンタクト露光装置にて露光し、現像することによって、レジストパターン41を形成し、次いで、硫酸+過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ26の露出部を除去し、残ったカーボンナノチューブ26をコンタクト部42とするグラフェン27の取り出しが完了となる。
このカーボンナノチューブ26の残存部がソース・ドレイン電極となるが、次工程で形成されるチャネル領域の各方向に合わせたパターニングが必要になる。
次いで、レジストパターン41を有機剥離したのち、新たにレジストを塗布し、次いで、例えば、電子ビーム露光装置を用い、幅1nm〜10nm、長さ0.5〜3μmのストライプ残しパターンを露光・現像することによって様々な方向性をもつレジストパターン13を形成する。
この時、各レジストパターン13の長軸方向が例えば、30°ずつ順次ずれるように露光する。
次いで、レジストパターン13をマスクとして、例えば、アルゴンを用いたイオンミリング法によりグラフェン27の露出部をエッチング除去してグラフェンチャネル部14を形成する。
次いで、レジストパターン13を有機剥離により除去する。
図11参照
次いで、例えば、コンタクト露光装置を用いて2層レジストパターン15をリフトオフ用マスクとして形成したのち、例えば、EB蒸着法により厚さが、例えば、100nmのPd膜16、10nmのTi膜17、200nmのPt膜18を順次堆積させる。
次いで、有機溶剤を用い2層レジストパターン15ごと必要ないPt膜18、Ti膜17、及び、Pd膜16をリフトオフすることによりソース電極19及びドレイン電極20を形成する。
この時、グラフェンチャネル部14の両端部にはカーボンナノチューブからなるコンタクト部42が存在するのでコンタクト抵抗が低減することになる。
次いで、例えば、EB蒸着法により厚さが、例えば、10nmのTi膜29及び100nmのAu膜30をp型シリコン基板11の裏面全体に堆積させることによってバックゲート28とする。
最後に、出来上がり素子を測定しトランジスタ動作したものをダイシングにより切り出すことによって、本発明の実施例3のバックゲート型グラフェントランジスタの基本構成が完成する。
このように、本発明の実施例3においては、カーボンナノチューブの成長過程でカーボンナノチューブの頂面に必然的に形成されるグラフェンを利用し、また、その取り出しのためにSOG膜のキュアを利用しているので、単層グラファイトであるグラフェンを破壊することなく容易に取り出すことができる。
また、グラフェンチャネル部の両端部にはグラフェンの形成工程で使用したカーボンナノチューブの一部をコンタクト部として残しているのでソース・ドレイン電極のコンタクト抵抗をより低減することができる。
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が必要であり、例えば、上記の各実施例においては、基板としてp型シリコン基板を用いているが、n型シリコン基板を用いても良いものであり、さらには、TiやW等の導電性基板を用いても良いものである。
また、上記の各実施例におけるカーボンナノチューブ成長基板は導電性基板である必要がないので、アンドープシリコン基板、或いは、ガラス基板等の絶縁基板を用いても良いものであり、さらに、実施例2のトップゲート型グラフェントランジスタの場合には、SOG膜を設ける側の基板の導電性基板である必要がないので、アンドープシリコン基板、或いは、ガラス基板等の絶縁基板を用いても良いものである。
また、上記の各実施例においてはリフトオフ用マスクを庇部を形成するために2層レジストで構成しているが、2層レジストに限られるものではなく、例えば、単層のレジストを形成したのち、表面をベンゼン処理したのち露光・現像しても良く、ベンゼン処理を施した表面部の溶解度が低くなるので庇部が形成される。
また、上記の各実施例においてはグラフェンチャネル部を形成する際に、パターン精度を高めるために電子ビーム露光装置を用いているが、電子ビーム露光法に限られるものではなく、紫外線を用いた光学露光法を用いても良いものである。
また、上記の各実施例においては、グラフェンを取り出す際に、未乾燥のSOG膜を用いているが、SOG膜に限られるものではなく、有機系の絶縁体を用いても良いものであり、この場合も、有機系絶縁体が未硬化の状態で両方の基板を貼り合わせれば良い。
また、上記の実施例3に示したカーボンナノチューブをコンタクト部して残す構成は、上記の実施例2のトップゲート型トランジスタにも適用されるものであり、実施例3と同様にソース・ドレイン電極のコンタクト抵抗を低減することができる。
また、上記の各実施例においては、絶縁ゲート型トランジスタとして説明しているが、実施例2に示したトップゲート型トランジスタの場合には、グラフェンチャネル部に絶縁膜を介することなくグラフェンに対してショットキーバリアを形成する金属材料をゲート電極として直接設けることによって、ショットキーバリアゲート型トランジスタとしても良いものである。
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) カーボンナノチューブの成長過程においてその先端に形成されたグラフェンを接着作用を有する絶縁体2によって基板1に貼り付け、前記グラフェン3をチャネルとしてその一方の端部にソース電極4を形成し且つ他方の端部にドレイン電極5を形成するとともに、ゲート電極6を設けたことを特徴とするグラフェントランジスタ。
(付記2) 上記グラフェン3の両端部に、前記グラフェン3を形成する際に用いたカーボンナノチューブが残存し、上記ソース電極4及びドレイン電極5が少なくとも一部において前記カーボンナノチューブに接触していることを特徴とする付記1記載のグラフェントランジスタ。
(付記3) 上記基板1が導電性基板1であり、前記基板1がゲート電極6として作用することを特徴とする付記1または2に記載のグラフェントランジスタ。
(付記4) 上記ゲート電極6が、上記ソース電極4とゲート電極6との間において、ゲート絶縁膜を介して設けられていることを特徴とする付記1または2に記載のグラフェントランジスタ。
(付記5) 上記接着作用を有する絶縁体2が、スピンオングラスであることを特徴とする付記1乃至4のいずれか1に記載のグラフェントランジスタ。
(付記6) カーボンナノチューブを成長させた第1の基板と接着作用を有する絶縁体2を設けた第2の基板とを対向して貼り合わせることによって、前記カーボンナノチューブの成長過程においてその先端に形成されたグラフェン3を前記接着作用を有する絶縁体2によって第2の基板に固着する工程、及び、前記グラフェン3をチャンネルとしたトランジスタを形成する工程を有することを特徴とするグラフェントランジスタの製造方法。 (付記7) 上記カーボンナノチューブを成長させるための触媒として、上記第1の基板の側からTiN及びCoを順次堆積させたTiN/Coを用いることを特徴とする付記6記載のグラフェントランジスタの製造方法。
(付記8) 上記グラフェン3から上記カーボンナノチューブを除去する際に、前記カーボンナノチューブの一部を残存させることを特徴とする付記6または7に記載のグラフェントランジスタの製造方法。
(付記9) 上記グラフェン3の素子形成領域を電子ビーム描画によって規定することを特徴とする付記6乃至8のいずれか1に記載のグラフェントランジスタの製造方法。
(付記10) 上記グラフェン3の素子形成領域を電子ビーム描画によって規定する際に、チャネル方向をグラフェン3の平面に対してさまざまに分布するように規定することを特徴とする付記6乃至9いずれか1に記載のグラフェントランジスタの製造方法。
本発明の活用例としては、高周波用の電界効果型トランジスタが典型的なものであるが、かならずしも、高周波用に限定されるものではなく、低周波用トランジスタや、グラフェントランジスタを並列接続することによって、電力用トランジスタとして用いても良いものである。
本発明の原理的構成の説明図である。 本発明の実施例1のバックゲート型グラフェントランジスタの途中までの製造工程の説明図である。 本発明の実施例1のバックゲート型グラフェントランジスタの図2以降の途中までの製造工程の説明図である。 本発明の実施例1のバックゲート型グラフェントランジスタの図3以降の製造工程の説明図である。 本発明の実施例2のトップゲート型グラフェントランジスタの途中までの製造工程の説明図である。 本発明の実施例2のトップゲート型グラフェントランジスタの図5以降の途中までの製造工程の説明図である。 本発明の実施例2のトップゲート型グラフェントランジスタの図6以降の途中までの製造工程の説明図である。 本発明の実施例2のトップゲート型グラフェントランジスタの図7以降の製造工程の説明図である。 本発明の実施例3のバックゲート型グラフェントランジスタの途中までの製造工程の説明図である。 本発明の実施例3のバックゲート型グラフェントランジスタの図9以降の途中までの製造工程の説明図である。 本発明の実施例3のバックゲート型グラフェントランジスタの図10以降の製造工程の説明図である。
符号の説明
1 基板
2 絶縁体
3 グラフェン
4 ソース電極
5 ドレイン電極
6 ゲート電極
11 p型シリコン基板
12 SOG膜
13 レジストパターン
14 グラフェンチャネル部
15 2層レジストパターン
16 Pd膜
17 Ti膜
18 Pt膜
19 ソース電極
20 ドレイン電極
21 p型シリコン基板
22 SiO2
23 触媒金属
24 TiN膜
25 Co膜
26 カーボンナノチューブ
27 グラフェン
28 バックゲート
29 Ti膜
30 Au膜
31 SOG膜
32 レジストパターン
33 コンタクト用窓部
34 2層レジストパターン
35 Ti膜
36 Au膜
37 ゲート電極
41 レジストパターン
42 コンタクト部

Claims (5)

  1. カーボンナノチューブの成長過程においてその先端に形成されたグラフェンを接着作用を有する絶縁体によって基板に貼り付け、前記グラフェンをチャネルとしてその一方の端部にソース電極を形成し且つ他方の端部にドレイン電極を形成するとともに、ゲート電極を設けたことを特徴とするグラフェントランジスタ。
  2. 上記グラフェンの両端部に、前記グラフェンを形成する際に用いたカーボンナノチューブが残存し、上記ソース電極及びドレイン電極が少なくとも一部において前記カーボンナノチューブに接触していることを特徴とする請求項1記載のグラフェントランジスタ。
  3. カーボンナノチューブを成長させた第1の基板と接着作用を有する絶縁体を設けた第2の基板とを対向して貼り合わせることによって、前記カーボンナノチューブの成長過程においてその先端に形成されたグラフェンを前記接着作用を有する絶縁体によって第2の基板に固着する工程、及び、前記グラフェンをチャンネルとしたトランジスタを形成する工程を有することを特徴とするグラフェントランジスタの製造方法。
  4. 上記カーボンナノチューブを成長させるための触媒として、上記第1の基板の側からTiN及びCoを順次堆積させたTiN/Coを用いることを特徴とする請求項3記載のグラフェントランジスタの製造方法。
  5. 上記グラフェンのチャネル領域を電子ビーム描画によって規定する際に、チャネル方向をグラフェンの平面に対してさまざまに分布するように規定することを特徴とする請求項3または4に記載のグラフェントランジスタの製造方法。
JP2007040775A 2007-02-21 2007-02-21 グラフェントランジスタ及びその製造方法 Expired - Fee Related JP5135825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007040775A JP5135825B2 (ja) 2007-02-21 2007-02-21 グラフェントランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040775A JP5135825B2 (ja) 2007-02-21 2007-02-21 グラフェントランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008205272A true JP2008205272A (ja) 2008-09-04
JP5135825B2 JP5135825B2 (ja) 2013-02-06

Family

ID=39782431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040775A Expired - Fee Related JP5135825B2 (ja) 2007-02-21 2007-02-21 グラフェントランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5135825B2 (ja)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235520A (ja) * 2007-03-20 2008-10-02 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
JP2010062333A (ja) * 2008-09-03 2010-03-18 Fujitsu Ltd 集積回路装置及びその製造方法
WO2010113518A1 (ja) * 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
CN101927998A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 石墨烯晶片、制造石墨烯晶片的方法、释放石墨烯层的方法和制造石墨烯器件的方法
KR101007424B1 (ko) * 2008-12-24 2011-01-12 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법
WO2011025216A2 (ko) * 2009-08-24 2011-03-03 한양대학교 산학협력단 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법
KR20110053012A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 그라펜 적층체 및 그의 제조방법
US7947955B2 (en) 2009-02-09 2011-05-24 Riken Apparatus and method for detecting terahertz wave
US20110121264A1 (en) * 2009-11-25 2011-05-26 Samsung Electronics Co., Ltd. Composite structure of graphene and nanostructure and method of manufacturing the same
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法
JP2011201735A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd グラフェン膜の製造方法及び半導体装置の製造方法
US8101980B2 (en) 2009-10-16 2012-01-24 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
CN102332375A (zh) * 2011-08-09 2012-01-25 上海交通大学 一种基于碳纳米管的介质阻挡微放电结构的制备方法
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
KR20120048241A (ko) * 2010-11-05 2012-05-15 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조 방법
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8227842B2 (en) 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
KR101173381B1 (ko) 2009-11-04 2012-08-10 한양대학교 산학협력단 1차원 구조물을 포함하는 전자 소자 및 그 제조 방법
JP2012247189A (ja) * 2011-05-25 2012-12-13 Hitachi Ltd グラフェンセンサ、該センサを利用した物質種分析装置および該センサを利用した物質種検知方法
CN102856364A (zh) * 2011-06-28 2013-01-02 三星电子株式会社 薄膜晶体管及其制造方法
JP2013502049A (ja) * 2009-08-07 2013-01-17 ガーディアン・インダストリーズ・コーポレーション グラフェンベースの層を含む電子デバイスおよび/またはその製造方法
KR101228992B1 (ko) 2012-07-11 2013-02-01 한국기계연구원 그래핀 패턴 형성방법 및 이를 이용하는 전계효과 트랜지스터 제작방법
JP2013046073A (ja) * 2011-08-26 2013-03-04 Samsung Electronics Co Ltd チューナブルバリアを備えるグラフェンスイッチング素子
JP2013110246A (ja) * 2011-11-21 2013-06-06 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
US20130161587A1 (en) * 2011-12-23 2013-06-27 Samsung Electronics Co., Ltd. Graphene devices and methods of manufacturing the same
US8492747B2 (en) 2009-10-26 2013-07-23 Samsung Electronics Co., Ltd. Transistor and flat panel display including thin film transistor
US8592799B2 (en) 2010-10-01 2013-11-26 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same
CN103500761A (zh) * 2013-09-28 2014-01-08 复旦大学 一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法
US8680638B2 (en) 2010-02-24 2014-03-25 Samsung Electronics Co., Ltd. Stack-type image sensor
JP2014086592A (ja) * 2012-10-24 2014-05-12 National Institute Of Advanced Industrial & Technology グラフェン膜の電極接続構造
CN103794495A (zh) * 2014-02-17 2014-05-14 江苏大学 一种基于石墨烯场效应晶体管的制备方法
US8785912B2 (en) 2010-12-29 2014-07-22 Samsung Electronics Co., Ltd. Graphene electronic device including a plurality of graphene channel layers
CN104103671A (zh) * 2013-02-15 2014-10-15 三星电子株式会社 石墨烯器件和电子设备
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
KR101480082B1 (ko) 2008-10-09 2015-01-08 삼성전자주식회사 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법
US8994079B2 (en) 2011-06-10 2015-03-31 Samsung Electronics Co., Ltd. Graphene electronic devices having multi-layered gate insulating layer
US9006044B2 (en) 2012-01-26 2015-04-14 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
CN104701146A (zh) * 2014-12-31 2015-06-10 中国科学院物理研究所 石墨烯纳米电子器件及其制备方法
JP2015207643A (ja) * 2014-04-18 2015-11-19 公立大学法人秋田県立大学 電界印加による薄膜の作成方法とこれを用いた薄膜半導体装置
US9257508B2 (en) 2012-01-26 2016-02-09 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
US9418770B2 (en) 2009-08-07 2016-08-16 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US9593019B2 (en) 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
US10145005B2 (en) 2015-08-19 2018-12-04 Guardian Glass, LLC Techniques for low temperature direct graphene growth on glass
US10167572B2 (en) 2009-08-07 2019-01-01 Guardian Glass, LLC Large area deposition of graphene via hetero-epitaxial growth, and products including the same
US10431354B2 (en) 2013-03-15 2019-10-01 Guardian Glass, LLC Methods for direct production of graphene on dielectric substrates, and associated articles/devices
JPWO2018159638A1 (ja) * 2017-02-28 2019-12-26 国立大学法人東京工業大学 テラヘルツ波を利用した、受光素子ならびに給電素子に適した炭素膜およびテラヘルツ波検出装置
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110100303B (zh) * 2017-11-28 2021-04-20 华为技术有限公司 一种石墨烯晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335532A (ja) * 2006-06-13 2007-12-27 Hokkaido Univ グラフェン集積回路
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
JP2007335532A (ja) * 2006-06-13 2007-12-27 Hokkaido Univ グラフェン集積回路
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6012029848; K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S. V. Dubonos, I. V. Grigorieva, A.A: 'Electric Field Effect in Atomically Thin Carbon Films' Science 306, 20041022, 666-669, American Association for the Advancement of Scienc *
JPN6012038757; Claire Berger, Zhimin Song, Xuebin Li, Xiaosong Wu, Nate Brown, Cecile Naud, Didier Mayou, Tianbo Li: 'Electronic Confinement and Coherence in Patterned Epitaxial Graphene' Science 312, 20060526, 1191-1196, American Association for the Advancement of Scienc *
JPN6012038758; Xiaogan Liang, Zengli Fu, Stephen Y. Chou: 'Graphene Transistors Fabricated via Transfer-Printing In Device Active-Areas on Large Wafer' Nano Letters Vol.7, No.12, 20071114, 3840-3844, American Chemical Society *
JPN7012002967; B. Obradovic, R. Kotlyar, F. Heinz, P. Matagne, T. Rakshit, M. D. Giles, M. A. Stettler, D. E. Nikon: 'Analysis of graphene nanoribbons as a channel material for field-effect transistors' Applied Physics Letters 88, 20060403, 142102, American Institute of Physics *

Cited By (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235520A (ja) * 2007-03-20 2008-10-02 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
JP2010062333A (ja) * 2008-09-03 2010-03-18 Fujitsu Ltd 集積回路装置及びその製造方法
KR101480082B1 (ko) 2008-10-09 2015-01-08 삼성전자주식회사 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법
KR101007424B1 (ko) * 2008-12-24 2011-01-12 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법
US7947955B2 (en) 2009-02-09 2011-05-24 Riken Apparatus and method for detecting terahertz wave
WO2010113518A1 (ja) * 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8524366B2 (en) 2009-06-23 2013-09-03 Oki Data Corporation Graphene wafer, method for manufacturing the graphene wafer, method for releasing a graphene layer, and method for manufacturing a graphene device
CN101927998B (zh) * 2009-06-23 2015-07-29 日本冲信息株式会社 石墨烯晶片、制造石墨烯晶片的方法、释放石墨烯层的方法和制造石墨烯器件的方法
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
EP2267761A3 (en) * 2009-06-23 2011-11-09 Oki Data Corporation Graphene wafer, method for manufacturing the graphene wafer, method for releasing a graphene layer, and method for manufacturing a graphene device
CN101927998A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 石墨烯晶片、制造石墨烯晶片的方法、释放石墨烯层的方法和制造石墨烯器件的方法
US9418770B2 (en) 2009-08-07 2016-08-16 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
KR20170096239A (ko) * 2009-08-07 2017-08-23 가디언 인더스트리즈 코퍼레이션. 그래핀 기반 층을 포함하는 전자 장치 및 그 제조방법
KR20180056806A (ko) * 2009-08-07 2018-05-29 가디언 인더스트리즈 코퍼레이션. 그래핀 기반 층을 포함하는 전자 장치 및 그 제조방법
KR101909852B1 (ko) 2009-08-07 2018-10-18 가디언 인더스트리즈 코퍼레이션. 그래핀 기반 층을 포함하는 전자 장치 및 그 제조방법
JP2013502049A (ja) * 2009-08-07 2013-01-17 ガーディアン・インダストリーズ・コーポレーション グラフェンベースの層を含む電子デバイスおよび/またはその製造方法
KR101968056B1 (ko) * 2009-08-07 2019-08-19 가디언 인더스트리즈 코퍼레이션. 그래핀 기반 층을 포함하는 전자 장치 및 그 제조방법
US10164135B2 (en) 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
US10167572B2 (en) 2009-08-07 2019-01-01 Guardian Glass, LLC Large area deposition of graphene via hetero-epitaxial growth, and products including the same
KR101154347B1 (ko) 2009-08-24 2012-06-13 한양대학교 산학협력단 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법
WO2011025216A2 (ko) * 2009-08-24 2011-03-03 한양대학교 산학협력단 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법
US8598568B2 (en) 2009-08-24 2013-12-03 Industry-University Cooperation Foundation, Hanyang University Photodetector using a graphene thin film and nanoparticles, and method for producing the same
WO2011025216A3 (ko) * 2009-08-24 2011-07-07 한양대학교 산학협력단 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법
US8227842B2 (en) 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8618587B2 (en) 2009-09-21 2013-12-31 HGST Netherlands B.V. Quantum well graphene structure formed on a dielectric layer having a flat surface
US8101980B2 (en) 2009-10-16 2012-01-24 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
US8487356B2 (en) 2009-10-16 2013-07-16 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
US8492747B2 (en) 2009-10-26 2013-07-23 Samsung Electronics Co., Ltd. Transistor and flat panel display including thin film transistor
KR101173381B1 (ko) 2009-11-04 2012-08-10 한양대학교 산학협력단 1차원 구조물을 포함하는 전자 소자 및 그 제조 방법
KR101603766B1 (ko) * 2009-11-13 2016-03-15 삼성전자주식회사 그라펜 적층체 및 그의 제조방법
US10071913B2 (en) 2009-11-13 2018-09-11 Samsung Electronics Co., Ltd. Graphene laminate and method of preparing the same
KR20110053012A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 그라펜 적층체 및 그의 제조방법
JP2011110694A (ja) * 2009-11-25 2011-06-09 Samsung Electronics Co Ltd グラフェンとナノ構造体との複合構造体及びその製造方法
US20110121264A1 (en) * 2009-11-25 2011-05-26 Samsung Electronics Co., Ltd. Composite structure of graphene and nanostructure and method of manufacturing the same
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法
US8680638B2 (en) 2010-02-24 2014-03-25 Samsung Electronics Co., Ltd. Stack-type image sensor
JP2011201735A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd グラフェン膜の製造方法及び半導体装置の製造方法
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
US8592799B2 (en) 2010-10-01 2013-11-26 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same
US8835899B2 (en) 2010-10-01 2014-09-16 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same
KR20120048241A (ko) * 2010-11-05 2012-05-15 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조 방법
US8405133B2 (en) 2010-11-05 2013-03-26 Samsung Electronics Co., Ltd. Semiconductor device including graphene and method of manufacturing the semiconductor device
KR101718961B1 (ko) 2010-11-05 2017-03-23 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조 방법
US8785912B2 (en) 2010-12-29 2014-07-22 Samsung Electronics Co., Ltd. Graphene electronic device including a plurality of graphene channel layers
JP2012247189A (ja) * 2011-05-25 2012-12-13 Hitachi Ltd グラフェンセンサ、該センサを利用した物質種分析装置および該センサを利用した物質種検知方法
US8994079B2 (en) 2011-06-10 2015-03-31 Samsung Electronics Co., Ltd. Graphene electronic devices having multi-layered gate insulating layer
CN102856364A (zh) * 2011-06-28 2013-01-02 三星电子株式会社 薄膜晶体管及其制造方法
US9882056B2 (en) 2011-06-28 2018-01-30 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
CN102332375A (zh) * 2011-08-09 2012-01-25 上海交通大学 一种基于碳纳米管的介质阻挡微放电结构的制备方法
JP2013046073A (ja) * 2011-08-26 2013-03-04 Samsung Electronics Co Ltd チューナブルバリアを備えるグラフェンスイッチング素子
JP2013110246A (ja) * 2011-11-21 2013-06-06 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
US8999812B2 (en) 2011-12-23 2015-04-07 Samsung Electronics Co., Ltd. Graphene devices and methods of manufacturing the same
KR101920713B1 (ko) * 2011-12-23 2018-11-22 삼성전자주식회사 그래핀 소자 및 그 제조방법
KR20130073712A (ko) * 2011-12-23 2013-07-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
US9293596B2 (en) 2011-12-23 2016-03-22 Samsung Electronics Co., Ltd. Graphene devices and methods of manufacturing the same
US20130161587A1 (en) * 2011-12-23 2013-06-27 Samsung Electronics Co., Ltd. Graphene devices and methods of manufacturing the same
US9006044B2 (en) 2012-01-26 2015-04-14 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same
US9257508B2 (en) 2012-01-26 2016-02-09 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors
KR101228992B1 (ko) 2012-07-11 2013-02-01 한국기계연구원 그래핀 패턴 형성방법 및 이를 이용하는 전계효과 트랜지스터 제작방법
JP2014086592A (ja) * 2012-10-24 2014-05-12 National Institute Of Advanced Industrial & Technology グラフェン膜の電極接続構造
CN104103671A (zh) * 2013-02-15 2014-10-15 三星电子株式会社 石墨烯器件和电子设备
US9593019B2 (en) 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
US10431354B2 (en) 2013-03-15 2019-10-01 Guardian Glass, LLC Methods for direct production of graphene on dielectric substrates, and associated articles/devices
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
CN103500761A (zh) * 2013-09-28 2014-01-08 复旦大学 一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法
CN103794495A (zh) * 2014-02-17 2014-05-14 江苏大学 一种基于石墨烯场效应晶体管的制备方法
JP2015207643A (ja) * 2014-04-18 2015-11-19 公立大学法人秋田県立大学 電界印加による薄膜の作成方法とこれを用いた薄膜半導体装置
CN104701146A (zh) * 2014-12-31 2015-06-10 中国科学院物理研究所 石墨烯纳米电子器件及其制备方法
US10145005B2 (en) 2015-08-19 2018-12-04 Guardian Glass, LLC Techniques for low temperature direct graphene growth on glass
JPWO2018159638A1 (ja) * 2017-02-28 2019-12-26 国立大学法人東京工業大学 テラヘルツ波を利用した、受光素子ならびに給電素子に適した炭素膜およびテラヘルツ波検出装置
JP7264349B2 (ja) 2017-02-28 2023-04-25 国立大学法人東京工業大学 テラヘルツ波を利用した、受光素子ならびに給電素子に適した炭素膜およびテラヘルツ波検出装置

Also Published As

Publication number Publication date
JP5135825B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP5135825B2 (ja) グラフェントランジスタ及びその製造方法
JP5186831B2 (ja) グラフェンを用いた電子デバイスの製造方法
US7858454B2 (en) Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
DE102012214559B4 (de) Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben
JP5312938B2 (ja) 電界効果トランジスタ
JP5157074B2 (ja) 電界効果トランジスタ及びその製造方法
US8859439B1 (en) Solution-assisted carbon nanotube placement with graphene electrodes
Kim et al. Fully transparent thin-film transistors based on aligned carbon nanotube arrays and indium tin oxide electrodes
JP2006505119A (ja) 電界効果トランジスタおよび該電界効果トランジスタの製造方法
KR100820174B1 (ko) 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법
WO2008075642A1 (ja) 半導体装置及びその製造方法
WO2009039338A1 (en) Dense array of field emitters using vertical ballasting structures
JP2006128233A (ja) 半導体材料および電界効果トランジスタとそれらの製造方法
WO2014162625A1 (ja) 接続構造及びその製造方法、半導体装置
JP2008135748A (ja) ナノチューブを利用した電界効果トランジスタ及びその製造方法
JP2013159489A (ja) グラフェンpn接合の製造方法
JP2007142197A (ja) 機能素子及びその製造方法
JP4864358B2 (ja) カーボンナノ細線トランジスタの製造方法
WO2020228421A1 (zh) 阵列基板、其制备方法及显示面板
JP5176444B2 (ja) 半導体装置
JP5098268B2 (ja) カーボンナノチューブの成長方法、カーボンナノチューブの構造体及び電界効果型トランジスタ
JP2010109037A (ja) グラファイト薄膜の切断方法、グラファイト薄膜を備える積層基板、およびこれを用いる電界効果トランジスタ
JP2013179274A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5135825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees