JP2014086592A

JP2014086592A - グラフェン膜の電極接続構造

Info

Publication number: JP2014086592A
Application number: JP2012234901A
Authority: JP
Inventors: Yuki Okikawa; 侑揮沖川; Takatoshi Yamada; 貴壽山田; Masataka Hasegawa; 雅考長谷川
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2012-10-24
Filing date: 2012-10-24
Publication date: 2014-05-12
Anticipated expiration: 2032-10-24
Also published as: JP6052730B2

Abstract

【課題】電子デバイス等に利用されるグラフェン膜に接続する電極の剥がれを防止する電極構造を提供する。
【解決手段】グラフェン膜１０３と直接接触している電極１０４に導電性の電極剥離防止機能層１０５を設け取り出し電極１０６と接続する構造とする。
【選択図】図１

Description

本発明は、電極剥離防止機能を有するグラフェン膜の電極接続構造に関するものである。

ＳＰ２結合した炭素原子による導電性の平面状結晶は「グラフェン膜」と呼ばれている。グラフェン膜については例えば非特許文献１に詳述されている。グラフェン膜は様々な形態の結晶性炭素膜の基本単位である。グラフェン膜による結晶性炭素膜の例としては、一層のグラフェン膜による単層グラフェン、ナノメートルサイズのグラフェン膜の数層から十層程度の積層体であるナノグラフェン、さらに数層から数十層程度のグラフェン膜積層体が基材面に対して垂直に近い角度で配向するカーボンナノウォール（例えば非特許文献２参照）などがある。

グラフェン膜による結晶性炭素膜は、高い移動度をもつことから高周波デバイスとしての利用が、また高い光透過率をもつことから透明導電膜や透明電極としての利用が期待されている。

グラフェン膜の製造方法については、これまで、天然黒鉛からの剥離法、炭化ケイ素の高温熱処理によるケイ素の脱離法、さらにさまざまな金属表面への形成法などが開発されているが、グラフェン膜による結晶性炭素膜を用いた電子デバイスは多岐にわたる工業的な利用が検討されており、そのため、高いスループットで大面積の成膜法が望まれている。近年では、銅箔表面への化学気相合成法（ＣＶＤ）によるグラフェン膜の形成法が開発されている（非特許文献３、４参照）。その中の一つの手法であるマイクロ波表面波プラズマCVD法（非特許文献５参照）は、低温かつ短時間でグラフェン膜を成膜することができ(特許文献１，２参照)、プラスチックなどの耐熱性が低い基板上での電子デバイスの作製が期待される。

PCT/JP2011/056352（産業技術総合研究所）透明導電性炭素膜の製造方法及び透明導電性炭素膜 PCT/JP2012/053098（産業技術総合研究所）グラフェンの製造方法及びグラフェン

Y. Wu, P. Qiao, T.Chong, Z. Shen, Adv.Mater. 14 (2002) pp.64-67 X. Li, W. Cai, J. An, S. Kim, J. Nah, D. Yang, R. Piner, A. Velamakanni, I. Jung, E. Tutuc, S. K. Banerjee, L. Colombo, R. S. Ruoff, Science, 324 (2009) pp.1312-1314 X. Li, Y. Zhu, W. Cai, M. Borysiak, B. Han, D. Chen, R. D. Piner, L. Colombo, R. S Ruoff, Nano Letters, 9 (2009) pp.4359-4363 J. Kim, M. Ishihara, Y. Koga, K. Tsugawa, M. Hasegawa, S. Iijima, Applied Physics Letters 98 (2011) pp. 091502-1 - 091502-3

このように、電子デバイスや透明導電膜等への利用が期待され、その作製法についても様々に検討されているグラフェン膜については、その実際的利用の観点からは、コンタクト電極との接触抵抗をいかに小さくするかが課題となっている。また、このこととも関連して、グラフェン膜の電気伝導機構を明確にしていくことも重要な課題になっている。

しかしながら、グラフェン膜は電極との密着性が良くないため、グラフェン膜利用のための検討が進展していないという事情がある。

例えば、グラフェン膜の電気伝導機構を明らかにする方法の一つとして、走査型プローブ顕微鏡による表面分析が有用な手法であると考えられる。この表面分析においては、高分解能測定を実現するために、試料表面を平坦にすること、また伝導機構を解明するためには薄膜の電極を形成することが必要となる。薄膜の電極にボンディングを行うことでデバイスに電圧を印加することができ、デバイス動作時のグラフェン膜の電気伝導機構を明らかにすることが可能となるからである。

しかしながら、従来の技術手法では、電極とグラフェン膜との密着性は悪く、また電極が薄いため、ボンディングを行うと電極が容易に剥がれてしまい、デバイスに電圧を印加することが困難であった。

そして、また、グラフェン膜をタッチパネルなどの透明導電膜として使用する場合、電極間に配線を形成する必要があるが、配線を行う電極とグラフェン膜との密着性が悪いと、電極が剥がれてしまいバイアスを印加することができないできないことになる。

このようなことから、グラフェン膜を用いたアプリケーションを進展させるためには、配線形成により電極剥がれが生じない構造にすることが求められる。

本発明は、以上のような事情に鑑みてなされたものであって、グラフェン膜上に直接形成した電極上にボンディングを行うと電極が剥がれるという問題を解決し、デバイスに電圧を印加することができ、またグラフェン透明導電膜に導通可能とすることのできる、グラフェン膜の新しい電極接続構造を提供することを課題としている。

本発明者らは、鋭意検討を重ねた結果、グラフェン膜上に直接接合した電極の少くとも一部を、電極剥離防止機能を有する構造とすることで前記の課題を解決可能であるとの知見を得た。

本発明は、このような知見に基づいて完成するに至ったものであり、以下のことを特徴としている。

[１] 基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と、
グラフェン膜上に設けられたコンタクト電極と、
コンタクト電極の一部を覆って設けられ、コンタクト電極がグラフェン層から剥離するのを防止するための導電性を有する電極剥離防止層と、
この記電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とするグラフェン膜の電極接続構造。

[２] 前記電極剥離防止層が、コンタクト電極の全てを覆って設けられていることを特徴とするグラフェン膜の電極接続構造。

[３] 基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と、
グラフェン膜の少くとも一部を覆って設けられ、前記グラフェン膜から剥離するのを防止するための導通性を有する、コンタクト電極を兼ねる電極剥離防止層と、
前記電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とするグラフェン膜の電極接続構造。

[４] 前記いずれかの電極接続構造を有することを特徴とする電子デバイス。

[５] 前記いずれかの電極接続構造を有することを特徴とするグラフェンの透明導電膜もしくは透明電極。

[６] 基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と
グラフェン膜上に設けられたコンタクト電極と、
グラフェン膜及びコンタクト電極を全て覆って設けられ、かつコンタクト電極上の一部にホールが存在する絶縁膜と、
絶縁膜中の一部の穴を全て覆って設けられ、コンタクト電極が前記グラフェン層から剥離するのを防止するための導通性を有する電極剥離防止層と、
電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とする電子デバイス。

本発明によれば、ボンディングを行う際に薄膜の電極が剥がれないようにすることができる。

また、グラフェン膜を用いたアプリケーションを作製する際、配線形成により電極剥がれが生じない構造にすることが可能となる。

薄膜のコンタクト電極上に電極剥離防止層を設けた素子の一例を示した断面・平面模式図である。薄膜の電極剥離防止層を有する電極接続構造の一例を示した断面・平面模式図である。電極剥離防止層を有する電極接続構造の一例を示した断面・平面模式図である。コンタクト電極上に電極剥離防止層を設けた電極接続構造の一例を示した断面・平面模式図である。電極剥離防止層を設けたグラフェン膜を用いた電子デバイスの一例を示した断面・平面模式図である。本発明によるグラフェン電界効果型トランジスタを例示した断面・平面模式図である。本発明による抵抗素子を例示した断面・平面模式図である。

本発明の電極剥離防止層を有するグラフェン膜の電極接続構造は、例えば、特定のデバイス構造を採用することにより実現される。

その例として、図１に薄膜のコンタクト電極上に電極剥離防止層を有する電極接続構造の断面図と真上から見た平面図を示す。（１０１）は基板、（１０２）は絶縁膜、（１０３）はグラフェン膜、（１０４）はコンタクト電極、（１０５）は電気導通性を有する電極剥離防止層、（１０６）は取り出し電極、（１０７）はボンディングしたワイヤーを示している。このデバイス構造では、グラフェン膜上に薄膜のコンタクト電極を形成し、電極剥離防止層がコンタクト電極の少くとも一部を覆い絶縁膜と直接接合した構造にしている。また、電極剥離防止層と取り出し電極が直接接合するような構造にしている。なお、ボンディングワイヤーは取り出し電極に接触している。

より好ましい実施の形態としては、基板（１０１）上の絶縁膜（１０２）の厚さは１００ｎｍ以上が望ましい。絶縁膜の厚みが１００ｎｍと比較して極端に小さい場合、ボンディングを施したときに、絶縁膜を介したリーク電流が生じる可能性がある。

グラフェン膜（１０３）の厚みは０．３ｎｍから３ｎｍ程度が望ましい。すなわち、１層のグラフェンから１０層程度の層数が望ましい。

電極剥離防止層（１０５）には、好ましくは、絶縁膜、例えばSiO２との密着性が良好なチタンもしくはクロム、またはこれらを主とする合金を用いる。また電極剥離防止層の厚みは１ｎｍから１００ｎｍ程度が望ましい。単層または多層のものとして構成することができる。なお、チタンを基板に蒸着する際には、チタンの酸化を防止するため、超高真空下での蒸着が好ましい。

電極剥離防止層（１０５）と取り出し電極（１０６）の厚さの合計は２５０ｎｍ以上が好ましい。電極剥離防止層と取り出し電極の厚さの合計が極端に小さいと、ボンディングを行う際の針の圧力に耐えられず、電極が剥がれてしまう恐れがある。

薄膜のコンタクト電極（１０４）の材料は任意に選ぶことが可能である。また、コンタクト電極の厚みは、５ｎｍから３０ｎｍ程度が好ましい。前述の表面分析測定を行うことを考える場合には、可能な限り電極を薄くした方が良いが、極端に薄いと導電性を確保できない可能性がある。

電極剥離防止層（１０５）の形成前に、絶縁膜（１０２）の表面をクリーニングすることが望ましい。このクリーニングには酸素プラズマによるアッシングが効果的であり、グラフェン膜や半導体プロセスで使用した樹脂などを燃焼することが可能である。酸素プラズマの出力は２００W、また処理時間は５分程度が好ましい。

コンタクト電極（１０４）が電極剥離防止機能を兼ね備えている場合、すなわちコンタクト電極がチタンもしくはクロムの場合、図２に示すような、薄膜の電極剥離防止層と取り出し電極を有する素子の構成が考えられる。

グラフェン膜をアプリケーションに用いることを考慮した、本発明による電極剥離防止層を有する電極接続構造は、主として特定のデバイス構造を採用することにより得ることができる。図３に、電極剥離防止層を有する素子の構造を例示する。電極剥離防止層（１０５）がグラフェン膜（１０３）の一部を覆い、更に電極剥離防止層が絶縁膜（１０２）と接触した構造にすることなどが考慮される。グラフェン膜と接触している電極は電極剥離防止層（１０５）となる。

電極剥離防止層以外の金属をコンタクト電極として用いたい場合、図４に示すような構造が考えられる。グラフェン膜（１０３）の一部をコンタクト電極（１０４）で覆い、更にコンタクト電極の全てを電極剥離防止層（１０５）で覆った構造をとっている。

デバイス面積を可能な限り小さくしたい場合、グラフェン膜とコンタクト電極上に絶縁膜を堆積させ、その上に電極剥離防止層と取り出し電極を有する構造が考えられる。図５は電極剥離防止機能のついた取り出し電極をもつグラフェン膜を用いたデバイスの一例を示す。なお、（１０８）はホールの空いた絶縁膜である。図５では、グラフェン膜（１０３）及びコンタクト電極（１０４）上に堆積させた絶縁膜（１０７）の一部にホールをあけることで、コンタクト電極と電極剥離防止層（１０５）との間で導通が取れた状態となっている。

コンタクト電極（１０４）は任意の材料を用いることが可能である。

以下、本発明を実施例に基づいて説明するが、本発明はこの実施例に限定されるものではない。

（実施例１）
本実施例においては、酸化膜付シリコン基板上にグラフェンをチャネルとした電界効果型トランジスタを作製し、作製したトランジスタの電極にボンディングを施すことで、電極と基板との密着性の評価を行っている。図６に、本実施例に用いたグラフェントランジスタの平面・断面模式図を示す。以下に、本実施例で用いたグラフェントランジスタの詳細を述べる。

本実施例に用いたグラフェントランジスタは、チャネルであるグラフェン膜（１０３）に、２つのコンタクト電極（１０４）が接合した構造となっている。各コンタクト電極の背面は全領域において前記グラフェン膜と接触している。さらに、電極剥離防止機能のついた取り出し電極（１０６）が前記コンタクト電極の一部を覆った構造となっている。本実施例で作製したグラフェントランジスタのチャネル長は５μｍ，チャネル幅は５μｍである。各コンタクト電極の厚みは、Tiが５ｎｍ、Auが１５ｎｍ、合計２０ｎｍであり、またコンタクト電極の面積は各々４０００μｍ^２である。一方、電極剥離防止機能のついた取り出し電極の厚みは、Tiが５０ｎｍ、Auが２００ｎｍ、合計２５０ｎｍであり、面積は各々３２０００μｍ^２である。なお、コンタクト電極と取り出し電極との接触面積は３８００μｍ^２である。デバイス作製手順は以下のとおりである。

本実施例においては、厚さ３３μｍの銅箔を基材とし、マイクロ波表面波プラズマCVD装置を用いてプラズマCVD処理を施した（特許文献１、２参照）。次に、作製したグラフェン膜をフルウチ化学製の酸化膜付シリコンウェハ(Bドープｐ＋−Si)上に転写した。なお、ラマン散乱分光スペクトルの測定により、作製した膜がグラフェン膜であることを確認している（非特許文献５参照）。
次にフォトリソグラフィ技術を用いてコンタクト電極（１０４）のパターニングを行った。パターニングにはSUSS MicroTec社製のコンタクトマスクアライナ（MJB4）を使用した。波長はｇ線、照度は約４０ｍW/ｃｍ^２であり、露光時間は２秒とした。フォトマスクは株式会社進映社製のクロムマスクを用いた。露光後は現像とベーキングを行うことで、シリコン基板上にフォトレジストによるパターニングを形成した。

フォトレジストによりパターニングした基板に金属を蒸着することでコンタクト電極（１０４）を形成した。株式会社エイコー・エンジニアリング製の真空蒸着装置により２種類の金属を蒸着した。蒸着した金属の膜厚は水晶振動子膜厚モニタにより制御している。基板は蒸着源から３００ｍｍ離れたところに設置した。なお、金属の蒸着は真空度が１０＾−５Pa以下で行った。金属の蒸着後、基板をアセトンに浸潤させ、フォトレジストを除去した。

次にフォトリソグラフィ技術を用いて導電性の電極剥離防止機能層及び取り出し電極（１０６）のパターニングを行った。フォトレジストのパターニングは段落［００２８］で述べた方法と同一方法で行った。フォトレジストのパターニング後、株式会社ヤマト科学製のプラズマアッシャPR５００を用いて、試料表面に対して表面処理を行った。具体的には、反応槽である石英チャンバに酸素を導入した状態でプラズマを発生させた。使用した酸素は１３０ｓｃｃｍであり、圧力は１００Paであった。プラズマの出力は２００Wとし、放電時間は５分とした。この処理後、真空蒸着装置を用いた金属蒸着とリフトオフを行うことで、グラフェントランジスタを完成させた。

次に、作製したグラフェントランジスタの取り出し電極（１０６）に対してボンディングを施した。ボンディングには株式会社ハイソル製のマニュアルウェッジボンダー７４００Dを使用した。ワイヤーには約２５μｍのアルミ線を用いた。なお、ボンディング方式はUS・TCサーモニック方式を採用している。１回目のボンディングは電極剥離防止層上にある取り出し電極上に行った。この時の超音波出力は２００Wであり、また超音波の出力時間は５０μｓであった。２回目のボンディングは作製した試料とは別に用意した電極に対して行っている。その結果、1回目、２回目ともに、電極とアルミワイヤが接触していることを確認した。なお、ボンディング前後のグラフェンの電気伝導特性はほとんど変わらなかった。

（実施例２）
他の実施例として、酸化膜付シリコン基板上にグラフェン膜を用いた抵抗素子を作製した。図７は、本実施例に用いた抵抗素子の平面・断面図を示している。本実施例に用いた抵抗素子は、正方形にパターニングされたグラフェン膜（１０３）に、４つのコンタクト電極（１０４）が接合した構造となっている。各コンタクト電極の背面は全領域において前記グラフェン膜と接触している。さらに、各コンタクト電極の一部を電極剥離防止機能をもたせた取り出し電極（１０６）で覆った構造となっている。パターニングされたグラフェン膜の一辺は３０μｍである。各コンタクト電極の厚みは、Tiが５ｎｍ、Auが１５ｎｍ、合計２０ｎｍであり、面積は各々４０７５μｍ^２である。一方、電極剥離防止機能をもたせた取り出し電極の厚みはTiが５０ｎｍ、Auが２００ｎｍ、合計２５０ｎｍであり、面積は各々１００００μｍ^２である。なお、コンタクト電極と取り出し電極との接触面積は３０２５μｍ^２である。抵抗素子の作製方法は、前記グラフェントランジスタの作製工程（段落［００２８］から段落［００３１］）と同一である。

作製した抵抗素子に対してボンディングを行った。ボンディングの条件は段落［００３２］で述べた条件と同一である。ボンディングを行った領域は、４つのコンタクト電極（１０４）から十分離れた電極剥離防止機能のついた取り出し電極（１０６）上で行った。ボンディングを行い、取り出し電極とアルミワイヤが良好に接続されていることを確認した。なお、ボンディング前後のグラフェンの電気伝導特性はほとんど変わらなかった。

作製した抵抗素子内の取り出し電極（１０６）において、ボンディングを行う領域を段落［００３４］の場合と変更した。すなわち、４つのコンタクト電極（１０４）の真上に存在する取り出し電極（１０６）上にボンディングを施した。ボンディングを行ったところ、アルミワイヤを引き上げる際、取り出し電極が剥がれてしまった。

もう一つの実施例として、酸化膜付シリコンにグラフェントランジスタを作製した（図６参照）。この実施例は、デバイス作製工程が段落［００３１］の部分で異なる以外は同一である。具体的には、取り付け電極（１０６）形成のための真空蒸着装置使用前の表面処理において、プラズマの出力は１００Wとし、放電時間を90秒とした。この処理後、真空蒸着装置を用いて金属の蒸着とリフトオフを行うことで、グラフェントランジスタを完成させた。

上記工程で作製したグラフェントランジスタに対してボンディングを施した。ボンディングの条件は段落［００３２］で述べた条件と同一である。ボンディングを行った領域は、２つのコンタクト電極（１０４）から十分離れた取り出し電極（１０６）上で行った。ボンディングを行ったところ、取り出し電極は剥がれてしまった。

１０１：基板
１０２：絶縁膜
１０３：グラフェン膜
１０４：コンタクト電極
１０５：電極剥離防止層
１０６：取り出し電極
１０７：ボンディングしたワイヤー
１０８：ホールが存在する絶縁膜

Claims

基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と、
グラフェン膜上に設けられたコンタクト電極と、
コンタクト電極の少くとも一部を覆って設けられ、コンタクト電極がグラフェン層から剥離するのを防止するための導通性を有する電極剥離防止層と、
この電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とするグラフェン膜の電極接続構造。
前記電極剥離防止層が、コンタクト電極の全てを覆って設けられていることを特徴とする請求項１に記載のグラフェン膜の電極接続構造。
基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と、
グラフェン膜の少くとも一部を覆って設けられ、グラフェン膜から剥離するのを防止するための導通性を有する、コンタクト電極を兼ねる電極剥離防止層と、
この電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とするグラフェン膜の電極接続構造。
請求項１から３のうちのいずれか一項に記載のグラフェン膜の電極接続構造を有することを特徴とする電子デバイス。
請求項１から３のうちのいずれか一項に記載のグラフェン膜の電極接続構造を有することを特徴とするグラフェンの透明導電膜もしくは透明電極。
基板と、
基板上に設けられた絶縁膜と、
絶縁膜上に設けられたグラフェン膜と
グラフェン膜上に設けられたコンタクト電極と、
グラフェン膜及びコンタクト電極を全て覆って設けられ、かつコンタクト電極上の一部にホールが存在する絶縁膜と、
この絶縁膜中の少くとも一部の穴を全て覆って設けられ、コンタクト電極がグラフェン層から剥離するのを防止するための導通性を有する電極剥離防止層と、
電極剥離防止層上に設けられた取り出し電極と、
を備えていることを特徴とする電子デバイス。