JP2008176362A - データ変換装置とデータ変換方法と電子装置 - Google Patents
データ変換装置とデータ変換方法と電子装置 Download PDFInfo
- Publication number
- JP2008176362A JP2008176362A JP2007006649A JP2007006649A JP2008176362A JP 2008176362 A JP2008176362 A JP 2008176362A JP 2007006649 A JP2007006649 A JP 2007006649A JP 2007006649 A JP2007006649 A JP 2007006649A JP 2008176362 A JP2008176362 A JP 2008176362A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- holding
- control unit
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 異なるデータ転送方式の２つの装置間で両装置とのデータ送受信の転送方式を変換して両装置間のデータ送受信を可能にし、一方の装置とのデータ送受信時に通信エラーが発生しても再送できるようにする。
【解決手段】 ホスト装置２とパラレルでデータ送受信するパラレルインタフェース制御部１４と、ＨＤＤ３とシリアルでデータ送受信するシリアルインタフェース制御部１６と、パラレルインタフェース制御部１４又はシリアルインタフェース制御部１６で受信したデータを保持する第１バッファメモリ１２と第２バッファメモリ１３と、その保持されているホスト装置２から受信したデータをシリアルインタフェース制御部１６によってＨＤＤ３へ送信させ、上記保持されているＨＤＤ３から受信したデータをパラレルインタフェース制御部１４によってホスト装置２へ送信させる主制御部１０を有する。
【選択図】 図１
【解決手段】 ホスト装置２とパラレルでデータ送受信するパラレルインタフェース制御部１４と、ＨＤＤ３とシリアルでデータ送受信するシリアルインタフェース制御部１６と、パラレルインタフェース制御部１４又はシリアルインタフェース制御部１６で受信したデータを保持する第１バッファメモリ１２と第２バッファメモリ１３と、その保持されているホスト装置２から受信したデータをシリアルインタフェース制御部１６によってＨＤＤ３へ送信させ、上記保持されているＨＤＤ３から受信したデータをパラレルインタフェース制御部１４によってホスト装置２へ送信させる主制御部１０を有する。
【選択図】 図１
Description
この発明は、異なるデータ転送方式の装置間でデータの送受信を行うデータ変換装置とデータ変換方法と、そのデータ変換装置を備えたファクシミリ装置、複写機、プリンタ、を含む画像形成装置及び画像処理装置、パーソナルコンピュータを含む情報処理装置を含む電子装置に関する。
ハードディスク装置（以下「ＨＤＤ」ともいう）を接続したデジタル複写機、ファクシミリ、プリンタを含む画像形成装置（例えば、特許文献１参照）があった。
上記ＨＤＤのインタフェースはデータをパラレル通信で送受信するパラレル転送方式、例えば、パラレルＡＴＡ（以下「ＰＡＴＡ」と略称する）インタフェースが長い間使用されてきたが、近年、データをシリアル通信で送受信するシリアル転送方式、例えば、シリアルＡＴＡ（以下「ＳＡＴＡ」と略称する）インタフェースに置き換わりつつある。
そこで、例えば、ＰＡＴＡインタフェースしか持たない画像形成装置のマザーボードで新しくＳＡＴＡインタフェースのＨＤＤを使用したい場合、パラレル転送方式で受信したデータをシリアル転送方式で送信、及びシリアル転送方式で受信したデータをパラレル転送方式で送信するためのデータ変換装置であるＰＡＴＡＳＡＴＡ変換装置（「ＰＡＴＡＳＡＴＡ変換チップ」ともいう）が必要になる。
上記ＨＤＤのインタフェースはデータをパラレル通信で送受信するパラレル転送方式、例えば、パラレルＡＴＡ（以下「ＰＡＴＡ」と略称する）インタフェースが長い間使用されてきたが、近年、データをシリアル通信で送受信するシリアル転送方式、例えば、シリアルＡＴＡ（以下「ＳＡＴＡ」と略称する）インタフェースに置き換わりつつある。
そこで、例えば、ＰＡＴＡインタフェースしか持たない画像形成装置のマザーボードで新しくＳＡＴＡインタフェースのＨＤＤを使用したい場合、パラレル転送方式で受信したデータをシリアル転送方式で送信、及びシリアル転送方式で受信したデータをパラレル転送方式で送信するためのデータ変換装置であるＰＡＴＡＳＡＴＡ変換装置（「ＰＡＴＡＳＡＴＡ変換チップ」ともいう）が必要になる。
図６に示すように、従来のＰＡＴＡＳＡＴＡ変換装置４０は、ＰＡＴＡインタフェースを持つマザーボード４１とパラレル通信ケーブル４３を介して、シリアルＡＴＡインタフェースを持つＨＤＤ４２とシリアル通信ケーブル４４を介してそれぞれ接続し、ＰＡＴＡとＳＡＴＡ間のインタフェース信号を変換する機能を持つ。
ところで、ＳＡＴＡインタフェースはシリアル高速転送を行うインタフェースであるので、インタフェース上の通信エラー（以下「シリアル通信エラー」ともいう）の発生が避けられない。
ＳＡＴＡの規格ではビットエラーレートは１０のマイナス１２乗であり、ＳＡＴＡインタフェースが１．５Ｇｂｐｓで転送を行うことを考えると、データ転送中は約１１分に１回の割合でシリアル通信エラーを発生することになる。
ＰＡＴＡＳＡＴＡ変換装置は、ＳＡＴＡインタフェース上でシリアル通信エラーを検出した場合、コマンド終了時にステータスとしてマザーボード側に伝える。
ところで、ＳＡＴＡインタフェースはシリアル高速転送を行うインタフェースであるので、インタフェース上の通信エラー（以下「シリアル通信エラー」ともいう）の発生が避けられない。
ＳＡＴＡの規格ではビットエラーレートは１０のマイナス１２乗であり、ＳＡＴＡインタフェースが１．５Ｇｂｐｓで転送を行うことを考えると、データ転送中は約１１分に１回の割合でシリアル通信エラーを発生することになる。
ＰＡＴＡＳＡＴＡ変換装置は、ＳＡＴＡインタフェース上でシリアル通信エラーを検出した場合、コマンド終了時にステータスとしてマザーボード側に伝える。
図７は、図６に示した従来のＰＡＴＡＳＡＴＡ変換装置４０とマザーボード４１とＨＤＤ４２とからなるシステムにおけるシリアル通信エラー検出からの処理を示すフローチャート図である。
ステップ（図中「Ｓ」で示す）２１で、ＰＡＴＡＳＡＴＡ変換装置が、マザーボードのＣＰＵからパラレル転送方式で送信されたコマンドに基づいて、マザーボードから同じくパラレル転送方式で送信されたデータをシリアル転送方式でＨＤＤへ転送中に、ＳＡＴＡインタフェース上でシリアル通信エラーが発生すると、ステップ２２でＨＤＤがシリアル通信エラーを検知して、ステップ２３で、ＨＤＤはコマンド終了後、ＰＡＴＡＳＡＴＡ変換装置にＳＡＴＡインタフェースを介してシリアル通信エラーを示すステータスを通知する。
ステップ（図中「Ｓ」で示す）２１で、ＰＡＴＡＳＡＴＡ変換装置が、マザーボードのＣＰＵからパラレル転送方式で送信されたコマンドに基づいて、マザーボードから同じくパラレル転送方式で送信されたデータをシリアル転送方式でＨＤＤへ転送中に、ＳＡＴＡインタフェース上でシリアル通信エラーが発生すると、ステップ２２でＨＤＤがシリアル通信エラーを検知して、ステップ２３で、ＨＤＤはコマンド終了後、ＰＡＴＡＳＡＴＡ変換装置にＳＡＴＡインタフェースを介してシリアル通信エラーを示すステータスを通知する。
ステップ２４で、ＰＡＴＡＳＡＴＡ変換装置はそのステータスを受けてＰＡＴＡインタフェースを介してマザーボードへシリアル通信エラーを示すステータスを通知し、ステップ２５で、マザーボード上のＣＰＵが、シリアル通信エラーを示すステータスに基づいてＰＡＴＡＳＡＴＡ変換装置へコマンドを再送信し、この処理を終了する。
特開２００４−２８０７０９号公報
しかしながら、従来のデータ変換装置では、マザーボード上のＣＰＵがコマンドを含むデータの再送を行わないようなソフトウェアが組み込まれている場合、データ変換装置からシリアル通信エラーの発生を示す通知があってもデータを再送しないため、ＨＤＤに記憶すべきデータが正常に記憶されずに損失したり、ＨＤＤから正常なデータを受け取れなくなる不具合が発生するという問題があった。
この発明は上記の点に鑑みてなされたものであり、異なるデータ転送方式の２つの装置間で両装置とのデータ送受信の転送方式を変換して両装置間のデータ送受信を可能にし、一方の装置とのデータ送受信時に通信エラーが発生しても再送できるようにすることを目的とする。
この発明は上記の点に鑑みてなされたものであり、異なるデータ転送方式の２つの装置間で両装置とのデータ送受信の転送方式を変換して両装置間のデータ送受信を可能にし、一方の装置とのデータ送受信時に通信エラーが発生しても再送できるようにすることを目的とする。
この発明は上記の目的を達成するため、次のデータ変換装置とデータ変換方法と電子装置を提供する。
（１）外部に接続した第１の装置と第１のデータ転送方式によってデータを送受信する第１の送受信手段と、外部に接続した第２の装置と上記第１のデータ転送方式とは異なる方式の第２のデータ転送方式によってデータを送受信する第２の送受信手段と、上記第１の送受信手段又は上記第２の送受信手段によって受信したデータを保持する保持手段と、上記保持手段に保持されている上記第１の送受信手段によって受信したデータを上記第２の送受信手段によって上記第２の装置へ送信させ、上記保持手段に保持されている上記第２の送受信手段によって受信したデータを上記第１の送受信手段によって上記第１の装置へ送信させる制御手段を備えたデータ変換装置。
（１）外部に接続した第１の装置と第１のデータ転送方式によってデータを送受信する第１の送受信手段と、外部に接続した第２の装置と上記第１のデータ転送方式とは異なる方式の第２のデータ転送方式によってデータを送受信する第２の送受信手段と、上記第１の送受信手段又は上記第２の送受信手段によって受信したデータを保持する保持手段と、上記保持手段に保持されている上記第１の送受信手段によって受信したデータを上記第２の送受信手段によって上記第２の装置へ送信させ、上記保持手段に保持されている上記第２の送受信手段によって受信したデータを上記第１の送受信手段によって上記第１の装置へ送信させる制御手段を備えたデータ変換装置。
（２）上記のようなデータ変換装置において、上記保持手段に上記第２の送受信手段によって受信したデータが正常に受信して保持された後に上記第１の送受信手段によって上記第１の装置へ送信を開始させる手段を設けたデータ変換装置。
（３）上記のようなデータ変換装置において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記保持手段に保持されている上記第１の送受信手段によって受信したデータを上記第２の送受信手段によって上記第２の装置へ再送信させる手段を設けたデータ変換装置。
（３）上記のようなデータ変換装置において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記保持手段に保持されている上記第１の送受信手段によって受信したデータを上記第２の送受信手段によって上記第２の装置へ再送信させる手段を設けたデータ変換装置。
（４）上記のようなデータ変換装置において、上記保持手段は、所定のデータ量毎の複数の保持領域からなり、上記第１の送受信手段によって上記第１の装置から上記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、その受信した各データを上記各保持領域にそれぞれ振り分けて保持させる手段と、上記第２の装置にデータを上記各保持領域にそれぞれ格納できるデータ量で複数に分割して送信するように要求する手段と、その手段による要求に対して上記第２の送受信手段によって上記第２の装置から上記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、その受信した各データを上記各保持領域にそれぞれ振り分けて保持させる手段を設けたデータ変換装置。
（５）上記のようなデータ変換装置において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記保持手段の各保持領域に保持されているデータの内で通信エラーの通知を受けたデータを上記第２の送受信手段によって上記第２の装置へ再送信させる手段を設けたデータ変換装置。
（６）上記のようなデータ変換装置において、上記再送信を予め設定した回数繰り返させる手段を設けたデータ変換装置。
（７）上記のようなデータ変換装置において、上記第２の送受信手段によって上記第２の装置から受信したデータについて通信エラーを検知したとき、上記第２の装置に上記通信エラーを検知したデータの再送信を要求する手段を設けたデータ変換装置。
（８）上記のようなデータ変換装置において、上記再送信の要求を予め設定した回数繰り返させる手段を設けたデータ変換装置。
（９）上記のようなデータ変換装置において、上記第１のデータ転送方式はパラレル転送方式であり、上記第２のデータ転送方式はシリアル転送方式であるデータ変換装置。
（１０）上記のようなデータ変換装置において、上記第１の装置がホスト装置であるデータ変換装置。
（１１）上記のようなデータ変換装置を備えた電子装置。
（６）上記のようなデータ変換装置において、上記再送信を予め設定した回数繰り返させる手段を設けたデータ変換装置。
（７）上記のようなデータ変換装置において、上記第２の送受信手段によって上記第２の装置から受信したデータについて通信エラーを検知したとき、上記第２の装置に上記通信エラーを検知したデータの再送信を要求する手段を設けたデータ変換装置。
（８）上記のようなデータ変換装置において、上記再送信の要求を予め設定した回数繰り返させる手段を設けたデータ変換装置。
（９）上記のようなデータ変換装置において、上記第１のデータ転送方式はパラレル転送方式であり、上記第２のデータ転送方式はシリアル転送方式であるデータ変換装置。
（１０）上記のようなデータ変換装置において、上記第１の装置がホスト装置であるデータ変換装置。
（１１）上記のようなデータ変換装置を備えた電子装置。
（１２）外部に接続した第１の装置と第１のデータ転送方式によってデータを送受信する第１の送受信工程と、外部に接続した第２の装置と上記第１のデータ転送方式とは異なる方式の第２のデータ転送方式によってデータを送受信する第２の送受信工程と、上記第１の送受信工程又は上記第２の送受信工程によって受信したデータを保持する保持工程と、上記保持工程によって保持された上記第１の送受信工程で受信したデータを上記第２の送受信工程によって上記第２の装置へ送信させ、上記保持工程によって保持された上記第２の送受信工程で受信したデータを上記第１の送受信工程によって上記第１の装置へ送信させる制御工程とからなるデータ変換方法。
（１３）上記のようなデータ変換方法において、上記保持工程によって上記第２の送受信工程で受信したデータが正常に受信して保持された後に上記第１の送受信工程によって上記第１の装置へ送信を開始させる工程を設けたデータ変換方法。
（１４）上記のようなデータ変換方法において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記保持工程によって保持されている上記第１の送受信工程によって受信したデータを上記第２の送受信工程によって上記第２の装置へ再送信させる工程を設けたデータ変換方法。
（１４）上記のようなデータ変換方法において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記保持工程によって保持されている上記第１の送受信工程によって受信したデータを上記第２の送受信工程によって上記第２の装置へ再送信させる工程を設けたデータ変換方法。
（１５）上記のようなデータ変換方法において、上記第１の送受信工程によって上記第１の装置から上記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、その受信した各データを所定のデータ量毎の複数の保持領域にそれぞれ振り分けて保持させる工程と、上記第２の装置にデータを上記各保持領域にそれぞれ格納できるデータ量で複数に分割して送信するように要求する工程と、その工程による要求に対して上記第２の送受信工程によって上記第２の装置から上記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、その受信した各データを上記各保持領域にそれぞれ振り分けて保持させる工程を設けたデータ変換方法。
（１６）上記のようなデータ変換方法において、上記第２の装置へ送信したデータについて上記第２の装置から通信エラーの通知を受けたとき、上記各保持領域に保持されているデータの内で通信エラーの通知を受けたデータを上記第２の送受信工程によって上記第２の装置へ再送信させる工程を設けたデータ変換方法。
（１７）上記のようなデータ変換方法において、上記再送信を予め設定した回数繰り返させる工程を設けたデータ変換方法。
（１８）上記のようなデータ変換方法において、上記第２の送受信工程によって上記第２の装置から受信したデータについて通信エラーを検知したとき、上記第２の装置に上記通信エラーを検知したデータの再送信を要求する工程を設けたデータ変換方法。
（１９）上記のようなデータ変換方法において、上記再送信の要求を予め設定した回数繰り返させる工程を設けたデータ変換方法。
（２０）上記のようなデータ変換方法において、上記第１のデータ転送方式はパラレル転送方式であり、上記第２のデータ転送方式はシリアル転送方式であるデータ変換方法。
（２１）上記のようなデータ変換方法において、上記第１の装置がホスト装置であるデータ変換方法。
（１７）上記のようなデータ変換方法において、上記再送信を予め設定した回数繰り返させる工程を設けたデータ変換方法。
（１８）上記のようなデータ変換方法において、上記第２の送受信工程によって上記第２の装置から受信したデータについて通信エラーを検知したとき、上記第２の装置に上記通信エラーを検知したデータの再送信を要求する工程を設けたデータ変換方法。
（１９）上記のようなデータ変換方法において、上記再送信の要求を予め設定した回数繰り返させる工程を設けたデータ変換方法。
（２０）上記のようなデータ変換方法において、上記第１のデータ転送方式はパラレル転送方式であり、上記第２のデータ転送方式はシリアル転送方式であるデータ変換方法。
（２１）上記のようなデータ変換方法において、上記第１の装置がホスト装置であるデータ変換方法。
この発明によるデータ変換装置とデータ変換方法と電子装置は、異なるデータ転送方式の２つの装置間で両装置とのデータ送受信の転送方式を変換して両装置間のデータ送受信を可能にし、一方の装置とのデータ送受信時に通信エラーが発生しても内部にデータを保持しているので再送することができる。
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
〔実施例〕
図１は、この発明の一実施例であるデータ変換システムの機能構成を示すブロック図である。
このデータ変換システムは、例えば、複写機、プリンタ、ファクシミリ装置、複合機、パーソナルコンピュータを含む画像処理装置、画像形成装置、情報処理装置、電子装置に適用可能であり、全体のシステム構成として、パラレル−シリアル変換部１、ホスト装置２、ハードディスク装置（ＨＤＤ）３からなり、パラレル−シリアル変換部１は、外部に接続した第１の装置であるホスト装置２とパラレル通信線４で接続されており、同じく外部に接続した第２の装置であるＨＤＤ３とシリアル通信線５で接続されている。
〔実施例〕
図１は、この発明の一実施例であるデータ変換システムの機能構成を示すブロック図である。
このデータ変換システムは、例えば、複写機、プリンタ、ファクシミリ装置、複合機、パーソナルコンピュータを含む画像処理装置、画像形成装置、情報処理装置、電子装置に適用可能であり、全体のシステム構成として、パラレル−シリアル変換部１、ホスト装置２、ハードディスク装置（ＨＤＤ）３からなり、パラレル−シリアル変換部１は、外部に接続した第１の装置であるホスト装置２とパラレル通信線４で接続されており、同じく外部に接続した第２の装置であるＨＤＤ３とシリアル通信線５で接続されている。
パラレル−シリアル変換部１の内部は、パラレル通信線４を接続するパラレルインタフェース部１５と、ホスト装置２と第１のデータ転送方式のパラレル転送（パラレル通信）方式によってデータを送受信する第１の送受信手段であるパラレルインタフェース制御部１４と、シリアル通信線５を接続するシリアルインタフェース部１７と、ＨＤＤ３と上記第１のデータ転送方式とは異なる方式の第２のデータ転送方式のシリアル転送（シリアル通信）方式によってデータを送受信する第２の送受信手段であるシリアルインタフェース制御部１６を備えている。
また、パラレルインタフェース制御部１４の制御によってホスト装置２から受信したデータと、シリアルインタフェース制御部１６の制御によってＨＤＤ３から受信したデータを保持する保持手段である第１バッファメモリ１２と第２バッファメモリ１３を備えている。
この第１バッファメモリ１２と第２バッファメモリ１３は、後述するようにシリアルインタフェース側でシリアル通信エラーが発生した場合、ホスト装置２からデータ（コマンドを含む）の再送を行わなくて済むように再送用のデータを保持するメモリの役割を果たす。
この第１バッファメモリ１２と第２バッファメモリ１３は、それぞれ１２８セクタ分の容量を備えており、その各容量を合計すると、ＨＤＤ３が１回のコマンドでリードライトできるデータ量の最大値２５６セクタ分の容量に相当する。そして、この第１バッファメモリ１２と第２バッファメモリ１３により、２５６セクタ分のデータを１２８セクタ毎に分割して送受信することができる。
さらに、上記第１バッファメモリ１２と上記第２バッファメモリ１３へのデータの振り分けを制御するメモリ制御部１１も備えている。
この第１バッファメモリ１２と第２バッファメモリ１３は、それぞれ１２８セクタ分の容量を備えており、その各容量を合計すると、ＨＤＤ３が１回のコマンドでリードライトできるデータ量の最大値２５６セクタ分の容量に相当する。そして、この第１バッファメモリ１２と第２バッファメモリ１３により、２５６セクタ分のデータを１２８セクタ毎に分割して送受信することができる。
さらに、上記第１バッファメモリ１２と上記第２バッファメモリ１３へのデータの振り分けを制御するメモリ制御部１１も備えている。
また、ＣＰＵ，ＲＯＭ及びＲＡＭからなるマイクロコンピュータによって実現され、このパラレル−シリアル変換部１の全体の制御を司り、上記第１バッファメモリ１２又は第２バッファメモリ１３に保持されているホスト装置２から受信したデータをＨＤＤ３へ送信させ、ＨＤＤ３から受信したデータをホスト装置２へ送信させる制御手段である主制御部１０を備えている。
さらに、上記シリアルインタフェース制御部１６の内部には、図示を省略した外部のＣＰＵ（例えば、ホスト装置２の主制御部２０）により、所定の設定値をリードライト可能なレジスタ１８を備えており、後述する制御処理によって、ＨＤＤ３とのデータ送受信において、シリアル通信エラーが発生したときの再送時の再送回数を設定することができ、その設定回数再送を繰り返す。
さらに、上記シリアルインタフェース制御部１６の内部には、図示を省略した外部のＣＰＵ（例えば、ホスト装置２の主制御部２０）により、所定の設定値をリードライト可能なレジスタ１８を備えており、後述する制御処理によって、ＨＤＤ３とのデータ送受信において、シリアル通信エラーが発生したときの再送時の再送回数を設定することができ、その設定回数再送を繰り返す。
一方、ホスト装置２は、各種の画像形成装置やパーソナルコンピュータを含む情報処理装置、電子装置であり、ＣＰＵ，ＲＯＭ及びＲＡＭからなるマイクロコンピュータによって実現され、この装置全体の制御を司り、ＨＤＤ３へデータの記憶の要求（ライトコマンド）とその記憶させるデータの送信と、ＨＤＤ３に対する所定のデータの読み出し要求（リードコマンド）とその要求に対して送信されたデータの受信を含む各種の処理を行う主制御部２０と、上記送信及び受信するデータ（コマンドを含む）を蓄積する記憶部であるデータ蓄積部２１と、パラレル−シリアル変換部１との間のデータのやり取りをパラレル転送方式で行う制御をするパラレルインタフェース制御部２２と、パラレル−シリアル変換部１とのパラレル通信線４を接続するパラレルインタフェース部２３を備えている。
ＨＤＤ３は、大容量の記憶装置であり、文書や画像のデータを含む各種のデータを記憶して読み出し可能に蓄積する記憶部３０と、パラレル−シリアル変換部１との間のデータのやり取りをシリアル転送方式で行う制御と、シリアル通信エラーの検知に係る各種の処理を含む各種の制御処理を行うシリアルインタフェース制御部３１と、パラレル−シリアル変換部１とのシリアル通信線５を接続するシリアルインタフェース部３２を備えている。
このデータ変換システムにおける基本的なデータ送受信の処理は、パラレル−シリアル変換部１は、ホスト装置２との間でパラレルインタフェース制御部１４によってパラレル通信でデータを受信し、その受信したデータを一時的に第１バッファメモリ１２又は第２バッファメモリ１３に蓄積して保持し、その保持したデータをシリアルインタフェース制御部１６によってシリアル通信でＨＤＤ３へ送信する。
ここで、シリアルインタフェース上では高速なレートでの転送が行われるため、１０のマイナス１２乗のエラーレート以下でエラーが発生することが規格で許容されている。
ここで、シリアルインタフェース上では高速なレートでの転送が行われるため、１０のマイナス１２乗のエラーレート以下でエラーが発生することが規格で許容されている。
次に、このデータ変換システムにおけるデータ転送手順について説明する。
以下の説明では、パラレル−シリアル変換部１での、第１バッファメモリ１２及び第２バッファメモリ１３の使用方法と、データ転送コマンドの変換方法と、コマンド，データの再送方法とに着目して説明しており、内部の構成と処理を一部省略して説明する。
以下の説明では、パラレル−シリアル変換部１での、第１バッファメモリ１２及び第２バッファメモリ１３の使用方法と、データ転送コマンドの変換方法と、コマンド，データの再送方法とに着目して説明しており、内部の構成と処理を一部省略して説明する。
「ケース１：ホスト装置２がＨＤＤ３から１リードコマンドで１２９セクタ以上２５６セクタ以下のデータをリードする場合」
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３に記憶されているＮ（１２８＜Ｎ≦２５６の整数）セクタの所定のデータを読み出す要求のリード（ＲＥＡＤ）コマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からリードコマンドを受信すると、主制御部１０に送る。
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３に記憶されているＮ（１２８＜Ｎ≦２５６の整数）セクタの所定のデータを読み出す要求のリード（ＲＥＡＤ）コマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からリードコマンドを受信すると、主制御部１０に送る。
（手順２）
パラレル−シリアル変換部１の主制御部１０は、リードコマンドの示すＮセクタのうち、前半１２８セクタ分をリードする要求の第１リードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第１リードコマンドを発行し、ＨＤＤ３へ上記第１リードコマンドをシリアル転送方式で送信する。
パラレル−シリアル変換部１の主制御部１０は、リードコマンドの示すＮセクタのうち、前半１２８セクタ分をリードする要求の第１リードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第１リードコマンドを発行し、ＨＤＤ３へ上記第１リードコマンドをシリアル転送方式で送信する。
第１リードコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで第１リードコマンドの再送信を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
ここで、パラレル−シリアル変換部１からＨＤＤ３へのコマンド送信時のシリアル通信エラー検知処理について説明する。
図２に示すように、ステップ（図中「Ｓ」で示す）１で第１リードコマンドの発行後にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号（シリアルの制御コード）を送信し、ステップ４でパラレル−シリアル変換部のパラレルシリアル制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
図２に示すように、ステップ（図中「Ｓ」で示す）１で第１リードコマンドの発行後にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号（シリアルの制御コード）を送信し、ステップ４でパラレル−シリアル変換部のパラレルシリアル制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
（手順３）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第１リードコマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第１バッファメモリ１２へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、第１リードコマンドに基づいてＨＤＤ３から送信される１２８セクタ分のリード（ＲＥＡＤ）データをシリアル転送方式で受信すると、第１バッファメモリ１２に送ってストアする。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第１リードコマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第１バッファメモリ１２へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、第１リードコマンドに基づいてＨＤＤ３から送信される１２８セクタ分のリード（ＲＥＡＤ）データをシリアル転送方式で受信すると、第１バッファメモリ１２に送ってストアする。
リードデータの受信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順２から処理をやり直す。すなわち、ＨＤＤ３にシリアル通信エラーが検知されたデータの再送信を要求する。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
ここで、ＨＤＤ３からパラレル−シリアル変換部１へのデータ送信時のシリアル通信エラー検知処理について説明する。
図３に示すように、ステップ（図中「Ｓ」で示す）１１で第１リードコマンドに基づくデータ送信後にシリアル通信エラーが発生し、ステップ１２でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤからのデータ受信時にシリアル通信エラーを検知すると、ステップ１３でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤのシリアルインタフェース制御部へエラー信号（シリアルの制御コード）を送信し、ＨＤＤのシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。ＨＤＤは、シリアル通信エラーを検知すると、パラレル−シリアル変換部からの次のコマンド待ちをする。
図３に示すように、ステップ（図中「Ｓ」で示す）１１で第１リードコマンドに基づくデータ送信後にシリアル通信エラーが発生し、ステップ１２でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤからのデータ受信時にシリアル通信エラーを検知すると、ステップ１３でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤのシリアルインタフェース制御部へエラー信号（シリアルの制御コード）を送信し、ＨＤＤのシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。ＨＤＤは、シリアル通信エラーを検知すると、パラレル−シリアル変換部からの次のコマンド待ちをする。
（手順４）
第１バッファメモリ１２にデータをストア後、主制御部１０が残りのＮ−１２８セクタ分のデータの読み出しを要求する第２リードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第２リードコマンドを発行し、ＨＤＤ３へ上記第２リードコマンドをシリアル転送方式で送信する。
第１バッファメモリ１２にデータをストア後、主制御部１０が残りのＮ−１２８セクタ分のデータの読み出しを要求する第２リードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第２リードコマンドを発行し、ＨＤＤ３へ上記第２リードコマンドをシリアル転送方式で送信する。
第２リードコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで第２リードコマンドの再送信を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
（手順５）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第２リードコマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第２バッファメモリ１３へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、第２リードコマンドに基づいてＨＤＤ３から送信されるＮ−１２８セクタ分のリードデータをシリアル転送方式で受信すると、第２バッファメモリ１３に送ってストアする。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第２リードコマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第２バッファメモリ１３へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、第２リードコマンドに基づいてＨＤＤ３から送信されるＮ−１２８セクタ分のリードデータをシリアル転送方式で受信すると、第２バッファメモリ１３に送ってストアする。
リードデータの受信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順４から処理をやり直す。すなわち、ＨＤＤ３にシリアル通信エラーが検知されたデータの再送信を要求する。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
（手順６）
上記１〜５の手順が終了し、発行したコマンド分のデータが全て正常に受信されて第１バッファメモリ１２と第２バッファメモリ１３に蓄えられて保持された後、主制御部１０からの指示により、パラレルインタフェース制御部１４が第１バッファメモリ１２と第２バッファメモリ１３の順で蓄えられたデータをパラレル転送方式でホスト装置２へ送信する。
そして、パラレル−シリアル変換部１の主制御部１０は、コマンドの実行終了を割り込み信号線でホスト装置２に通知する。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１リードコマンド毎に上述の処理を繰り返す。
上記１〜５の手順が終了し、発行したコマンド分のデータが全て正常に受信されて第１バッファメモリ１２と第２バッファメモリ１３に蓄えられて保持された後、主制御部１０からの指示により、パラレルインタフェース制御部１４が第１バッファメモリ１２と第２バッファメモリ１３の順で蓄えられたデータをパラレル転送方式でホスト装置２へ送信する。
そして、パラレル−シリアル変換部１の主制御部１０は、コマンドの実行終了を割り込み信号線でホスト装置２に通知する。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１リードコマンド毎に上述の処理を繰り返す。
上記の処理でデータ送信を行うことによる効果を次に列挙する。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）バッファメモリを１２８セクタ毎に２つに分割して使用し、コマンドを２回に分けて発行するので１２９セクタ以降でエラーが発生した場合、Ｎ−１２８分の再送を行えば良くなり、分割しない場合はＮセクタ分の再送になるので、分割した方が再送にかかる時間を短くすることができる。
（３）レジスタの設定で再送のリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）バッファメモリを１２８セクタ毎に２つに分割して使用し、コマンドを２回に分けて発行するので１２９セクタ以降でエラーが発生した場合、Ｎ−１２８分の再送を行えば良くなり、分割しない場合はＮセクタ分の再送になるので、分割した方が再送にかかる時間を短くすることができる。
（３）レジスタの設定で再送のリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
「ケース２：ホスト装置２がＨＤＤ３から１リードコマンドで１２８セクタ以下のデータをリードする場合」
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３に記憶されているＮ（≦１２８の整数）セクタの所定のデータを読み出す要求のリードコマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からリードコマンドを受信すると、主制御部１０に送る。
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３に記憶されているＮ（≦１２８の整数）セクタの所定のデータを読み出す要求のリードコマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からリードコマンドを受信すると、主制御部１０に送る。
（手順２）
パラレル−シリアル変換部１の主制御部１０は、上記Ｎセクタ分のリードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記リードコマンドを発行し、ＨＤＤ３へ上記リードコマンドをシリアル転送方式で送信する。
リードコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数までリードコマンドの再送信を行う。
パラレル−シリアル変換部１の主制御部１０は、上記Ｎセクタ分のリードコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記リードコマンドを発行し、ＨＤＤ３へ上記リードコマンドをシリアル転送方式で送信する。
リードコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数までリードコマンドの再送信を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
ここで、パラレル−シリアル変換部１からＨＤＤ３へのコマンド送信時のシリアル通信エラー検知処理については、図２に示したように、ステップ１でリードコマンドの発行後にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号を送信し、ステップ４でパラレル−シリアル変換部のシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
（手順３）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第１バッファメモリ１２へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、リードコマンドに基づいてＨＤＤ３から送信されるリードデータを受信すると、第１バッファメモリ１２に送ってストアする。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンドの発行に成功後、主制御部１０はメモリ制御部１１に指示を送り、メモリ制御部１１は第１バッファメモリ１２へのデータの蓄積に切り換え、シリアルインタフェース制御部１６は、リードコマンドに基づいてＨＤＤ３から送信されるリードデータを受信すると、第１バッファメモリ１２に送ってストアする。
リードデータの受信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順２から処理をやり直す。すなわち、ＨＤＤ３にシリアル通信エラーが検知されたデータの再送信を要求する。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
ここで、ＨＤＤ３からパラレル−シリアル変換部１へのデータ送信時のシリアル通信エラー検知処理については、図３に示したように、ステップ１１でリードコマンドに基づくデータ送信後にシリアル通信エラーが発生し、ステップ１２でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤからのデータ受信時にシリアル通信エラーを検知すると、ステップ１３でパラレル−シリアル変換部のシリアルインタフェース制御部が、ＨＤＤのシリアルインタフェース制御部へエラー信号（シリアルの制御コード）をエラー通知として送信し、ＨＤＤのシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。ＨＤＤは、シリアル通信エラーを検知すると、パラレル−シリアル変換部からの次のコマンド待ちをする。
（手順４）
上記１〜３の手順が終了し、発行したコマンド分のデータが全て正常に受信されて第１バッファメモリ１２に蓄えられて保持された後、主制御部１０からの指示により、パラレルインタフェース制御部１４が第１バッファメモリ１２に蓄えられたデータをパラレル転送方式でホスト装置２へ送信する。
そして、パラレル−シリアル変換部１の主制御部１０は、コマンドの実行終了を割り込み信号線でホスト装置２に通知する。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１リードコマンド毎に上述の処理を繰り返す。
上記１〜３の手順が終了し、発行したコマンド分のデータが全て正常に受信されて第１バッファメモリ１２に蓄えられて保持された後、主制御部１０からの指示により、パラレルインタフェース制御部１４が第１バッファメモリ１２に蓄えられたデータをパラレル転送方式でホスト装置２へ送信する。
そして、パラレル−シリアル変換部１の主制御部１０は、コマンドの実行終了を割り込み信号線でホスト装置２に通知する。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１リードコマンド毎に上述の処理を繰り返す。
上記の処理でデータ送信を行うことによる効果を次に列挙する。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
「ケース３：ホスト装置２がＨＤＤ３に１ライトコマンドで１２９セクタ以上２５６セクタ以下のデータをライトする場合」
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３へのＮ（１２８＜Ｎ≦２５６の整数）セクタのデータを書き込む要求のライト（ＷＲＩＴＥ）コマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からライトコマンドを受信すると、主制御部１０に送る。
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３へのＮ（１２８＜Ｎ≦２５６の整数）セクタのデータを書き込む要求のライト（ＷＲＩＴＥ）コマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からライトコマンドを受信すると、主制御部１０に送る。
（手順２）
パラレル−シリアル変換部１の主制御部１０は、ライトコマンドの示すＮセクタのうち、前半１２８セクタ分をライトする要求の第１ライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送り、メモリ制御部１１へ第１バッファメモリ１２にデータを保持するように切り換える指示を送る。メモリ制御部１１は、第１バッファメモリ１２に切り換える。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第１ライトコマンドを発行し、ＨＤＤ３へ上記第１ライトコマンドをシリアル転送方式で送信する。
パラレル−シリアル変換部１の主制御部１０は、ライトコマンドの示すＮセクタのうち、前半１２８セクタ分をライトする要求の第１ライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送り、メモリ制御部１１へ第１バッファメモリ１２にデータを保持するように切り換える指示を送る。メモリ制御部１１は、第１バッファメモリ１２に切り換える。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第１ライトコマンドを発行し、ＨＤＤ３へ上記第１ライトコマンドをシリアル転送方式で送信する。
また、この時に並行してホスト装置２はパラレル−シリアル変換部１へパラレル転送方式で１２８セクタ分のライトデータを送信し、シリアルインタフェース制御部１６は、第１バッファメモリ１２にその１２８セクタ分のライトデータを転送して保持する。
第１ライトコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで第１ライトコマンドの再送を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
第１ライトコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで第１ライトコマンドの再送を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
ここで、パラレル−シリアル変換部１からＨＤＤ３へのコマンド送信時のシリアル通信エラー検知処理については、図２に示したように、ステップ１で第１ライトコマンドの発行後にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号（シリアルの制御コード）を送信し、ステップ４でパラレル−シリアル変換部のシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
（手順３）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第１ライトコマンドの発行に成功後、シリアルインタフェース制御部１６は第１バッファメモリ１２にストアされた１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。
このライトデータの送信に成功した場合は手順６に進み、このライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順４へ進む。
また、この時に並行してホスト装置２はパラレル−シリアル変換部１へパラレル転送方式で残りのＮ−１２８セクタ分のライトデータを送信し、シリアルインタフェース制御部１６は、第２バッファメモリ１３に残りのＮ−１２８セクタ分のライトデータを転送して保持する。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、第１ライトコマンドの発行に成功後、シリアルインタフェース制御部１６は第１バッファメモリ１２にストアされた１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。
このライトデータの送信に成功した場合は手順６に進み、このライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順４へ進む。
また、この時に並行してホスト装置２はパラレル−シリアル変換部１へパラレル転送方式で残りのＮ−１２８セクタ分のライトデータを送信し、シリアルインタフェース制御部１６は、第２バッファメモリ１３に残りのＮ−１２８セクタ分のライトデータを転送して保持する。
（手順４）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６は、ライトコマンドの示すＮセクタのうち、前半１２８セクタ分をライトする第１ライトコマンドの再送信を実行し、成功するまでレジスタ１８に予め設定されたリトライ上限回数まで再送信を繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６は、ライトコマンドの示すＮセクタのうち、前半１２８セクタ分をライトする第１ライトコマンドの再送信を実行し、成功するまでレジスタ１８に予め設定されたリトライ上限回数まで再送信を繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
（手順５）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第１バッファメモリ１２にストアされた１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は手順６へ進むが、ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順４から処理をやり直す。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第１バッファメモリ１２にストアされた１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は手順６へ進むが、ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順４から処理をやり直す。
ここで、パラレル−シリアル変換部１からＨＤＤ３へのライトデータ送信時のシリアル通信エラー検知処理については、図２に示したように、ステップ１でライトデータの送信中にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号（シリアルの制御コード）を送信し、ステップ４でパラレル−シリアル変換部のシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
（手順６）
第１バッファメモリ１２にストアしたライトデータの送信に成功すると、主制御部１０が残りのＮ−１２８セクタ分のデータの書き込みを要求する第２ライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第２ライトコマンドを発行し、ＨＤＤ３へ上記第２ライトコマンドをシリアル転送方式で送信する。
第１バッファメモリ１２にストアしたライトデータの送信に成功すると、主制御部１０が残りのＮ−１２８セクタ分のデータの書き込みを要求する第２ライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送る。
シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記第２ライトコマンドを発行し、ＨＤＤ３へ上記第２ライトコマンドをシリアル転送方式で送信する。
第２ライトコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで第２ライトコマンドの再送信を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
（手順７）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第２バッファメモリ１３にストアされたＮ−１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は、ホスト装置２のライトコマンドは全て正常終了したことになり、主制御部１０はホスト装置２へＨＤＤ３への書き込みが正常終了を示すステータスを送信する。
ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順８へ進む。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第２バッファメモリ１３にストアされたＮ−１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は、ホスト装置２のライトコマンドは全て正常終了したことになり、主制御部１０はホスト装置２へＨＤＤ３への書き込みが正常終了を示すステータスを送信する。
ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順８へ進む。
（手順８）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６は、ライトコマンドの残りのＮ−１２８セクタ分をライトする第２ライトコマンドの再送信を実行し、成功するまでレジスタ１８に予め設定されたリトライ上限回数まで再送信を繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６は、ライトコマンドの残りのＮ−１２８セクタ分をライトする第２ライトコマンドの再送信を実行し、成功するまでレジスタ１８に予め設定されたリトライ上限回数まで再送信を繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
（手順９）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第２バッファメモリ１３にストアされたＮ−１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は手順１０へ進むが、ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順８から処理をやり直す。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、コマンド発行に成功後、第２バッファメモリ１３にストアされたＮ−１２８セクタ分のライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。ＨＤＤ３は記憶部３０にそのライトデータを書き込む。
このライトデータの送信に成功した場合は手順１０へ進むが、ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数まで手順８から処理をやり直す。
そして、パラレル−シリアル変換部１の主制御部１０は、コマンドの実行終了を割り込み信号線でホスト装置２に通知する。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１ライトコマンド毎に上述の処理を繰り返す。
ホスト装置２は、割り込み信号が発行されたことを検知し、コマンドの終了結果としてステータスをパラレル−シリアル変換部１から受信する。
このようにして、１ライトコマンド毎に上述の処理を繰り返す。
上記の処理でデータ送信を行うことによる効果を次に列挙する。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）バッファメモリを１２８セクタ毎に分割して使用し、コマンドを２回に分けて発行するので１２９セクタ以降でエラーが発生した場合、Ｎ−１２８分の再送を行えば良く、分割しない場合はＮセクタ分の再送になるので、分割した方が再送にかかる時間を短くすることができる。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）バッファメモリを１２８セクタ毎に分割して使用し、コマンドを２回に分けて発行するので１２９セクタ以降でエラーが発生した場合、Ｎ−１２８分の再送を行えば良く、分割しない場合はＮセクタ分の再送になるので、分割した方が再送にかかる時間を短くすることができる。
（３）２５６セクタ分のバッファメモリを分割しないで再送用のバッファメモリとして使用する場合は、２５６セクタ分のデータをバッファメモリに貯めるまでＨＤＤに送信できないが、この実施例ではバッファメモリを１２８セクタ毎に分割して使用し、コマンドを２回に分けて発行するため、１２８セクタ分のデータをバッファメモリに貯めてから、ＨＤＤへの送信を開始でき、転送速度を早くすることができる。
（４）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
（４）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
「ケース４：ホスト装置２がＨＤＤ３に１ライトコマンドで１２８セクタ以下のデータをライトする場合」
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３へのＮ（≦１２８）セクタのデータを書き込む要求のライトコマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からライトコマンドを受信すると、主制御部１０に送る。
（手順１）
ホスト装置２の主制御部２０が、ＨＤＤ３へのＮ（≦１２８）セクタのデータを書き込む要求のライトコマンドを発行し、パラレル−シリアル変換部１へパラレル転送方式で送信する。
パラレル−シリアル変換部１は、ホスト装置２からライトコマンドを受信すると、主制御部１０に送る。
（手順２）
パラレル−シリアル変換部１の主制御部１０は、Ｎセクタのデータを書き込むライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送り、シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記ライトコマンドを発行し、ＨＤＤ３へ上記ライトコマンドをシリアル転送方式で送信する。
また、この時に並行してホスト装置２はパラレル−シリアル変換部１へパラレル転送方式で１２８セクタ以下のライトデータを送信し、シリアルインタフェース制御部１６は、第１バッファメモリ１２にそのライトデータを転送して保持する。
パラレル−シリアル変換部１の主制御部１０は、Ｎセクタのデータを書き込むライトコマンドをシリアルインタフェース制御部１６に発行させる指示を送り、シリアルインタフェース制御部１６は、主制御部１０からの指示に基づいて上記ライトコマンドを発行し、ＨＤＤ３へ上記ライトコマンドをシリアル転送方式で送信する。
また、この時に並行してホスト装置２はパラレル−シリアル変換部１へパラレル転送方式で１２８セクタ以下のライトデータを送信し、シリアルインタフェース制御部１６は、第１バッファメモリ１２にそのライトデータを転送して保持する。
ライトコマンド発行後、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、シリアルインタフェース制御部１６はレジスタ１８に予め設定されたリトライ上限回数までライトコマンドの再送を行う。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
エラーステータスを返すということは、このときのステータスのエラーを示すビットに１が立っていることである。
ここで、パラレル−シリアル変換部１からＨＤＤ３へのコマンド送信時のシリアル通信エラー検知処理については、図２に示したように、ステップ１で第１ライトコマンドの発行後にシリアル通信エラーが発生し、ステップ２でＨＤＤのシリアルインタフェース制御部が、パラレル−シリアル変換部からのデータ受信時にシリアル通信エラーを検知すると、ステップ３でＨＤＤのシリアルインタフェース制御部がパラレル−シリアル変換部へエラー通知としてエラー信号（シリアルの制御コード）を送信し、ステップ４でパラレル−シリアル変換部のシリアルインタフェース制御部がエラー信号を受信すると、シリアル通信エラーを検知する。
（手順３）
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、ライトコマンドの発行に成功後、シリアルインタフェース制御部１６は第１バッファメモリ１２にストアされたライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。
このライトデータの送信に成功した場合は、ホスト装置２のライトコマンドは全て正常終了したことになり、主制御部１０はホスト装置２へＨＤＤ３への書き込みが正常終了を示すステータスを送信する。
ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順２から繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
パラレル−シリアル変換部１のシリアルインタフェース制御部１６が、ライトコマンドの発行に成功後、シリアルインタフェース制御部１６は第１バッファメモリ１２にストアされたライトデータを読み出してＨＤＤ３へシリアル転送方式で送信する。
このライトデータの送信に成功した場合は、ホスト装置２のライトコマンドは全て正常終了したことになり、主制御部１０はホスト装置２へＨＤＤ３への書き込みが正常終了を示すステータスを送信する。
ライトデータの送信中に、シリアルインタフェース制御部１６がシリアル通信エラーを検知すると、手順２から繰り返す。
上記再送でレジスタ設定値のリトライ上限回数までリトライしても成功しなかった場合、そこで転送を終了して主制御部１０へその旨を報告し、主制御部１０は、ホスト装置２にエラーステータスを返す。
上記の処理でデータ送信を行うことによる効果を次に列挙する。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
（１）パラレル−シリアル変換部１で自動的に再送を行うので、ホスト装置２側はシリアル通信エラーで再送を行う必要がなくなり、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
（２）レジスタの設定でリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を設定することができる。
上記実施例のデータ変換システムにおいて、パラレル−シリアル変換部１の主制御部１０が、ホスト装置２から受信したリードコマンドとライトコマンドの対象とするデータが１２８セクタ以下のデータか、１２９以上２５６以下のデータかを判断し、その判断結果に基づいて上記ケース１〜４の処理を切り換えて実行するようにすると良い。
また、上記実施例では、複数のバッファメモリを設けるようにしたが、１バッファメモリ内の領域を複数に分割して使用するようにすれば、部品点数を少なくして装置製造のコストを低減することができる。
また、上記実施例では、複数のバッファメモリを設けるようにしたが、１バッファメモリ内の領域を複数に分割して使用するようにすれば、部品点数を少なくして装置製造のコストを低減することができる。
このようにして、パラレル−シリアル変換部１で自動的に再送を行うため、ホスト装置２側はシリアル通信エラーで再送を行う必要がなく、シリアル通信エラーで再送を行う処理に対応したソフトウェアでなくても不具合が発生しないでデータ転送を完了することができる。
また、複数のバッファメモリを使用し、コマンドを複数回に分けて発行するので途中のコマンドでエラーが発生した場合、そのコマンドから再送を行えば良い。すなわち、データを分割しない場合は全データの再送になるので、その再送に時間がかかるが、分割することによって再送するデータ量が少なくて済み、再送にかかる時間を短くすることができる。
さらに、レジスタにリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を任意に設定することができ、使い勝手を向上させることができる。
また、複数のバッファメモリを使用し、コマンドを複数回に分けて発行するので途中のコマンドでエラーが発生した場合、そのコマンドから再送を行えば良い。すなわち、データを分割しない場合は全データの再送になるので、その再送に時間がかかるが、分割することによって再送するデータ量が少なくて済み、再送にかかる時間を短くすることができる。
さらに、レジスタにリトライ回数を設定できるため、システムに必要なデータ転送速度に合わせてリトライ回数を任意に設定することができ、使い勝手を向上させることができる。
次に、上記パラレル−シリアル変換部１をディジタル複写機に適用した場合の実施例について説明する。
図４は、ディジタル複写機の構成を示す簡略的なブロック図であり、主要部のみ図示し、その他の公知の各部は図示を省略する。
このディジタル複写機は、スキャナ部１０１とレーザ記録部１０２によって画像の形成、用紙への印字を行い、後処理部１０３によって出力紙揃え、ステープル、パンチ穴の処理を行う。
スキャナ部１０１は、透明ガラス体の原稿台１０４、その原稿台１０４の上面に原稿を給送する自動両面原稿送り装置（「ＲＡＤＦ」という）１０５、原稿台１０４の上面に載置された原稿の画像を読み取るスキャナユニット１０６によって構成されている。
図４は、ディジタル複写機の構成を示す簡略的なブロック図であり、主要部のみ図示し、その他の公知の各部は図示を省略する。
このディジタル複写機は、スキャナ部１０１とレーザ記録部１０２によって画像の形成、用紙への印字を行い、後処理部１０３によって出力紙揃え、ステープル、パンチ穴の処理を行う。
スキャナ部１０１は、透明ガラス体の原稿台１０４、その原稿台１０４の上面に原稿を給送する自動両面原稿送り装置（「ＲＡＤＦ」という）１０５、原稿台１０４の上面に載置された原稿の画像を読み取るスキャナユニット１０６によって構成されている。
スキャナ部１０１において読み取られた画像データは、レーザ記録部１０２に出力される。
ＲＡＤＦ１０５は、図示を省略した原稿トレイから原稿台１０４を経由して、同じく図示を省略した排出トレイに至る片面原稿給送路、スキャナユニット１０６による片面の画像の読み取りが完了した原稿の表裏面を反転して再度原稿台に導く両面原稿給送路を有し、片面、両面の原稿どちらでも対応できる。
スキャナユニット１０６は、原稿を半導体レーザが発生する光で照射し、レンズ、ミラー等で原稿の反射光を光電変換素子の受光面に結像させる。その光電変換素子は原稿の画像面における反射光を電気信号に変換し、後述する画像処理部２０４に出力する。
ＲＡＤＦ１０５は、図示を省略した原稿トレイから原稿台１０４を経由して、同じく図示を省略した排出トレイに至る片面原稿給送路、スキャナユニット１０６による片面の画像の読み取りが完了した原稿の表裏面を反転して再度原稿台に導く両面原稿給送路を有し、片面、両面の原稿どちらでも対応できる。
スキャナユニット１０６は、原稿を半導体レーザが発生する光で照射し、レンズ、ミラー等で原稿の反射光を光電変換素子の受光面に結像させる。その光電変換素子は原稿の画像面における反射光を電気信号に変換し、後述する画像処理部２０４に出力する。
レーザ記録部１０２は、用紙を搬送する用紙搬送部１０７、レーザ書込ユニット１０８及び電子写真プロセス部（画像形成部）１０９を備えている。
用紙搬送部１０７は、用紙の両面に画像を形成する両面複写モード時、定着ローラを通過した用紙を表裏面を反転して再度電子写真プロセス部１０９に導く副搬送路を備えている。
レーザ書込ユニット１０８は、画像処理部２０４から供給される画像データに基づいてレーザ光を照射する半導体レーザ、その半導体レーザから照射された光をミラーやレンズを通して電子写真プロセス部１０９の感光体ドラムの表面に配光する。
用紙搬送部１０７は、用紙の両面に画像を形成する両面複写モード時、定着ローラを通過した用紙を表裏面を反転して再度電子写真プロセス部１０９に導く副搬送路を備えている。
レーザ書込ユニット１０８は、画像処理部２０４から供給される画像データに基づいてレーザ光を照射する半導体レーザ、その半導体レーザから照射された光をミラーやレンズを通して電子写真プロセス部１０９の感光体ドラムの表面に配光する。
感光ドラム表面は静電潜像が形成され、現像装置からトナーが供給されることにより、トナー画像に顕在化される。
このトナー画像は用紙搬送部１０７から導かれた用紙上に転写され、その後、定着ローラにより、加熱及び加圧を受け、トナー画像が溶融して用紙の表面に定着する。
このようにして、用紙に画像の書き込みが終了した後、後処理部１０３において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレーに排出される。
このトナー画像は用紙搬送部１０７から導かれた用紙上に転写され、その後、定着ローラにより、加熱及び加圧を受け、トナー画像が溶融して用紙の表面に定着する。
このようにして、用紙に画像の書き込みが終了した後、後処理部１０３において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレーに排出される。
図５は、図４に示すディジタル複写機の制御部の構成を示すブロック図である。
上記ディジタル複写機の制御部は、画像処理ボード２０１に搭載されたＣＰＵ２０２により、ユニット毎に配置されたボードに搭載されたＣＰＵを介して各ユニットを構成する機器を統括して制御する。ＲＡＭ２０３はＣＰＵ２０２の作業領域としても使用される。
すなわち、ディジタル複写機の制御部は、このディジタル複写機の上面に設けられたＬＣＤ２２０と操作キー２２１を含む操作パネル２２２を管理するオペレーションパネルボード２２５（ＣＰＵ２２３は作業領域であるＲＡＭ２２４を用いて操作パネル２２２の制御を行う）、このディジタル複写機内のプロセス部２１５、読取スキャナ部２１６、両面ユニット２１７を含む各機器を管理するマシンコントロールボード２２８（ＣＰＵ２２７は作業領域であるＲＡＭ２２６を用いて各機器を管理する制御を行う）、光電変換素子を周辺部品と共に搭載したＣＣＤボード２１０、画像データに対して各種の画像処理を施すＣＰＵを周辺部品と共に搭載した画像処理ボード２０１によって構成されている。
上記ディジタル複写機の制御部は、画像処理ボード２０１に搭載されたＣＰＵ２０２により、ユニット毎に配置されたボードに搭載されたＣＰＵを介して各ユニットを構成する機器を統括して制御する。ＲＡＭ２０３はＣＰＵ２０２の作業領域としても使用される。
すなわち、ディジタル複写機の制御部は、このディジタル複写機の上面に設けられたＬＣＤ２２０と操作キー２２１を含む操作パネル２２２を管理するオペレーションパネルボード２２５（ＣＰＵ２２３は作業領域であるＲＡＭ２２４を用いて操作パネル２２２の制御を行う）、このディジタル複写機内のプロセス部２１５、読取スキャナ部２１６、両面ユニット２１７を含む各機器を管理するマシンコントロールボード２２８（ＣＰＵ２２７は作業領域であるＲＡＭ２２６を用いて各機器を管理する制御を行う）、光電変換素子を周辺部品と共に搭載したＣＣＤボード２１０、画像データに対して各種の画像処理を施すＣＰＵを周辺部品と共に搭載した画像処理ボード２０１によって構成されている。
次に、このディジタル複写機におけるコピーモードの画像データの処理について説明する。
ＲＡＤＦ１０５（ＣＰＵ２１８はＲＡＤＦ１０５の動作を制御する）を介して原稿台に給送された原稿の画像がスキャナユニット１０６で順次読みとられる。
スキャナユニット１０６内のＣＣＤボード２１０上のＣＣＤ２１３がＣＣＤ制御部２１２で駆動され、その出力信号はアナログ回路２１４でゲイン調整が行われ、Ａ／Ｄ変換部２１１から８ビットの画像データとして画像処理ボード２０１に送られる。
画像処理部２０４において所定の画像処理が施された後、画像蓄積制御部２０５により、１度メモリ２０６に蓄えられる。
ＲＡＤＦ１０５（ＣＰＵ２１８はＲＡＤＦ１０５の動作を制御する）を介して原稿台に給送された原稿の画像がスキャナユニット１０６で順次読みとられる。
スキャナユニット１０６内のＣＣＤボード２１０上のＣＣＤ２１３がＣＣＤ制御部２１２で駆動され、その出力信号はアナログ回路２１４でゲイン調整が行われ、Ａ／Ｄ変換部２１１から８ビットの画像データとして画像処理ボード２０１に送られる。
画像処理部２０４において所定の画像処理が施された後、画像蓄積制御部２０５により、１度メモリ２０６に蓄えられる。
メモリ２０６に蓄えられた画像は次にＨＤＤ２０８に格納される。
これらの処理がＲＡＤＦ１０５にセットされた全ての原稿について実行される。
画像の読み取り終了後、ＨＤＤ２０８に格納された複数枚の画像データは画像蓄積制御部２０５により、ページ順に読み出す処理が設定部数回だけ繰り返して実行され、画像処理部２０４において所定の画像処理後、レーザコントロール部２０７を介してレーザ書込部２０９に供給され、用紙に画像の書き込みが終了した後、後処理部１０３（ＣＰＵ２１９は後処理部１０３の動作を制御する）において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレーに排出される。
従って各原稿の画像を複数部ずつ画像形成する場合にも各原稿の画像についての読み取り動作を１回のみ行うだけでよい。
これらの処理がＲＡＤＦ１０５にセットされた全ての原稿について実行される。
画像の読み取り終了後、ＨＤＤ２０８に格納された複数枚の画像データは画像蓄積制御部２０５により、ページ順に読み出す処理が設定部数回だけ繰り返して実行され、画像処理部２０４において所定の画像処理後、レーザコントロール部２０７を介してレーザ書込部２０９に供給され、用紙に画像の書き込みが終了した後、後処理部１０３（ＣＰＵ２１９は後処理部１０３の動作を制御する）において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレーに排出される。
従って各原稿の画像を複数部ずつ画像形成する場合にも各原稿の画像についての読み取り動作を１回のみ行うだけでよい。
このディジタル複写機において、画像蓄積制御部２０５とＨＤＤ２０８との間に上記パラレル−シリアル変換部１を設けるようにすれば、例えば、ＨＤＤ２０８がシリアルＡＴＡ規格のデータ転送を行う機器であり、画像蓄積制御部２０５がパラレルＡＴＡ規格のデータ転送を行う場合、ディジタル複写機とＨＤＤ２０８との間でデータのやり取りができるようになり、尚かつ、ＨＤＤ２０８との間のデータ転送時にシリアル通信エラーが発生しても、上記パラレル−シリアル変換部１が自動的に再送を行うことにより、画像処理ボード２０１側がＨＤＤ２０８のステータスエラーを検知した時にソフトウェアで再送を行わないシステムでも、データ損失等の不具合を発生させないで済む。
この発明によるデータ変換装置とデータ変換方法と電子装置は、異なるデータ転送方式の装置間でデータの送受信を行う画像処理装置、画像形成装置、パーソナルコンピュータを含む機器全般に適用することができる。
１：パラレル−シリアル変換部 ２：ホスト装置 ３，２０８：ＨＤＤ ４：パラレル通信線 ５：シリアル通信線 １０，２０：主制御部 １１：メモリ制御部 １２：第１バッファメモリ １３：第２バッファメモリ １４，２２：パラレルインタフェース制御部 １５，２３：パラレルインタフェース部 １６，３１：シリアルインタフェース制御部 １７，３２：シリアルインタフェース部 １８：レジスタ ２１：データ蓄積部 ３０：記憶部 １０１：スキャナ部 １０２：レーザ記録部 １０３：後処理部 １０４：原稿台 １０５：ＲＡＤＦ １０６：スキャナユニット １０７：用紙搬送部 １０８：レーザ書込ユニット １０９：電子写真プロセス部 ２０１：画像処理ボード ２０２，２１８，２１９，２２３，２２７：ＣＰＵ ２０３，２２４，２２６：ＲＡＭ ２０４：画像処理部 ２０５：画像蓄積制御部 ２０６：メモリ ２０７：レーザコントロール部 ２０９：レーザ書込部 ２１０：ＣＣＤボード ２１１：Ａ／Ｄ変換部 ２１２：ＣＣＤ制御部 ２１４：アナログ回路 ２１５：プロセス部 ２１６：読取スキャナ部 ２１７：両面ユニット ２２０：ＬＣＤ ２２１：操作キー ２２２：操作パネル ２２５：オペレーションパネルボード ２２８：マシンコントロールボード
Claims (21)
- 外部に接続した第１の装置と第１のデータ転送方式によってデータを送受信する第１の送受信手段と、
外部に接続した第２の装置と前記第１のデータ転送方式とは異なる方式の第２のデータ転送方式によってデータを送受信する第２の送受信手段と、
前記第１の送受信手段又は前記第２の送受信手段によって受信したデータを保持する保持手段と、
前記保持手段に保持されている前記第１の送受信手段によって受信したデータを前記第２の送受信手段によって前記第２の装置へ送信させ、前記保持手段に保持されている前記第２の送受信手段によって受信したデータを前記第１の送受信手段によって前記第１の装置へ送信させる制御手段とを備えたことを特徴とするデータ変換装置。 - 前記保持手段に前記第２の送受信手段によって受信したデータが正常に受信して保持された後に前記第１の送受信手段によって前記第１の装置へ送信を開始させる手段を設けたことを特徴とする請求項１記載のデータ変換装置。
- 前記第２の装置へ送信したデータについて前記第２の装置から通信エラーの通知を受けたとき、前記保持手段に保持されている前記第１の送受信手段によって受信したデータを前記第２の送受信手段によって前記第２の装置へ再送信させる手段を設けたことを特徴とする請求項１又は２記載のデータ変換装置。
- 前記保持手段は、所定のデータ量毎の複数の保持領域からなり、前記第１の送受信手段によって前記第１の装置から前記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、該受信した各データを前記各保持領域にそれぞれ振り分けて保持させる手段と、前記第２の装置にデータを前記各保持領域にそれぞれ格納できるデータ量で複数に分割して送信するように要求する手段と、該手段による要求に対して前記第２の送受信手段によって前記第２の装置から前記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、該受信した各データを前記各保持領域にそれぞれ振り分けて保持させる手段とを設けたことを特徴とする請求項１記載のデータ変換装置。
- 前記第２の装置へ送信したデータについて前記第２の装置から通信エラーの通知を受けたとき、前記保持手段の各保持領域に保持されているデータの内で通信エラーの通知を受けたデータを前記第２の送受信手段によって前記第２の装置へ再送信させる手段を設けたことを特徴とする請求項４記載のデータ変換装置。
- 前記再送信を予め設定した回数繰り返させる手段を設けたことを特徴とする請求項３又は５記載のデータ変換装置。
- 前記第２の送受信手段によって前記第２の装置から受信したデータについて通信エラーを検知したとき、前記第２の装置に前記通信エラーを検知したデータの再送信を要求する手段を設けたことを特徴とする請求項１乃至６のいずれか一項に記載のデータ変換装置。
- 前記再送信の要求を予め設定した回数繰り返させる手段を設けたことを特徴とする請求項７記載のデータ変換装置。
- 前記第１のデータ転送方式はパラレル転送方式であり、前記第２のデータ転送方式はシリアル転送方式であることを特徴とする請求項１乃至８のいずれか一項に記載のデータ変換装置。
- 前記第１の装置はホスト装置であることを特徴とする請求項１乃至９のいずれか一項に記載のデータ変換装置。
- 請求項１乃至１０のいずれか一項に記載したデータ変換装置を備えたことを特徴とする電子装置。
- 外部に接続した第１の装置と第１のデータ転送方式によってデータを送受信する第１の送受信工程と、
外部に接続した第２の装置と前記第１のデータ転送方式とは異なる方式の第２のデータ転送方式によってデータを送受信する第２の送受信工程と、
前記第１の送受信工程又は前記第２の送受信工程によって受信したデータを保持する保持工程と、
前記保持工程によって保持された前記第１の送受信工程で受信したデータを前記第２の送受信工程によって前記第２の装置へ送信させ、前記保持工程によって保持された前記第２の送受信工程で受信したデータを前記第１の送受信工程によって前記第１の装置へ送信させる制御工程とからなることを特徴とするデータ変換方法。 - 前記保持工程によって前記第２の送受信工程で受信したデータが正常に受信して保持された後に前記第１の送受信工程によって前記第１の装置へ送信を開始させる工程を設けたことを特徴とする請求項１２記載のデータ変換方法。
- 前記第２の装置へ送信したデータについて前記第２の装置から通信エラーの通知を受けたとき、前記保持工程によって保持されている前記第１の送受信工程によって受信したデータを前記第２の送受信工程によって前記第２の装置へ再送信させる工程を設けたことを特徴とする請求項１２又は１３記載のデータ変換方法。
- 前記第１の送受信工程によって前記第１の装置から前記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、該受信した各データを所定のデータ量毎の複数の保持領域にそれぞれ振り分けて保持させる工程と、前記第２の装置にデータを前記各保持領域にそれぞれ格納できるデータ量で複数に分割して送信するように要求する工程と、該工程による要求に対して前記第２の送受信工程によって前記第２の装置から前記各保持領域にそれぞれ格納できるデータ量で複数に分割されたデータを受信すると、該受信した各データを前記各保持領域にそれぞれ振り分けて保持させる工程とを設けたことを特徴とする請求項１２記載のデータ変換方法。
- 前記第２の装置へ送信したデータについて前記第２の装置から通信エラーの通知を受けたとき、前記各保持領域に保持されているデータの内で通信エラーの通知を受けたデータを前記第２の送受信工程によって前記第２の装置へ再送信させる工程を設けたことを特徴とする請求項１５記載のデータ変換方法。
- 前記再送信を予め設定した回数繰り返させる工程を設けたことを特徴とする請求項１４又は１６記載のデータ変換方法。
- 前記第２の送受信工程によって前記第２の装置から受信したデータについて通信エラーを検知したとき、前記第２の装置に前記通信エラーを検知したデータの再送信を要求する工程を設けたことを特徴とする請求項１２乃至１７のいずれか一項に記載のデータ変換方法。
- 前記再送信の要求を予め設定した回数繰り返させる工程を設けたことを特徴とする請求項１８記載のデータ変換方法。
- 前記第１のデータ転送方式はパラレル転送方式であり、前記第２のデータ転送方式はシリアル転送方式であることを特徴とする請求項１２乃至１９のいずれか一項に記載のデータ変換方法。
- 前記第１の装置はホスト装置であることを特徴とする請求項１２乃至２０のいずれか一項に記載のデータ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007006649A JP2008176362A (ja) | 2007-01-16 | 2007-01-16 | データ変換装置とデータ変換方法と電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007006649A JP2008176362A (ja) | 2007-01-16 | 2007-01-16 | データ変換装置とデータ変換方法と電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008176362A true JP2008176362A (ja) | 2008-07-31 |
Family
ID=39703361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007006649A Pending JP2008176362A (ja) | 2007-01-16 | 2007-01-16 | データ変換装置とデータ変換方法と電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008176362A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100299A (ja) * | 2009-11-06 | 2011-05-19 | Hitachi Ltd | 処理装置、処理制御システム、およびその制御方法 |
| WO2013115282A1 (ja) * | 2012-01-31 | 2013-08-08 | 株式会社ユニテックス | インタフェース変換装置及びインタフェース変換方法、情報処理装置、情報処理システム、情報処理方法、プログラム及び記録媒体 |
| CN103383674A (zh) * | 2012-05-04 | 2013-11-06 | 纬创资通股份有限公司 | 数据传输系统、数据传送方法以及数据接收方法 |
| JP2014096162A (ja) * | 2012-05-08 | 2014-05-22 | Unitex:Kk | インタフェース変換装置及びインタフェース変換方法 |
| JP2015046050A (ja) * | 2013-08-28 | 2015-03-12 | 京セラドキュメントソリューションズ株式会社 | 通信装置、及び通信方法 |
| JP2015115051A (ja) * | 2013-12-16 | 2015-06-22 | 富士通株式会社 | 制御装置、制御方法、及び制御プログラム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685852A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 再送機能付きバッファ装置 |
| JPH0822423A (ja) * | 1994-07-06 | 1996-01-23 | Nec Corp | バス障害処理回路 |
| JPH0879223A (ja) * | 1994-09-07 | 1996-03-22 | Toshiba Corp | データ送受信システム |
| JPH11298450A (ja) * | 1998-04-08 | 1999-10-29 | Nec Corp | シリアルデータ転送コントローラ |
-
2007
- 2007-01-16 JP JP2007006649A patent/JP2008176362A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685852A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 再送機能付きバッファ装置 |
| JPH0822423A (ja) * | 1994-07-06 | 1996-01-23 | Nec Corp | バス障害処理回路 |
| JPH0879223A (ja) * | 1994-09-07 | 1996-03-22 | Toshiba Corp | データ送受信システム |
| JPH11298450A (ja) * | 1998-04-08 | 1999-10-29 | Nec Corp | シリアルデータ転送コントローラ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100299A (ja) * | 2009-11-06 | 2011-05-19 | Hitachi Ltd | 処理装置、処理制御システム、およびその制御方法 |
| WO2013115282A1 (ja) * | 2012-01-31 | 2013-08-08 | 株式会社ユニテックス | インタフェース変換装置及びインタフェース変換方法、情報処理装置、情報処理システム、情報処理方法、プログラム及び記録媒体 |
| CN103383674A (zh) * | 2012-05-04 | 2013-11-06 | 纬创资通股份有限公司 | 数据传输系统、数据传送方法以及数据接收方法 |
| JP2014096162A (ja) * | 2012-05-08 | 2014-05-22 | Unitex:Kk | インタフェース変換装置及びインタフェース変換方法 |
| JP2015046050A (ja) * | 2013-08-28 | 2015-03-12 | 京セラドキュメントソリューションズ株式会社 | 通信装置、及び通信方法 |
| JP2015115051A (ja) * | 2013-12-16 | 2015-06-22 | 富士通株式会社 | 制御装置、制御方法、及び制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008176362A (ja) | データ変換装置とデータ変換方法と電子装置 | |
| JP3938844B2 (ja) | 画像形成システム | |
| JP2006184940A (ja) | 画像形成装置、ソフトウェアのバージョンアップ制御方法及びそのプログラム、並びにこれが記録されたコンピュータが読み取り可能な情報記録媒体 | |
| US9336463B2 (en) | Image forming apparatus capable of changing partitions of storage unit, and control method and storage medium therefor | |
| JP3785274B2 (ja) | 複写機ネットワークシステムの連結複写方法 | |
| JP2000206835A (ja) | 連結画像形成装置 | |
| JP3656804B2 (ja) | 画像形成システム | |
| JP3858192B2 (ja) | 画像形成システムおよび画像形成方法 | |
| JP3869977B2 (ja) | 画像形成装置および画像形成装置システム | |
| JP4669673B2 (ja) | メモリ排他制御装置、画像処理装置、及び画像形成装置 | |
| JP3538325B2 (ja) | 画像形成装置のネットワークシステム | |
| JP4004412B2 (ja) | 画像形成装置 | |
| JP3550494B2 (ja) | 画像形成装置 | |
| JPH11216913A (ja) | 両面印刷制御方法 | |
| JP4136197B2 (ja) | 画像形成装置 | |
| JP2004185039A (ja) | 画像形成装置 | |
| JP2012221350A (ja) | データ形式変換装置、電子システム、データ形式変換方法及びプログラム | |
| JP3645110B2 (ja) | 複写機ネットワークシステムおよびマスター画像形成装置 | |
| JP2001053941A (ja) | 画像形成装置連結システム | |
| JPH11231730A (ja) | 画像形成装置 | |
| JP2001066950A (ja) | 連結複写システム | |
| JP2005210413A (ja) | 画像形成装置及び該装置に用いるプログラム | |
| JP4680759B2 (ja) | 画像形成装置、画像形成方法および画像形成プログラム | |
| JP2006256154A (ja) | 画像形成装置及び画像形成方法 | |
| JP2005229479A (ja) | 画像形成装置及び該装置に用いるプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110913 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20111114 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |