JP2011100299A - 処理装置、処理制御システム、およびその制御方法 - Google Patents
処理装置、処理制御システム、およびその制御方法 Download PDFInfo
- Publication number
- JP2011100299A JP2011100299A JP2009254496A JP2009254496A JP2011100299A JP 2011100299 A JP2011100299 A JP 2011100299A JP 2009254496 A JP2009254496 A JP 2009254496A JP 2009254496 A JP2009254496 A JP 2009254496A JP 2011100299 A JP2011100299 A JP 2011100299A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- synchronization
- processing device
- communication line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Abstract
【解決手段】処理装置100が、シリアル信号用通信線L20および同期信号用通信線L30によって構成されるシステムバスL10を介して他の処理装置200と通信可能に接続される。演算部110が処理装置100内で異常状態を検出した場合、演算部110は異常状態の検出の通知を同期部130に出力する。同期部130は、受信した異常状態の検出の通知を同期信号用通信線L30を介して他の処理装置200へ送信する。また、変換部120は、演算部110からパラレル通信データを一般信号線L150の代わりに重要信号線L160を介して受信し、その受信したパラレル信号をシリアル信号に変換してシリアル信号用通信線L20を介して他の処理装置200へ送信する。
【選択図】図1
Description
第1実施形態における処理制御システム1は、演算部110を備える処理装置100と、演算部210を備える処理装置200と、演算部310を備える処理装置300とが、システムバスL10によって接続され、構成される。例えば、処理装置100,200,300の間の関係は、処理装置100が他の処理装置200,300を制御管理統括する主従の関係であったり、処理装置100,200,300が対等の関係であったりしても構わない。各演算部110,210,310は、それぞれ、プロセッサやLSI(Large Scale Integration)等の集積回路で構成され、演算処理を実行するとともに、電源故障、メモリエラー、およびシステムバスL10に対する他の処理装置の挿抜等の異常状態を検出する。また、システムバスL10は、シリアル信号用通信線L20および同期信号用通信線L30によって構成される。シリアル信号用通信線L20は、各処理装置100,200,300の変換部120,220,320同士をPeer to Peerで接続する。同期信号用通信線L30は、各処理装置100,200,300の変換部120,220,320同士を、信号線を分岐して接続する。なお、図1では、処理装置100,200,300を3つ記載しているが、2つまたは4つ以上であってもよい。また、同期信号用通信線L30を1本、各変換部120,220,320間を接続するシリアル信号用通信線L20を2本ずつ記載しているが、この本数に限られない。
次に、システムバスL10を介する処理装置100と処理装置200との処理制御動作について、図2を用いて説明する(適宜図1参照)。ここでは、処理装置100と処理装置200との間の動作の流れについて説明をするが、処理装置200を処理装置300に置き換えても同様の動作の流れとなる。また、処理装置100において異常状態が検出された場合について説明するが、処理装置200において異常状態が検出された場合には、処理装置100と処理装置200とを入れ替えればよい。
ここで、ステップS206における処理を実行する変換部120の構成、およびその処理の詳細について、図3および図4を用いて説明する。図3には、3つの構成の例を示した。図3(a)では、変換部120aは、一般信号線L150のパラレル信号をシリアル信号に変換するパラレルシリアル変換部121を備え、パラレルシリアル変換部121の出力が切換部122に入力され、重要信号線L160は直接、切換部122に接続される。そして、切換部122は、同期部130から異常状態の検出の通知を受信したとき、接続先をパラレルシリアル変換部121の出力から重要信号線L160の出力に切り換えて、緊急データをシリアル信号用通信線L20に出力する。すなわち、切換部122は、重要信号線L160とシリアル信号用通信線L20とを直結し、重要信号線L160のパラレル信号を直接、シリアル信号用通信線L20に送出する。
次に、処理装置100,200は、異常状態の検出の通知が競合することを防ぐために、異常状態の検出の通知を他の処理装置100,200に送信する権利(マスタ権)を保持している期間に、異常状態の検出の通知を送信することができるように取り決めておく必要がある。ここでは、マスタ権の設定方法について、図5を用いて説明する。なお、図5には、処理装置100,200を構成する同期部130,230のみについて示す。
次に、第2実施形態における処理制御システム1bの構成について、図6を用いて説明する。図6の処理制御システム1bの構成が、図1の処理制御システム1の構成と異なる点は、処理装置100,200,300の同期部130b,230b,330bに送信部および受信部が備えられ、終端装置400を介して、同期信号用通信線L30がリング状に接続されることである。ただし、終端装置400は、必ずしも必要ではなく、終端装置400が無い場合には、同期部330bの送信部と同期部130bの受信部とが接続されればよい。なお、図6では、処理装置の数を3つとしているが、2つまたは4つ以上であっても構わない。また、図1と同じ構成には同じ符号を付し、説明を省略する。
いま、処理装置100の演算部110が、処理装置100内の異常状態を検出して、異常状態の検出の通知を同期部130bに出力したものとする。同期部130bの送信部は、異常状態の検出の通知を同期部230bの受信部に同期信号用通信線L30を介して送信する。そして、異常状態の検出の通知は、順送りで、同期部130b→同期部230b→同期部330b→終端装置400→同期部130bと転送される。この同期部130bから送信された異常状態の検出の通知が自分(同期部130b)に戻ってきたときに、同期部130bは、すべての他の処理装置200,300が、異常状態の検出の通知を受信したことを検知する。すなわち、同期部130bは、マスタ権を取得できたと認識する。なお、異常状態の検出の通知が自分に戻ってこなかったときには、同期部130bは、異常状態の検出の通知を再送してもよい。また、同期部230bまたは同期部330bが、異常状態の検出の通知の出発点の場合には、それぞれが同期部130bと同様の処理を実行する。
第3実施形態の処理制御システム1cの構成について、図10を用いて説明する。なお、図10では、処理装置100cと処理装置200cとが接続されている場合を例とするが、処理装置100cと2つ以上の処理装置200cとが接続されている場合でも構わない。この処理制御システム1cの構成が第1実施形態の処理制御システム1の構成と異なる点は、処理装置100cに変換部120が複数備えられていること、演算部110cに診断部111が備えられていること、変換部120を選択する選択部170が備えられていること、である。また、図10には、処理装置100cには、変換部120が2つしか記載されていないが、3つ以上であっても構わない。なお、処理装置200cは、処理装置100cと同様の構成を備えている。また、処理制御システム1cの構成において、処理制御システム1の構成と同じものには同じ符号を付し、説明を省略する。
次に、第4実施形態において、システムバスL10に処理装置100d,200dの活線挿抜を可能にする構成について、図12を用いて説明する。第4実施形態の処理制御システム1dの構成が第1実施形態の処理制御システム1の構成と異なる点は、処理装置100d,200dに給電部180,280が備えられること、コネクタ500a,500b,501a,501bおよびバックボード510が用いられること、給電部180,280に電力を供給する電源600が備えられること、である。また、処理制御システム1dの構成において、処理制御システム1の構成と同じものには同じ符号を付し、説明を省略する。なお、図12では、処理装置100d,200dが2つの場合について記載しているが、3つ以上であっても構わない。
100,200,300 処理装置
110,210,310 演算部
111,211 診断部
120,220,320 変換部
121,121b パラレルシリアル変換部
122 切換部
130,230,330 同期部
131,231 波形比較部
170,270 選択部
500a,500b,501a,501b コネクタ
510 バックボード
600 電源
L10 システムバス
L20 シリアル信号用通信線
L30 同期信号用通信線
L150,L250 一般信号線
L160,L260 重要信号線
Claims (16)
- 演算処理を実行する演算部を備えた処理装置であって、
前記処理装置は、
シリアル信号用通信線および同期信号用通信線によって構成されるシステムバスを介して他の処理装置と通信可能に接続され、
前記演算部が前記処理装置内で異常状態を検出した場合、前記演算部から受信した前記異常状態の検出の通知を前記他の処理装置へ前記同期信号用通信線を介して送信するとともに、当該異常状態の検出の通知を変換部に出力する同期部と、
前記同期部から前記異常状態の検出の通知を受信していない場合には、前記演算部から演算処理結果のデータをパラレル通信によって受信し、前記同期部から前記異常状態の検出の通知を受信した場合には、前記パラレル通信に用いる信号線とは別のパラレル通信用の重要信号線を介して前記演算部から緊急データをパラレル通信によって受信し、いずれの場合にも、その受信したパラレル信号をシリアル信号に変換して前記シリアル信号用通信線を介して前記他の処理装置へ送信する変換部と、
を備えることを特徴とする処理装置。 - 前記同期部は、さらに、前記他の処理装置から前記同期信号用通信線を介して受信した異常状態の検出の通知を前記変換部および前記演算部に出力し、
前記変換部は、さらに、前記他の処理装置から前記シリアル信号用通信線を介して受信したシリアル信号をパラレル信号に変換し、前記異常状態の検出の通知を受信していない場合には、その変換したパラレル信号をパラレル通信によって前記演算部に出力し、前記異常状態の検出の通知を受信した場合には、その変換したパラレル信号を前記重要信号線を介して前記演算部に出力する
ことを特徴とする請求項1に記載の処理装置。 - 前記変換部は、さらに、前記異常状態の検出の通知を受信したとき、前記シリアル信号用通信線と前記重要信号線とを直結し、前記他の処理装置との間でパラレル通信を行う
ことを特徴とする請求項1または請求項2に記載の処理装置。 - 前記変換部は、前記異常状態の検出の通知を受信したとき、前記重要信号線を介して受信したデータを、前記シリアル信号用通信線を介してブロードキャストによって送信する
ことを特徴とする請求項1または請求項2に記載の処理装置。 - 前記同期部は、
前記同期信号用通信線に出力した異常状態の検出の通知の信号波形を自ら受信する受信手段と、前記受信手段によって受信した自局の出力信号波形と前記同期信号用通信線から受信した前記他の処理装置の異常状態の検出の通知の信号波形とを合成した合成波形を生成し、その合成波形と前記自局の出力信号波形とを比較する波形比較部とを備え、
前記波形比較部によって、前記合成波形と前記自局の出力信号波形とが相似であると判定された場合、前記同期部は、データを送信する権利を取得できたと判断し、前記シリアル信号用通信線を介してデータを前記他の処理装置に送信し、
前記波形比較部によって、前記合成波形と前記自局の出力信号波形とが相似でないと判定された場合、前記同期部は、前記自局の出力信号波形が前記同期信号用通信線から受信した信号波形と異なると判定された信号波形の位置に応じて、前記異常状態の検出の通知を送信するタイミングを異ならせて、前記合成波形と前記自局の出力信号波形とが相似であると判定されるまで、前記異常状態の検出の通知を送信することを繰り返す
ことを特徴とする請求項1に記載の処理装置。 - 前記同期部は、前記異常状態の検出の通知を前記同期信号用通信線に送信する送信部と前記異常状態の検出の通知を前記同期信号用通信線から受信する受信部とを備え、
前記送信部と前記他の処理装置の同期部の受信部とを前記同期信号用通信線を介して接続し、前記受信部と前記他の処理装置の同期部の送信部とを前記同期信号用通信線を介して接続して、前記同期信号用通信線をリング状に構成する
ことを特徴とする請求項1ないし請求項5のいずれか一項に記載の処理装置。 - 前記処理装置の同期部および前記他の処理装置の同期部は、前記同期信号用通信線を介して、前記異常状態の検出の通知を順送りで送信し、
前記処理装置の同期部は、自局の出力した異常状態の検出の通知を前記他の処理装置から受信した場合、その受信した自局の異常状態の検出の通知をさらに順送りで送信することを止め、前記シリアル信号用通信線を介してデータを送信する権利を示すマスタ権を取得できたと判断する
ことを特徴とする請求項6に記載の処理装置。 - 前記同期部は、前記シリアル信号用通信線を介してデータを送信する権利を示すマスタ権を取得している場合、前記同期信号用通信線を介して、前記マスタ権の放棄を示すマスタ権放棄信号を順送りで送信し、
そのマスタ権放棄信号を受信した同期部が、前記マスタ権を取得できたと判断する
ことを特徴とする請求項6に記載の処理装置。 - 前記同期部は、
前記処理装置ごとにユニークで、前記マスタ権を要求するマスタ権要求信号を、前記同期信号用通信線を介して送信する機能と、
前記マスタ権の取得を要求していない場合には、受信したマスタ権要求信号を順送りで次の処理装置に転送する機能と、
前記マスタ権の取得を要求している場合には、前記マスタ権要求信号に対応して予め決められている優先度に基づいて、前記他の処理装置から受信したマスタ権要求信号を転送するかまたは転送を拒否するかを選択し、転送を拒否したときには、自局のマスタ権要求信号を前記次の処理装置に送信する機能と、
受信したマスタ権要求信号の優先度と自局のマスタ権要求信号の優先度とに応じて、送信権を取得したと判断する機能
を備えることを特徴とする請求項6に記載の処理装置。 - 前記処理装置は、前記変換部を2以上備え、前記変換部の動作の診断を行って、正常に動作する前記変換部を選択して用いる
ことを特徴とする請求項1に記載の処理装置。 - 前記処理装置は、
前記変換部の動作診断を行う診断情報を前記変換部に出力し、前記変換部で処理された診断情報の処理結果を受信して、その処理結果に基づいて、当該変換部の動作が正常か否かを判定する診断部を備え、
前記診断部によって動作が正常と判定されている変換部を選択して用いる
ことを特徴とする請求項10に記載の処理装置。 - 前記処理装置は、該処理装置に電力を供給する給電部をさらに備え、
前記処理装置と前記他の処理装置とは、外部電源を接続可能で、前記給電部に電力を供給する電力線、前記シリアル信号用通信線、および前記同期信号用通信線が配線され、挿入時最初に接触し抜去時最後に隔離する長ピン対と、挿入時前記長ピンより後に接触し抜去時前記長ピンより先に隔離する短ピン対とを含むコネクタによって接続され、
前記給電部は前記長ピン対を介して接続され、前記変換部および前記同期部は前記短ピン対を介して接続され、
前記他の処理装置が接続されている前記コネクタに、前記処理装置を接続する場合、前記処理装置は、前記長ピン対を介して前記給電部に給電されたときに、前記短ピンの電位または電流を安定した状態にする初期化を実行し、
前記他の処理装置が接続されている前記コネクタから、前記処理装置を脱離する場合、前記処理装置は、前記同期部および前記変換部の動作を停止して前記短ピンの電位または電流を安定した状態にする
ことを特徴とする請求項1、請求項6、または請求項10に記載の処理装置。 - 請求項12に記載の処理装置、他の処理装置、およびコネクタによって構成される処理制御システムであって、
前記他の処理装置が接続されている前記コネクタに前記処理装置が接続されたとき、前記処理装置の同期部が、前記シリアル信号用通信線を介してデータを送信する権利を示すマスタ権の取得を要求するマスタ権要求信号を前記他の処理装置に送信することによって、前記処理装置が接続されたことを前記他の処理装置に伝達し、
前記他の処理装置が接続されている前記コネクタから前記処理装置が脱離されたとき、前記他の処理装置は、前記同期信号用通信線の信号の異常の発生を検出することによって、前記処理装置が脱離されたことを認識する
ことを特徴とする処理制御システム。 - 演算処理を実行する演算部を備えた処理装置において用いられる制御方法であって、
前記処理装置は、
シリアル信号用通信線および同期信号用通信線によって構成されるシステムバスを介して他の処理装置と通信可能に接続され、
前記演算部が前記処理装置内で異常状態を検出した場合、前記演算部から受信した前記異常状態の検出の通知を前記他の処理装置へ前記同期信号用通信線を介して送信するとともに、当該異常状態の検出の通知を変換部に出力する同期部と、
前記同期部から前記異常状態の検出の通知を受信していない場合には、前記演算部から演算処理結果のデータをパラレル通信によって受信し、前記同期部から前記異常状態の検出の通知を受信した場合には、前記パラレル通信に用いる信号線とは別のパラレル通信用の重要信号線を介して前記演算部から演算処理結果のデータをパラレル通信によって受信し、いずれの場合にも、その受信したパラレル信号をシリアル信号に変換して前記シリアル信号用通信線を介して前記他の処理装置へ送信する変換部と、
を備え、
前記演算部が前記処理装置内で異常状態を検出したとき、
前記演算部は、異常状態の検出の通知を前記同期部に出力するとともに、前記重要信号線を介してデータを前記変換部に出力し、
前記同期部は、前記演算部から受信した異常状態の検出の通知を前記同期信号用通信線を介して前記他の処理装置に送信するとともに、前記変換部に出力し、
前記変換部は、前記異常状態の検出の通知を受信し、前記演算部から前記重要信号線を介してデータを受信して、その受信したデータを、前記シリアル信号用通信線を介して前記他の処理装置に送信する
ことを特徴とする制御方法。 - 前記同期部は、前記異常状態の検出の通知を前記同期信号用通信線に送信する送信部と前記異常状態の検出の通知を前記同期信号用通信線から受信する受信部とを備え、
前記送信部と前記他の処理装置の同期部の受信部とを前記同期信号用通信線を介して接続し、前記受信部と前記他の処理装置の同期部の送信部とを前記同期信号用通信線を介して接続して、前記同期信号用通信線をリング状に構成する
ことを特徴とする請求項14に記載の制御方法。 - 前記処理装置は、該処理装置に電力を供給する給電部をさらに備え、
前記処理装置と前記他の処理装置とは、外部電源を接続可能で、前記給電部に電力を供給する電力線、前記シリアル信号用通信線、および前記同期信号用通信線が配線され、挿入時最初に接触し抜去時最後に隔離する長ピン対と、挿入時前記長ピンより後に接触し抜去時前記長ピンより先に隔離する短ピン対とを含むコネクタによって接続され、
前記給電部は前記長ピン対を介して接続され、前記変換部および前記同期部は前記短ピン対を介して接続され、
前記他の処理装置が接続されている前記コネクタに、前記処理装置を接続する場合、前記処理装置は、前記長ピン対を介して前記給電部に給電されたときに、前記短ピンの電位または電流を安定した状態にする初期化を実行し、
前記他の処理装置が接続されている前記コネクタから、前記処理装置を脱離する場合、前記処理装置は、前記同期部および前記変換部の動作を停止して前記短ピンの電位または電流を安定した状態にする
ことを特徴とする請求項14に記載の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009254496A JP5174784B2 (ja) | 2009-11-06 | 2009-11-06 | 処理装置、処理制御システム、およびその制御方法 |
US12/938,557 US8671300B2 (en) | 2009-11-06 | 2010-11-03 | Processing unit, process control system and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009254496A JP5174784B2 (ja) | 2009-11-06 | 2009-11-06 | 処理装置、処理制御システム、およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011100299A true JP2011100299A (ja) | 2011-05-19 |
JP5174784B2 JP5174784B2 (ja) | 2013-04-03 |
Family
ID=43975042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009254496A Active JP5174784B2 (ja) | 2009-11-06 | 2009-11-06 | 処理装置、処理制御システム、およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8671300B2 (ja) |
JP (1) | JP5174784B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102882744B (zh) * | 2012-09-26 | 2016-05-11 | 邱天 | 总线通讯系统及该系统实现故障检测的方法 |
JP5920370B2 (ja) * | 2014-01-24 | 2016-05-18 | 株式会社デンソー | 電子制御装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63251850A (ja) * | 1987-04-09 | 1988-10-19 | Mitsubishi Electric Corp | デ−タバス端末装置 |
JPH05242008A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | データ処理装置 |
JPH0863407A (ja) * | 1994-08-19 | 1996-03-08 | Fujitsu Ltd | 情報転送制御装置 |
WO1997012312A1 (fr) * | 1995-09-27 | 1997-04-03 | Hitachi, Ltd. | Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives |
JP2005242734A (ja) * | 2004-02-27 | 2005-09-08 | Mitsubishi Electric Corp | 制御機器の異常検出装置 |
JP2007324944A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 無線基地局装置のリソース制御方法及び制御装置 |
WO2007148462A1 (ja) * | 2006-06-23 | 2007-12-27 | Mitsubishi Electric Corporation | 制御装置 |
JP2008176362A (ja) * | 2007-01-16 | 2008-07-31 | Ricoh Co Ltd | データ変換装置とデータ変換方法と電子装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7058735B2 (en) * | 2003-06-02 | 2006-06-06 | Emulex Design & Manufacturing Corporation | Method and apparatus for local and distributed data memory access (“DMA”) control |
JP2006259869A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | マルチプロセッサシステム |
-
2009
- 2009-11-06 JP JP2009254496A patent/JP5174784B2/ja active Active
-
2010
- 2010-11-03 US US12/938,557 patent/US8671300B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63251850A (ja) * | 1987-04-09 | 1988-10-19 | Mitsubishi Electric Corp | デ−タバス端末装置 |
JPH05242008A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | データ処理装置 |
JPH0863407A (ja) * | 1994-08-19 | 1996-03-08 | Fujitsu Ltd | 情報転送制御装置 |
WO1997012312A1 (fr) * | 1995-09-27 | 1997-04-03 | Hitachi, Ltd. | Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives |
JP2005242734A (ja) * | 2004-02-27 | 2005-09-08 | Mitsubishi Electric Corp | 制御機器の異常検出装置 |
JP2007324944A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 無線基地局装置のリソース制御方法及び制御装置 |
WO2007148462A1 (ja) * | 2006-06-23 | 2007-12-27 | Mitsubishi Electric Corporation | 制御装置 |
JP2008176362A (ja) * | 2007-01-16 | 2008-07-31 | Ricoh Co Ltd | データ変換装置とデータ変換方法と電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US8671300B2 (en) | 2014-03-11 |
US20110113277A1 (en) | 2011-05-12 |
JP5174784B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102576339B (zh) | 多协议存储设备桥 | |
US11704274B2 (en) | System, apparatus and method for extended communication modes for a multi-drop interconnect | |
JP4949816B2 (ja) | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 | |
CN102591834B (zh) | 单线总线系统 | |
TWI421670B (zh) | 介面單元、介面連接系統方法及電源管理控制器 | |
US9934187B2 (en) | Hot-pluggable computing system | |
JP5096905B2 (ja) | サーバ装置及びそのリンク回復処理方法 | |
US8862792B2 (en) | Retrieving status information from a remote device and corresponding host system | |
JP2005209057A (ja) | データ通信方法 | |
TWI353517B (en) | Detecting and differentiating sata loopback modes | |
WO2007030978A1 (fr) | Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c | |
JP5174784B2 (ja) | 処理装置、処理制御システム、およびその制御方法 | |
CN109697179A (zh) | 硬件资源扩充系统及热插入管理装置 | |
US20140068130A1 (en) | Information processing apparatus and controlling method | |
JP2014532236A (ja) | 接続方法 | |
JP4335429B2 (ja) | 系切替制御装置、及び制御装置のcpu二重化システム | |
TWI454921B (zh) | 訊號溝通方法、訊號轉換系統及擴充插卡 | |
US5909558A (en) | Low power serial arbitration system | |
US7958290B2 (en) | Serial bit ordering of non-synchronous bus signals | |
US7440398B2 (en) | Fault tolerant communication apparatus | |
JP5082147B2 (ja) | マルチノードシステム、ノード間スイッチ及びデータ中継方法 | |
CN107291645B (zh) | 双控制器的数据传输方法 | |
TWI475392B (zh) | 雙模式電子裝置、電子系統以及主控端判斷方法 | |
CN105022708A (zh) | 多节点服务器的通信方法 | |
Dheere | Universal computer interfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5174784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |