JP2008138283A - 表面テクスチャリングを組み込んだプラズマリアクタ基板 - Google Patents

表面テクスチャリングを組み込んだプラズマリアクタ基板 Download PDF

Info

Publication number
JP2008138283A
JP2008138283A JP2007276150A JP2007276150A JP2008138283A JP 2008138283 A JP2008138283 A JP 2008138283A JP 2007276150 A JP2007276150 A JP 2007276150A JP 2007276150 A JP2007276150 A JP 2007276150A JP 2008138283 A JP2008138283 A JP 2008138283A
Authority
JP
Japan
Prior art keywords
substrate
substrate support
conductive body
large area
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007276150A
Other languages
English (en)
Other versions
JP2008138283A5 (ja
JP5578762B2 (ja
Inventor
John M White
エム ホワイト ジョン
Zhifei Ye
イエ ズヒフェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008138283A publication Critical patent/JP2008138283A/ja
Publication of JP2008138283A5 publication Critical patent/JP2008138283A5/ja
Application granted granted Critical
Publication of JP5578762B2 publication Critical patent/JP5578762B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips

Abstract

【課題】本発明は、概して、プラズマリアクタにおいて、大面積基板に必要な容量性デカップリングを提供する装置及び方法を提供する。
【解決課題】本発明の一実施形態は、プラズマリアクタにおいて用いるための基板サポートを提供する。プラズマリアクタは、大面積基板の裏面と接触するための複数の隆起領域のある上面を備えた導電性本体を有している。複数の隆起領域は、上面の表面積の約50%未満を占める。
【選択図】図2

Description

発明の背景
(発明の分野)
本発明の実施形態は、概して、大面積基板を処理する装置及び方法に関する。特に、本発明の実施形態は、半導体処理において大面積基板をサポートするための基板サポート、及びその製造方法に関する。
(関連技術の説明)
大面積基板の処理用機器は、液晶ディスプレイ(LCD)及びプラズマディスプレイパネル(PDP)をはじめとするフラットパネルディスプレイ、有機発光ダイオード(OLED)並びにソーラーパネルの製造においてかなりの投資となってきている。LCD、PDP、OLED又はソーラーパネルを製造するための大面積基板は、ガラス又はポリマーワークピースであってよい。
大面積基板には、一般的に、複数の連続プロセスが行われて、デバイス、導体及び絶縁体がそこに形成される。これらのプロセスは夫々、通常、製造プロセスの単一ステップを実施するように構成されたプロセスチャンバで実施される。全連続プロセスを効率的に完了するために、数多くのプロセスチャンバが一般的に用いられる。大面積基板を処理するのに頻繁に用いられる製造プロセスは、プラズマエンハンスト化学蒸着(PECVD)である。
PECVDを用いて、通常、フラットパネル基板や半導体基板等の基板上に薄膜を堆積する。PECVDは、一般的に、プロセス最適化のために可変ギャップを備えた、数インチ離して配置された平行な電極間で真空チャンバ内にて実施される。処理されている基板は、真空チャンバ内に配置された温度制御基板サポートに配置してもよい。場合によっては、基板サポートは、電極の1つであってもよい。前駆体ガスが真空チャンバに導入されて、一般的に、真空チャンバの上部近傍に配置された分配板を通して送られる。真空チャンバ内の前駆体ガスは、電極に連結されたRF電力を印加することにより、プラズマへと通電又は励起される。励起されたガスは反応して、基板サポートに配置された基板の表面で材料層を形成する。一般的に、PECVDチャンバ内の基板サポート又は基板サポートアセンブリは、基板をサポートして加熱し、且つ、前駆体ガスを励起させる電極としても作用するように構成されている。
通常、例えば、フラットパネル製造に利用されるような大面積基板は、550mmx650mmを超えることが多く、表面積が4平方メートルまで、及びこれを超えるものと想定されている。それに対応して、大面積基板を処理するのに利用される基板サポートは、基板の大面積に対応するよう比例して大きい。高温用途の基板サポートは、通常、鋳造されて、1つ以上の発熱体及び熱電対をアルミニウム本体に封入している。基板サポートのサイズのために、1つ以上の強化部材が、通常、基板サポート内に配置されて、高温での(即ち、あるフィルムにおける水素含量を最小にするために、摂氏350度を超え、摂氏500度に達するような)基板サポートの剛性及び性能を改善している。アルミニウム基板サポートを陽極酸化すると、保護皮膜が得られる。
このように構成された基板サポートは、良好な処理性能を示しているが、2つの問題が観察されている。第1の問題は不均一な堆積である。他の部分よりも薄いフィルム厚さのスポットとして現れることの多い、フィルム厚さに小さな局所変動が観察されており、大面積基板上に形成される次世代のデバイスにとっては有害であると考えられている。基板厚さ及び平坦さにおける変動は、一般的に、約50マイクロインチの平滑な基板サポート表面と共に、ガラス基板の特定の場所において局所静電容量変動を生じ、局所プラズマ不均一性が形成されて、堆積変動、即ち、堆積した薄膜厚さのスポットとなる。
第2の問題は、摩擦電気プロセス、又は2種類の材料を互いに接触させ、互いに分離させるプロセスにより生成される静電荷により生じる。その結果、基板と基板サポート間に静電気が蓄積して、プロセスが完了した時点で、基板を基板サポートから分離するのが困難となる。
更なる問題は、静電放電(ESD)金属線アーク放電問題として業界に知られているものである。基板サイズが増大するにつれて、ESD金属線はより長く、より大きくなっている。ESD金属線における誘導電流が、プラズマ堆積中に、基板を損傷するほど大きくなると考えられている。このESD金属線アーク放電問題は、主な繰り返される問題である。
従って、基板サポートから処理されている基板の必要な容量性デカップリング及び十分なカップリングを与えて、良好な膜堆積性能を提供する基板サポートが必要とされている。
発明の概要
本発明は、概して、プラズマリアクタにおいて、大面積基板に必要な容量性デカップリングを提供する装置及び方法を提供するものである。
本発明の一実施形態は、プラズマリアクタに用いるための基板サポートであって、プラズマリアクタの電極となるよう構成された導電性本体を含み、導電性本体が、大面積基板をサポートし、大面積基板に熱エネルギーを提供するために構成された上面を有し、上面が、大面積基板の裏面と接触するために構成された複数の隆起領域を有し、複数の隆起領域が、上面の表面積の約50%未満を占めている基板サポートを提供する。
本発明の他の実施形態は、大面積基板を処理するための基板サポートであって、大面積基板をサポートし、大面積基板に容量性デカップリングを提供するように構成された導電性本体と、導電性本体に封入された発熱体とを含み、導電性本体が、上面に均一に分配され、上面の複数の低部領域に連続して接続された複数の隆起領域を有し、複数の隆起領域が、大面積基板の裏面と実質的に接触するために構成されていて、複数の隆起領域が、上面の合計表面積の約50%未満を占める基板サポートを提供する。
本発明の更に他の実施形態は、プラズマチャンバにおいて大面積基板を処理する方法であって、導電性本体を有する基板サポートを提供する工程と、基板サポートの上面に大面積基板を位置付ける工程と、プラズマチャンバに前駆体ガスを導入する工程と、導電性本体と導電性本体に平行な電極の間でRF電力を印加することにより前駆体ガスのプラズマを生成する工程とを含み、導電性本体が、大面積基板をサポートし、大面積基板に熱エネルギーを提供するために構成された上面を有し、上面が、大面積基板の裏面と接触するために構成された複数の隆起領域を有し、複数の隆起領域が、上面の表面積の約50%未満を占めている方法を提供する。
詳細な説明
本発明は、処理されている基板に必要な容量性デカップリングを提供する基板サポート及び基板サポートを製造する方法に関する。特に、本発明の基板サポートは、基板と基板サポート間の静電気を減少し、損傷した基板として通常現れるプラズモイドを最小にする。理論に拘束されることは望むところではないが、大面積基板の金属線に強いプラズマが与えられると、大面積基板を不均一に加熱して、大面積基板に熱応力が生じるものと考えられる。大面積基板の熱応力は、大面積基板を破砕するほど大きく蓄積する場合がある。非導電性の大面積基板が破損して、導電性基板サポートがプラズマに露出されると、アーク放電やプラズモイドが生じる。本発明の基板サポートは、静電気を減少し、プラズモイドを最小にし、良好な膜堆積性能を与える。
図1に、本発明の一実施形態によるプラズマエンハンスト化学蒸着システム100の概略断面図を示す。プラズマエンハンスト化学蒸着システム100は、大面積基板、例えば、液晶ディスプレイ(LCD)、プラズマディスプレイパネル(PDP)、有機発光ダイオード(OLED)及びソーラーパネルの製造に用いる大面積基板に構造及びデバイスを形成するように構成されている。処理されている大面積基板は、ガラス基板又はポリマー基板であってよい。
システム100は、概して、ガス源104に結合したチャンバ102を有する。チャンバ102は、プロセス体積112を画定するチャンバ壁106、チャンバ下部108及び蓋アセンブリ110を含む。プロセス体積112は、一般的に、チャンバ壁106に形成されたポート(図示せず)を通してアクセスされる。チャンバ壁106は、大面積基板140(以降、基板140)のチャンバ102への出し入れを促すものである。基板140は、ガラス又はポリマーワークピースであってよい。一実施形態において、基板140は、約0.25メートルを超える平面表面積を有する。チャンバ壁106及びチャンバ下部108は、概して、プラズマ処理と適合性のあるアルミニウム又はその他材料の単一ブロックから製造されている。チャンバ壁106及びチャンバ下部108は、概して、電気的に接地されている。チャンバ下部108は、様々なポンピングコンポーネント(図示せず)に結合された排気ポート114を有しており、処理中のプロセス体積112内の圧力、排ガス及び副生成物の制御が促される。
図1に示す実施形態において、チャンバ本体102は、ガス源104及びそれに結合した電源122を有する。電源122は、ガス分配板118に結合されて、電気バイアスを与えて、プロセスガスに通電し、処理中、ガス分配板118の下のプロセス体積112においてプロセスガスから形成されたプラズマを保持する。
蓋アセンブリ110は、チャンバ壁106によりサポートされており、取り外すと、チャンバ102が使用可能となる。蓋アセンブリ110は、通常、アルミニウムから構成されている。ガス分配板118は、蓋アセンブリ110の内側120に結合している。ガス分配板118は、一般的に、アルミニウムから作製されている。ガス分配板118の中央部分には、穿孔領域があって、そこを通して、ガス源104から供給されたプロセスガス及びその他ガスがプロセス体積112に分配される。ガス分配板118の穿孔領域は、ガス分配板118を通ってチャンバ102へガスが均一に分配されるように構成されている。ガス分配板118の詳細な説明は、引用により本明細書に一体化される2005年7月1日出願の米国特許出願第11/173,210号(代理人整理番号9230 P2)「ガス拡散器曲率により制御されるプラズマ均一性制御(Plasma Uniformity Control by Gas Diffuser Curvature)」及び2005年7月25日出願の米国特許出願第11/188,922号(代理人整理番号9338)、「拡散器重力支持体(Diffuser Gravity Support)」にある。
基板サポートアセンブリ138は、チャンバ102内の中心に配置されている。基板サポートアセンブリ138は、処理中、基板140をサポートするように構成されている。基板サポートアセンブリ138は、通常、チャンバ下部108を通って延在しているシャフト142によりサポートされる導電性本体124を含む。
サポートアセンブリ138は、通常、接地されていて、電源122によりガス分配板118(又はチャンバの蓋アセンブリ内又はその近傍に位置するその他電極)まで供給されるRF電力が、サポートアセンブリ138とガス分配板118の間のプロセス体積112にあるガスを励起するようになっている。電源122からのRF電力は、通常、基板のサイズに合わせて選ばれて、化学蒸着プロセスを駆動する。一実施形態において、導電性本体124は、導電性本体124の周囲と接地されたチャンバ下部108の間で結合した1つ以上のRF大地反射経路部材を通して接地されている。RF大地反射経路部材184の詳細な説明は、引用により本明細書に一体化される2004年8月16日出願の米国特許出願第10/919,457号(代理人整理番号9181)「基板をデチャックする方法及び装置(Method and Apparatus for Dechucking a Substrate)」にある。
一実施形態において、導電性本体124の少なくとも一部は、絶縁性皮膜でカバーされていて、サポートアセンブリ138の高価なエージング又はプラズマ処理をすることなく、堆積均一性が改善されるのが好ましい。導電性本体124は、金属又はその他同等の導電性の材料から製造されていてよい。皮膜は、特に、酸化物、窒化ケイ素、二酸化ケイ素、二酸化アルミニウム、五酸化タンタル、炭化ケイ素、ポリイミド等の誘電性材料であってよく、これらに限られるものではないが、フレーム溶射、プラズマ溶射、高エネルギー塗膜、化学蒸着、溶射、接着フィルム、スパッタリング及び封入をはじめとする様々な堆積又は塗膜プロセスにより適用してよい。塗膜の詳細な説明は、引用により本明細書に一体化される2003年5月9日出願の米国特許出願第10/435,182号(代理人整理番号8178)「陽極酸化基板サポート(Anodized Substrate Support)」及び2005年7月15日出願の米国特許出願第11/182,168号(代理人整理番号8178 P1)「サセプタを粗面化することにより減少した静電荷(Reduced Electrostatic Charge by Roughening the Susceptor)」にある。
一実施形態において、導電性本体124は、少なくとも1つの埋め込み発熱体132を封入している。少なくとも1つの強化部材116が、通常、加熱要素132近傍の導電性本体124に埋め込まれている。第2の強化部材166が、第1の強化部材116の反対の加熱要素132の側部で、導電性本体124内に配置されていてもよい。強化部材116及び166は、金属、セラミック又はその他硬化材料から構成されていてもよい。一実施形態において、強化部材116及び166は、酸化アルミニウムファイバーから構成されている。或いは、強化部材116及び166は、酸化アルミニウム粒子、炭化ケイ素ファイバー、酸化ケイ素ファイバー又は同様の材料と組み合わせた酸化アルミニウムファイバーから構成されていてもよい。強化部材116及び166は、遊離した材料を含んでいてもよいし、板等の作製済み形状であってもよい。或いは、強化部材116及び166は、その他の形状及び幾何学的配置を含んでいてもよい。通常、強化部材116及び166は、後述する鋳造プロセス中、アルミニウムが部材116、166に含浸できる空隙率を有している。
サポートアセンブリ138に配置された電極等の加熱要素132は、電源130に連結されて、サポートアセンブリ138及びその上に配置された基板140を、所望の温度まで、制御可能に加熱する。典型的に、加熱要素132は、摂氏約150〜少なくとも約460度の均一な温度に基板140を維持する。加熱要素132は、通常、導電性本体124から電気的に絶縁されている。
導電性本体124は下側部126と上面134とを有し、これらは、基板140をサポートし、熱エネルギーを基板140に与えるように構成されている。上面134を粗面化して、空間ポケット205(図3に図示)を、上面134と基板140の間に形成してもよい。空間ポケット205は、導電性本体124と基板140の間の容量性カップリングを減少する。一実施形態において、上面134は平坦でない表面で、処理中に、基板140と部分的に接触するように構成されていてよい。
下側部126は、それに連結されたステムカバー144を有している。ステムカバー144は、通常、サポートアセンブリ138に連結されたアルミニウムリングであり、シャフト142をそれに取り付けるための装着表面を与える。
シャフト142は、ステムカバー144から延在していて、サポートアセンブリ138をリフトシステム(図示せず)に連結している。リフトシステムは、サポートアセンブリ138を上昇位置(図示)と下降位置の間で移動する。蛇腹146は、サポートアセンブリ138の移動を促しながら、プロセス体積112とチャンバ102外の雰囲気の間に真空シールを与える。
サポートアセンブリ138は、外接シャドウフレーム148を更にサポートする。通常、シャドウフレーム148は、基板140とサポートアセンブリ138の端部での堆積を防止して、基板がサポートアセンブリ138に貼り付かないようにする。
サポートアセンブリ138は、複数のリフトピン150を受け入れる複数の穴128を有する。リフトピン150は、一般的に、セラミック又は陽極酸化アルミニウムで構成されている。通常、リフトピン150は、第1の端部160を有しており、リフトピン150が通常位置にある(即ち、サポートアセンブリ138に対して引っ込んでいる)時は、リフトピン150は、サポートアセンブリ138の上面134と実質的に面一又はやや凹部となっている。第1の端部160は、通常、口が広がっている、又はその他拡張されていて、リフトピン150が穴128に落ちるのを防止している。更に、リフトピン150は、サポートアセンブリ138の下側部126を超えて延在する第2の端部164を有している。リフトピン150は、チャンバ下部108と接触して、サポートアセンブリ138の上面134から移動することによって、サポートアセンブリ138に対して間隔を開けて基板140が配置される。
一実施形態において、異なる長さのリフトピン150を利用して、下部108と接触して、異なる時に動作するようにする。例えば、基板140の外側端部周囲で間隔の開いたリフトピン150は、基板140中心に向かう外側端部から内側に間隔の開いた比較的短いリフトピン150と組み合わされて、基板140を、その中心に対して、その外側端部から最初にリフトさせる。他の実施形態において、一定の長さのリフトピン150を、外側リフトピン150の下に位置するバンプ又はプラトー182と協働させて利用して、外側リフトピン150を先に動作させて、内側リフトピン150よりも上面134から長い距離離して基板140を配置する。或いは、チャンバ下部108は、内側リフトピン150下に位置する溝又はトレンチを有していて、内側リフトピン150を後から動作して、外側リフトピン150より短い距離に配置してもよい。本発明から恩恵を受けるよう適合された、端部から中心に基板を基板サポートからリフトするよう構成されたリフトピンを有するシステムの実施形態は、引用により本明細書に一体化される米国特許第6,676,761号に記載されている。
図2は、プラズマエンハンスト化学蒸着システム100における基板サポートアセンブリ138の概略部分斜視図を示す。基板サポートアセンブリ138の導電性本体124は、テクスチャード上面134を有する。一実施形態において、上面134は、サポートされた基板140及び複数の低部領域202と接触するよう構成された複数の隆起領域201を含む。一実施形態において、隆起領域201及び隣接する低部領域202は、実質的に連続して(図3で更に説明する)接続されており、テクスチャード上面134が基板140をスクラッチするのを防止している。導電性本体124に配置された基板140は、隆起領域201により低部領域202から分離されている。隆起領域201は、全上面134の限られた割合しか占めておらず、基板140に、導電性本体124からの十分な容量性デカップリングを提供するため、金属線アーク放電及び望ましくない静電気を排除する。一実施形態において、隆起領域201は、全上面134の約50%未満を占める。
図3は、基板140と導電性本体124の上面134の間の界面の概略拡大図である。隆起領域201近傍の領域は、比較的平滑で、基板140は、上面134によりスクラッチされない。一実施形態において、上面134は、実質的に連続しており、低部領域202は、隣接する隆起領域201に平滑に接続されている。一実施形態において、低部領域202の最下点と、隆起領域201の最高点の間の距離D1は、約0.001インチ〜約0.002インチである。隣接する隆起領域201間の距離は、約0.5mm〜約3mmである。隣接する隆起領域201間の距離は、約1mm〜約2mmであるのが好ましい。
隆起領域201は、上面134全体に均一に分配されていてもよい。一実施形態において、隆起領域201は、上面134に形成されたアイランドの配列であってよい。一実施形態において、隆起領域201は、図4に示すような、六方稠密配列の複数のアイランドであってもよい。図4を参照すると、導電性本体124の上面134の一実施形態は、そこに形成された丸いアイランド203の配列を有していてよい。各アイランド203は、基板との接触領域となるように構成された平坦な領域204を有している。一実施形態において、平坦な領域204の直径は0.5mm未満である。各アイランド203は、基板のスクラッチを排除するために、平滑な表面を有していてよい。
平滑な接触表面及び十分な容量性デカップリングを与えるその他の好適なパターンを上面134に適用してもよいことを注記しておく。
導電性本体124の上面134は、例えば、化学エッチング、電解研磨、テクスチャリング、研削、吹き付け加工及びローレット切り等による様々なやり方で作製してよい。
図5A〜Dは、化学エッチングにより、基板サポートアセンブリ138に導電性本体124の上面134を作製するための連続プロセスの概略を示す。
図5Aは、フォトレジスト210の層が導電性本体124上に塗膜されているのを示す。次に、マスクを通して、フォトレジスト210をUV光に露光することにより、パターン211が、フォトレジスト210に形成される。
図5Bは、フォトレジスト210を現像した後の、フォトレジスト210を備えた導電性本体124を示す。
次に、パターン化されたフォトレジスト210を備えた導電性本体124を、化学エッチング溶液に浸漬して、図5Cに示すような、導電性本体124の露光部分に複数の低部領域212を形成する。
図5Dは、フォトレジスト210が除去された後の導電性本体124を示す。複数のアイランド213が、複数の低部領域212から突出したままである。一実施形態において、各アイランド213は、エッチング溶液と接触しない、導電性本体124の元の上面の一部である接触領域214を有していてもよい。接触領域214は、プロセス中、基板と接触するように構成されている。各アイランド213の接触領域214が、導電性本体124の元の上面の、平坦度及び粗さ等の特性を保持するため、基板は、導電性本体124のエッチングされていない上面による際と同じようにして各接触領域214により均一にサポートされる。
図6A〜Bは、電解研磨により基板サポートアセンブリ138の導電性本体124の上面134を作製するための電解研磨法の概略を示す。カソード220が、電解研磨浴222と平行に導電性本体124に近接配置されている。カソード220は、パターン化表面221に形成されたカソードパターンを有する。電源224が、導電性本体124とカソード220の間に適用されて、電解研磨反応に電力を提供する。図6Bは、カソードパターン221の相補パターン223が、導電性本体124に形成されていることを示している。電界は、電気化学反応において凹面よりも突出面で集中しているためである。
一実施形態において、陽極酸化層等の絶縁皮膜は、非平坦面の形成後、上面134に適用されて、放射率が改善される。一実施形態において、絶縁皮膜は、約80〜約200マイクロインチの表面仕上げを有する。
本発明を基板が水平に配向されたプラズマリアクタで説明したが、垂直又は傾斜した基板配向のリアクタに適用することもできる。
前記は本発明の実施形態を対象としているが、本発明の他の更なる実施形態はその基本的な範囲から逸脱することなく創作することができ、その範囲は特許請求の範囲に基づいて定められる。
上に挙げた本発明の構成が詳細に理解できるように、上に簡単にまとめた本発明を、添付図面にいくつか図解された実施形態を参照してより具体的に説明する。しかしながら、添付の図面は本発明の代表的な実施形態を例示するだけであり、その範囲を限定するものとは考えられず、本発明は他の同様に有効な実施形態も認めることに留意すべきである。
本発明の一実施形態によるプラズマエンハンスト化学蒸着チャンバの概略断面図である。 プラズマエンハンスト化学蒸着チャンバにおける基板サポートの概略部分斜視図である。 本発明の一実施形態による基板と基板サポートの上面の間の界面の概略拡大図である。 本発明の一実施形態による基板サポートの上面の一実施形態の概略図である。 本発明の基板サポートの上面を作製するための連続プロセスの概略を示す図である。 本発明の基板サポートの上面を作製するための他のプロセスの概略を示す図である。
理解を促すために、図面で共通の同一の構成要素を示すのに、可能な場合は、同一の参照番号を用いている。しかしながら、添付図面は本発明の代表的な実施形態を例示しているに過ぎないため、その範囲を限定するものとは解釈されず、他の等しく有効な実施形態も含み得ることに留意すべきである。

Claims (20)

  1. プラズマリアクタに用いるための基板サポートであって、
    前記プラズマリアクタの電極となるよう構成された導電性本体を含み、前記導電性本体が、大面積基板をサポートし、前記大面積基板に熱エネルギーを提供するために構成された上面を有し、前記上面が前記大面積基板の裏面と接触するために構成された複数の隆起領域を有し、前記複数の隆起領域が前記上面の表面積の約50%未満を占めている基板サポート。
  2. 前記複数の隆起領域が十分に平滑で、前記大面積基板の前記裏面がスクラッチによる損傷を受けないようなものである請求項1記載の基板サポート。
  3. 前記複数の隆起領域の高さが、約0.001インチ〜約0.002インチである請求項1記載の基板サポート。
  4. 前記複数の隆起領域が、前記上面に均一に分配された隆起アイランドの配列である請求項1記載の基板サポート。
  5. 隣接する隆起アイランド間の距離が約0.5mm〜約3mmである請求項4記載の基板サポート。
  6. 隣接する隆起アイランド間の距離が約1mm〜約2mmである請求項4記載の基板サポート。
  7. 前記複数の隆起アイランドが夫々0.5mm未満の直径の円形接触領域を有する請求項4記載の基板サポート。
  8. 前記複数の隆起アイランドが化学エッチングにより形成される請求項1記載の基板サポート。
  9. 前記導電性本体に封入された発熱体を含む請求項1記載の基板サポート。
  10. 前記導電性本体の前記上面をカバーする絶縁皮膜を含む請求項1記載の基板サポート。
  11. 前記導電性本体がアルミニウムから作製されている請求項1記載の基板サポート。
  12. 大面積基板を処理するための基板サポートであって、
    前記大面積基板をサポートし、前記大面積基板に容量性デカップリングを提供するように構成された導電性本体を含み、前記導電性本体が、上面に均一に分配され、前記上面の複数の低部領域に連続して接続された複数の隆起領域を有し、前記複数の隆起領域が前記大面積基板の裏面と実質的に接触するために構成されていて、前記複数の隆起領域が、前記上面の合計表面積の約50%未満を占めており、
    前記導電性本体に封入された発熱体とを含む基板サポート。
  13. 1つ以上の強化要素を含む請求項12記載の基板サポート。
  14. 前記上面をカバーする絶縁皮膜を含む請求項12記載の基板サポート。
  15. 前記複数の隆起領域及び前記複数の低部領域が、化学エッチング、電解研磨、研削、テクスチャリング及びローレット切りのうち1つから形成される請求項12記載の基板サポート。
  16. 前記複数の低部領域に対して前記複数の隆起領域の高さが、約0.001インチ〜約0.002インチの間である請求項12記載の基板サポート。
  17. 前記複数の隆起領域が夫々、0.5mm未満の直径の円形である請求項12記載の基板サポート。
  18. プラズマチャンバにおいて大面積基板を処理する方法であって、
    導電性本体を有する基板サポートを提供する工程を含み、前記導電性本体が大面積基板をサポートし、前記大面積基板に熱エネルギーを提供するために構成された上面を有し、前記上面が前記大面積基板の裏面と接触するために構成された複数の隆起領域を有し、前記複数の隆起領域が前記上面の表面積の約50%未満を占めており、
    前記基板サポートの上面に前記大面積基板を配置する工程と、
    前記プラズマチャンバに前駆体ガスを導入する工程と、
    前記導電性本体と前記導電性本体に平行な電極の間でRF電力を印加することにより前記前駆体ガスのプラズマを生成する工程とを含む方法。
  19. 前記導電性本体に埋め込まれた発熱体を用いて前記大面積基板を加熱する工程を含む請求項18記載の方法。
  20. 前記基板を提供する工程が、前記導電性本体の前記上面をエッチングして、前記複数の隆起領域を形成する工程を含む請求項18記載の方法。
JP2007276150A 2006-12-01 2007-10-24 表面テクスチャリングを組み込んだプラズマリアクタ基板 Expired - Fee Related JP5578762B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/566,113 US20080131622A1 (en) 2006-12-01 2006-12-01 Plasma reactor substrate mounting surface texturing
US11/566113 2006-12-01

Publications (3)

Publication Number Publication Date
JP2008138283A true JP2008138283A (ja) 2008-06-19
JP2008138283A5 JP2008138283A5 (ja) 2010-12-09
JP5578762B2 JP5578762B2 (ja) 2014-08-27

Family

ID=39232835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276150A Expired - Fee Related JP5578762B2 (ja) 2006-12-01 2007-10-24 表面テクスチャリングを組み込んだプラズマリアクタ基板

Country Status (7)

Country Link
US (2) US20080131622A1 (ja)
EP (1) EP1928017B1 (ja)
JP (1) JP5578762B2 (ja)
KR (1) KR100939588B1 (ja)
CN (1) CN101191203B (ja)
DE (1) DE602007006397D1 (ja)
TW (1) TWI354349B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080131622A1 (en) * 2006-12-01 2008-06-05 White John M Plasma reactor substrate mounting surface texturing
US7964430B2 (en) * 2007-05-23 2011-06-21 Applied Materials, Inc. Silicon layer on a laser transparent conductive oxide layer suitable for use in solar cell applications
US20080289686A1 (en) * 2007-05-23 2008-11-27 Tae Kyung Won Method and apparatus for depositing a silicon layer on a transmitting conductive oxide layer suitable for use in solar cell applications
KR101588566B1 (ko) * 2008-03-20 2016-01-26 어플라이드 머티어리얼스, 인코포레이티드 롤-성형 표면을 갖는 서셉터 및 이를 제조하기 위한 방법
US20100059182A1 (en) * 2008-09-05 2010-03-11 Jusung Engineering Co., Ltd. Substrate processing apparatus
US20100180426A1 (en) * 2009-01-21 2010-07-22 Applied Materials, Inc. Particle reduction treatment for gas delivery system
US20120154974A1 (en) * 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
CN103908934A (zh) * 2013-11-28 2014-07-09 大连隆星新材料有限公司 聚乙烯蜡微粉制备装置
CN111801624A (zh) * 2018-04-17 2020-10-20 应用材料公司 将表面纹理化而不使用喷砂
CN110349828B (zh) * 2019-06-20 2021-12-03 Tcl华星光电技术有限公司 干蚀刻设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340896A (ja) * 1997-06-06 1998-12-22 Nippon Asm Kk プラズマcvd装置用サセプタ及びその製造方法
JP2002134487A (ja) * 2000-10-25 2002-05-10 Hitachi Ltd 半導体装置の製造方法
JP2002334921A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd プラズマ処理装置
JP2005051200A (ja) * 2003-05-09 2005-02-24 Applied Materials Inc メッキ処理された基板支持体

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801785A (en) * 1986-01-14 1989-01-31 Raychem Corporation Electrical devices
US5200157A (en) * 1986-02-17 1993-04-06 Toshiba Ceramics Co., Ltd. Susceptor for vapor-growth deposition
US5096536A (en) * 1990-06-12 1992-03-17 Micron Technology, Inc. Method and apparatus useful in the plasma etching of semiconductor materials
US4974369A (en) * 1990-06-28 1990-12-04 William Dixon Two-dimensionally grooved sanding pad
US5104514A (en) * 1991-05-16 1992-04-14 The United States Of America As Represented By The Secretary Of The Navy Protective coating system for aluminum
US5384682A (en) * 1993-03-22 1995-01-24 Toto Ltd. Electrostatic chuck
US5581874A (en) * 1994-03-28 1996-12-10 Tokyo Electron Limited Method of forming a bonding portion
US5531835A (en) * 1994-05-18 1996-07-02 Applied Materials, Inc. Patterned susceptor to reduce electrostatic force in a CVD chamber
US5548470A (en) * 1994-07-19 1996-08-20 International Business Machines Corporation Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5844205A (en) * 1996-04-19 1998-12-01 Applied Komatsu Technology, Inc. Heated substrate support structure
US6055927A (en) * 1997-01-14 2000-05-02 Applied Komatsu Technology, Inc. Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology
CH692520A5 (de) * 1997-04-24 2002-07-15 Mettler Toledo Gmbh Verfahren zur Herstellung einer umlaufenden mediumsdichten Verbindung zwischen koaxialen Glasrohren unter Einschluss einer elektrischen Leiterbahn und elektrochemischer Sensor damit.
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
JP3283459B2 (ja) * 1997-12-17 2002-05-20 日本エー・エス・エム株式会社 半導体処理用の基板保持装置
US6064031A (en) * 1998-03-20 2000-05-16 Mcdonnell Douglas Corporation Selective metal matrix composite reinforcement by laser deposition
FR2783970B1 (fr) * 1998-09-25 2000-11-03 Commissariat Energie Atomique Dispositif autorisant le traitement d'un substrat dans une machine prevue pour traiter de plus grands substrats et systeme de montage d'un substrat dans ce dispositif
JP2001209981A (ja) * 1999-02-09 2001-08-03 Ricoh Co Ltd 光ディスク基板成膜装置、光ディスク基板成膜方法、基板ホルダーの製造方法、基板ホルダー、光ディスクおよび相変化記録型光ディスク
JP3911902B2 (ja) * 1999-04-16 2007-05-09 東京エレクトロン株式会社 処理装置及び金属部品の表面処理方法
JP3293801B2 (ja) * 1999-06-22 2002-06-17 九州日本電気株式会社 枚葉式プラズマアッシング装置
US6423175B1 (en) * 1999-10-06 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for reducing particle contamination in an etcher
US6196001B1 (en) * 1999-10-12 2001-03-06 Alliedsignal Inc. Environment controlled WIP cart
TW473792B (en) * 2000-01-20 2002-01-21 Ngk Insulators Ltd Electrostatic chuck
EP1172842B1 (de) * 2000-06-22 2004-10-20 Unaxis Balzers Aktiengesellschaft Beschichtungsanlage für scheibenförmige Werkstücke
US7094670B2 (en) * 2000-08-11 2006-08-22 Applied Materials, Inc. Plasma immersion ion implantation process
SG106588A1 (en) * 2000-10-10 2004-10-29 Inst Data Storage Method for producing thin film magnetic devices having increased orientation ratio
JP3758979B2 (ja) * 2001-02-27 2006-03-22 京セラ株式会社 静電チャック及び処理装置
US6510888B1 (en) * 2001-08-01 2003-01-28 Applied Materials, Inc. Substrate support and method of fabricating the same
JP4040423B2 (ja) * 2002-10-16 2008-01-30 キヤノン株式会社 基板保持装置
KR20040036984A (ko) * 2002-10-25 2004-05-04 엘지.필립스 엘시디 주식회사 플라즈마 에칭챔버의 아크발생 방지구조
US8372205B2 (en) * 2003-05-09 2013-02-12 Applied Materials, Inc. Reducing electrostatic charge by roughening the susceptor
JP2005018992A (ja) 2003-06-23 2005-01-20 Ibiden Co Ltd プラズマ発生装置用電極埋設部材
US7375946B2 (en) * 2004-08-16 2008-05-20 Applied Materials, Inc. Method and apparatus for dechucking a substrate
US7429410B2 (en) * 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US8173228B2 (en) * 2006-01-27 2012-05-08 Applied Materials, Inc. Particle reduction on surfaces of chemical vapor deposition processing apparatus
US20080131622A1 (en) * 2006-12-01 2008-06-05 White John M Plasma reactor substrate mounting surface texturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340896A (ja) * 1997-06-06 1998-12-22 Nippon Asm Kk プラズマcvd装置用サセプタ及びその製造方法
JP2002134487A (ja) * 2000-10-25 2002-05-10 Hitachi Ltd 半導体装置の製造方法
JP2002334921A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd プラズマ処理装置
JP2005051200A (ja) * 2003-05-09 2005-02-24 Applied Materials Inc メッキ処理された基板支持体

Also Published As

Publication number Publication date
TW200828493A (en) 2008-07-01
TWI354349B (en) 2011-12-11
US20100144160A1 (en) 2010-06-10
KR100939588B1 (ko) 2010-02-01
DE602007006397D1 (de) 2010-06-24
CN101191203A (zh) 2008-06-04
CN101191203B (zh) 2010-12-01
KR20080050304A (ko) 2008-06-05
US20080131622A1 (en) 2008-06-05
EP1928017B1 (en) 2010-05-12
JP5578762B2 (ja) 2014-08-27
EP1928017A1 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
JP5578762B2 (ja) 表面テクスチャリングを組み込んだプラズマリアクタ基板
US8372205B2 (en) Reducing electrostatic charge by roughening the susceptor
US7732010B2 (en) Method for supporting a glass substrate to improve uniform deposition thickness
KR100431658B1 (ko) 기판 가열 장치 및 이를 갖는 장치
US8709162B2 (en) Active cooling substrate support
CN101606227B (zh) 载置台构造、以及用其的处理装置和该装置的使用方法
JP5361119B2 (ja) サセプタの粗面化による静電荷の削減
TWI460805B (zh) 處理基板的裝置與方法
JP2005051200A5 (ja)
JP2002151581A (ja) 基板のデチャック方法及び装置
JP5745394B2 (ja) 基板支持体、プラズマ反応装置、および、サセプターを形成する方法
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
JP6010296B2 (ja) 静電チャック
KR101039524B1 (ko) 플라즈마 처리 장치
JP2022154714A (ja) 基板載置台の研磨方法及び基板処理装置
JP2003045854A (ja) プラズマ処理方法及び装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130329

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130429

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R150 Certificate of patent or registration of utility model

Ref document number: 5578762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees