JP2008135069A - パチンコ機 - Google Patents

Abstract

【課題】上位制御装置と下位制御装置を備える制御系において、下位制御装置が異常状態となったときに、上位制御装置と下位制御装置の間の不整合の発生を防止する。
【解決手段】下位制御装置２０は、上位制御装置１０からのコマンドで指定された遊技処理を行う遊技処理回路２１と、遊技処理回路２１が正常に処理を行っているあいだ信号を出力する信号出力回路２２とを有する。上位制御装置１０は、信号出力回路２２から出力される信号を受信する信号受信回路１３と、信号受信回路１３に入力される信号が途絶えたときに遊技処理回路２１の処理をリセットするリセット信号を出力するリセット信号出力回路１２とを有する。
【選択図】図１

Description

本発明は、上位制御装置と、上位制御装置のコマンドに従って動作する下位制御装置とを有する遊技機に関し、詳しくは、下位制御装置の動作が正常に行われなくなったときに下位制御装置の動作を正常な状態に復帰させるための技術に関する。

例えばパチンコ機等の遊技機では、上位制御装置と、上位制御装置によって制御される下位制御装置が設けられる。上位制御装置は下位制御装置にコマンドを出力し、下位制御装置は、上位制御装置からのコマンドによって指定された遊技処理を行う。上位制御装置は、下位制御装置がコマンドで指定された遊技処理を行っているものとして、その他の処理を行う。例えば、パチンコ機では、メイン制御装置（すなわち、上位制御装置）は表示制御装置（すなわち、下位制御装置）にコマンドを出力する。表示制御装置は、メイン制御装置からのコマンドに従って遊技画像を画像表示装置に表示する。そして、メイン制御装置は、表示制御装置によってコマンドで指定された遊技画像が画像表示装置に表示されているものとして、その他の処理（例えば、入賞装置の開閉処理等）を行う。

上述した制御構成では、上位制御装置の処理は下位制御装置が正常に動作していることを前提としている。しかしながら、遊技機が設置される遊技店は電気ノイズが発生しやすい環境にあり、遊技機に装備される各制御装置も電気ノイズの影響を避けることはできない。したがって、各制御装置が電気ノイズ等が原因で正常に動作しなくなる異常状態（例えば、暴走やハングアップ）が生じ得る。異常状態となった制御装置は、その動作をリセットしなければ正常な状態に戻ることができないこととなる。ここで、上位制御装置が異常状態となった場合は大きな問題とはならない。すなわち、上位制御装置がリセットされた後に下位制御装置に適切なコマンドを出力することで両者の不整合が是正される。一方、下位制御装置が異常状態となってリセットされた場合は事情が異なる。すなわち、上位制御装置のコントロール下にあるべき下位制御装置が勝手にリセットされることとなると、上位制御装置と下位制御装置の間に不整合が発生し得るためである。

本発明は上述した実情に鑑みなされたものであり、その目的は、下位制御装置が異常状態となったときに、上位制御装置と下位制御装置の間の不整合を防止しつつ下位制御装置を正常な状態に復帰するための技術を提供することである。

[課題を解決するための手段、作用及び効果]
上記課題を解決するため請求項１に記載のパチンコ機は、メイン制御装置と、前記メイン制御装置により制御されるサブ制御装置と、前記サブ制御装置により制御される表示制御装置と、前記表示制御装置による制御に基づいて遊技画像を表示する図柄表示器とを備え、
前記メイン制御装置は、入賞口に入賞したパチンコ球を検出するセンサに接続され前記センサから出力される検出信号に基づいてコマンドを作成して前記サブ制御装置に出力するコマンド出力回路を有し、
前記サブ制御装置は、前記メイン制御装置からのコマンドに基づいて前記表示制御装置にコマンドを出力し、
前記表示制御装置は、前記サブ制御装置からのコマンドに従って遊技画像を前記図柄表示器に表示させ、
前記表示制御装置は、前記サブ制御装置からのコマンドにより指定された遊技処理が正常に行われているあいだ作動中信号を出力し、
前記サブ制御装置は、前記表示制御装置からの作動中信号を監視することで前記表示制御装置が正常に処理を行っているか否かを判定することを特徴とする。

また、本発明の他の遊技機は、上位制御装置と、上位制御装置に接続された下位制御装置とを備える。上位制御装置は下位制御装置にコマンドを出力し、下位制御装置は上位制御装置から入力するコマンドに従って動作する。下位制御装置は、上位制御装置からのコマンドで指定された遊技処理を行う遊技処理回路と、遊技処理回路が正常に処理を行っているあいだ信号を出力する信号出力回路とを有する。上位制御装置は、信号出力回路から出力される信号を受信する信号受信回路と、信号受信回路に入力される信号が途絶えたときに演算回路の処理をリセットするリセット信号を出力するリセット信号出力回路とを有する。

上記遊技機では、下位制御装置の遊技処理回路が遊技処理を正常に行っている間は信号出力回路から信号が出力され、遊技処理が正常に行われなくなると信号が途切れる。上位制御装置は、信号出力回路から出力される信号を信号受信回路で受信する。そして、下位制御装置からの信号が途切れると下位制御装置にリセット信号を出力し、これにより下位制御装置はリセットされる。したがって、下位制御装置は上位制御装置によってリセットされるため、上位制御装置と下位制御装置との間の不整合の発生を防止することができる。

上位制御装置は、リセット信号出力回路からリセット信号を出力すると、そのリセット信号によりリセットした遊技処理を指定するコマンドを出力するコマンド出力回路をさらに有することが好ましい。このような構成によると、リセット信号によりリセットされた下位制御装置の遊技処理が再び開始される。

下位制御装置の遊技処理回路は、コマンドで指定された遊技演出処理を繰り返し実行するものであって、上位制御装置は、当該上位制御装置からコマンドが出力される時にカウントを開始するカウンタ回路をさらに有し、前記コマンド出力回路は、カウンタ回路のカウント値から遊技処理回路で次回周期の遊技演出処理が開始されたであろうタイミングを求め、そのタイミングでコマンドを出力することが好ましい。このような構成では、上位制御装置からコマンドが出力されると、コマンドが出力されてからの時間がカウンタ回路により計時される。下位制御装置がリセットされると、上位制御装置はカウンタ回路のカウント値からコマンドを出力するタイミングを求める。すなわち、下位制御装置はコマンドで指定された遊技演出処理（例えば、連続する１つのメロディを出力する処理等）を繰返し実行する。このため、コマンドが出力されてからの時間が分かれば、次の周期の遊技演出処理が開始されるであろうタイミングを求めることができる。そして、求めたタイミングでコマンドを出力することで、下位制御装置の遊技演出処理を適切なタイミングで再開することができる。

なお、上記課題は他の遊技機によっても解決することができる。すなわち、この他の遊技機は、上位制御装置と、上位制御装置に接続された下位制御装置とを備え、上位制御装置は下位制御装置にコマンドを出力し、下位制御装置は上位制御装置から入力するコマンドに従って動作する。下位制御装置は、上位制御装置からのコマンドで指定された遊技処理が正常に行われているあいだ作動中信号を出力し、上位制御装置は、下位制御装置から出力される作動中信号が途切れたときに下位制御装置の遊技処理をリセットする。この遊技機によっても請求項１に記載の遊技機と同様の作用効果を奏することができる。

次に本発明の実施の形態について図面を参照して説明する。図１は、本発明の一実施形態に係る遊技機に装備される遊技装置の制御系の構成を示すブロック図である。図１に示すように、本実施形態の遊技機は遊技装置３０を備え、この遊技装置３０は上位制御装置１０と下位制御装置２０によって制御される。遊技装置３０は、遊技の進行に応じて動作する各種電動装置の一つである。例えば、本発明をパチンコ機に適用した場合は、遊技装置３０は、遊技画像を表示する図柄表示器、効果音を出力する音声出力装置、効果光を出力するランプ装置、遊技結果に応じてパチンコ球を払出す払出装置等になる。

上位制御装置１０は、遊技機に装備される各電動装置を統括的に制御する制御装置である。上位制御装置１０は、コマンド出力回路１１、リセット信号出力回路１２、パルス信号受信回路１３を少なくとも備える。コマンド出力回路１１は、遊技結果に基づいてコマンド（遊技装置３０に所定の遊技動作をさせるためのもの）を出力する回路である。リセット信号出力回路１２は、下位制御装置２０の遊技処理をリセットするリセット信号を出力する回路であって、パルス信号受信回路１３でパルス信号が受信されなくなるとリセット信号を出力する。パルス信号受信回路１３は、下位制御装置２０から出力されるパルス信号を受信する回路である。コマンド出力回路１１は、ＣＰＵ，ＲＯＭ，ＲＡＭ等から構成されるＩＣ回路により構成することができる。コマンド出力回路１１は、例えば、遊技機に装備された各種センサ（例えば、パチンコ機の場合には入賞口に入賞したパチンコ球を検出するセンサ等）に接続することができる。そして、これらのセンサから出力される検出信号に基づいてコマンドを作成して、下位制御装置２０に出力するようにしても良い。コマンド出力回路１１をＣＰＵ，ＲＯＭ，ＲＡＭ等からなるＩＣ回路で構成した場合は、このＩＣ回路をリセット信号出力回路１２として機能させることもできる。すなわち、ＩＣ回路は、パルス信号受信回路１３に入力するパルス信号（下位制御装置２０から出力される）を定期的に監視し、パルス信号受信回路１３に入力するパルス信号を検出できなかったときにリセット信号を出力する。なお、これらの回路は、公知の種々の電子素子を利用して構成することができる。例えば、リセット信号出力回路１２とパルス信号受信回路１３をフリップフロップにより構成することもできる。この場合、フリップフロップには発振回路が接続され、発振回路から出力されるパルス信号がフリップフロップに所定数入力すると、下位制御装置２０に信号（すなわち、リセット信号）を出力するように構成する。フリップフロップの動作は、下位制御装置２０から出力されるパルス信号によりリセットされる。したがって、下位制御装置２０からのパルス信号が出力されている限りフリップフロップの動作がリセットされてフリップフロップから信号が出力されることは無く、下位制御装置２０からのパルス信号が途絶えると信号が出力される。

下位制御装置２０は、上位制御装置１０から出力されるコマンドに従って遊技装置３０を駆動する処理を行う。下位制御装置２０は、遊技処理回路２１、パルス信号出力回路２２を少なくとも備える。遊技処理回路２１は、上位制御装置１０から出力されたコマンドを受信すると、その受信したコマンドに応じたコマンド信号（駆動信号）を遊技装置３０に出力する回路である。これにより遊技装置３０は、上位制御装置１０から出力されたコマンドに応じた遊技動作を行う。パルス信号出力回路２２は、遊技処理回路２１が正常に処理を行っている間、上位制御装置１０に周期的に信号（すなわち、パルス信号）を出力する回路である。遊技処理回路２１とパルス信号出力回路２２は、ＣＰＵ，ＲＯＭ，ＲＡＭ等から構成されるＩＣ回路により構成することができる。このように構成した場合、このＩＣ回路は上位制御装置１０から出力されるコマンドを受信すると、受信したコマンドの解析を行い、解析結果に基づいて遊技装置にコマンド信号を出力する。また、定期的（例えば、１回のメインルーチンの処理が終了する毎）にパルス信号を上位制御装置１０に出力する。また、遊技処理回路２１で行われる処理が予め決められた処理を決められた順番で行うものである場合には、シーケンスコントローラにより遊技処理回路を構成することもできる。この場合にパルス信号出力回路２２は、１回のシーケンス処理が終了すると上位制御装置１０に信号を出力するようにしても良い。なお、本実施例では、下位制御装置２０から上位制御装置１０に出力されるパルス信号によって上位制御装置１０は下位制御装置２０が正常に作動していることを判断した。しかしながら、下位制御装置２０から上位制御装置１０に出力される信号としては、下位制御装置２０が正常に作動しているときにＨＩＧＨ状態となり、正常に作動しなくなるとＬＯＷ状態となるような信号を出力するようにしても良い。この場合、上位制御装置１０は、下位制御装置２０から出力される信号の状態によって下位制御装置２０が正常に作動しているか否かを判断することができる。

上述した実施形態では、上位制御装置１０のコマンド出力回路１１から下位制御装置２０にコマンドが出力される。下位制御装置２０の遊技処理回路２１は、上位制御装置から出力されるコマンドを処理して、遊技装置３０にコマンド信号を出力する処理（請求項でいう遊技処理）を行う。遊技処理回路２１で行われる遊技処理が正常に行われている間は、下位制御装置２０のパルス信号出力回路２２から上位制御装置１０に向かってパルス信号が出力される。一方、遊技処理回路２１で行われる遊技処理が正常に行われなくなると、下位制御装置２０のパルス信号出力回路２２からのパルス信号が出力されなくなる。下位制御装置２０からパルス信号が出力されなくなると、上位制御装置１０のリセット信号出力回路１２から信号が出力される。このため、下位制御装置２０の遊技処理回路２１が上位制御装置１０によりリセットされる。このため、上位制御装置１０と下位制御装置２０の間に生じる不整合が防止される。

なお、下位制御装置２０がリセットされた後は、上位制御装置１０から再びリセットされた遊技処理を指示するコマンドを出力するようにすることが好ましい。これによって下位制御装置２０の遊技処理回路２１は、リセットされた遊技処理を再開し、遊技装置３０で遊技演出が再開される。したがって、遊技装置３０により遊技演出が行われていない期間が短くなり、遊技者に与える違和感を軽減することができる。

ここで、遊技装置３０が決められた遊技演出を繰返し行うものである場合がある。例えば、遊技装置３０が一連のメロディを繰返し出力する音声出力装置（典型的にはスピーカ）であったり、決められたパターンで点滅を繰返す発光装置（典型的にはランプ装置）の場合がある。かかる場合、下位制御装置２０の遊技処理回路２１は、遊技装置３０で行われる遊技演出に対応した遊技演出処理を周期的に繰返す。上記の構成においてリセット後に遊技処理を復帰させることとした場合は、リセットされなければ次回周期の遊技演出処理が最初から開始されたであろうタイミングで遊技演出処理を再開させることが好ましい。すなわち、遊技装置３０に再開された遊技演出は他の装置で行われている遊技演出と一致したものとなるためである。例えば、遊技装置３０が音声出力装置で、遊技演出が一連のメロディを繰返し出力するものである場合を考える。そして、一連のメロディの出力途中でリセットされて遊技演出処理が中断されたとする。かかる場合において、遊技演出処理がリセットされなければ次回周期の遊技演出処理が開始されるであろうときに遊技演出処理を再開させれば、復帰させられた遊技演出（メロディの出力）はリセットが行われた遊技演出と全く同一のタイミングで行われる。遊技機では一般的に複数の遊技装置が同期して遊技演出を行うことが多いため、リセットされた遊技演出が同一のタイミングで復帰させられば、各遊技装置の遊技演出は整合性がとれたものとなる。

そこで、上述した実施の形態においては、図２に示すように、上位制御装置１０は、タイマ回路１４と、復帰コマンド出力回路１５をさらに備えることが好ましい。タイマ回路１４は、コマンド出力回路１１のコマンド出力時から経過した時間を計時する回路である。タイマ回路１４には、例えば、発振回路のクロック信号をカウントするカウンタ回路を用いることができる。すなわち、コマンド出力回路１１からコマンドを出力するタイミングでカウンタ回路をリセットしてカウントを開始することで、コマンド出力時から経過した時間を計時することができる。復帰コマンド出力回路１５は、タイマ回路１４で計時されている時間から次の周期の遊技演出処理が最初から開始されるタイミングを求め、求めたタイミングでコマンドを再出力する。すなわち、上位制御装置１０は、コマンド毎に下位制御装置２０の遊技演出処理が１周期行われるのに要する時間がわかっている。そして、出力すべきコマンドは分かっているため、コマンド出力時（すなわち、下位制御装置２０による遊技演出処理開始時と略同一タイミング）から経過した時間がわかれば、次に遊技演出処理が最初から開始されるであろうタイミングを求めることができる。したがって、復帰コマンド出力回路１５は、タイマ回路１４の値から次に遊技演出処理が開始されるタイミングを求め、その求めたタイミングでコマンドを出力する。なお、復帰コマンド出力回路１５をコマンド出力回路１１と兼用し、ＣＰＵ，ＲＯＭ，ＲＡＭ等から構成されるＩＣ回路により構成することができる。

なお、上述した上位制御装置１０と下位制御装置２０との関係は、図３に示すように、１つの上位制御装置１０と、この上位制御装置１０と接続された複数の下位制御装置２０ａ，２０ｂ，２０ｃとの各々の間に適用されても良い。すなわち、上位制御装置１０は、各下位制御装置２０ａ，２０ｂ，２０ｃにコマンドを出力し、各下位制御装置２０ａ，２０ｂ，２０ｃは上位制御装置１０からのコマンドに基づいて遊技処理を行う。各下位制御装置２０ａ，２０ｂ，２０ｃは、各下位制御装置２０ａ，２０ｂ，２０ｃが正常に処理を行っている間パルス信号を出力する。上位制御装置１０は、下位制御装置２０ａ，２０ｂ，２０ｃのいずれかからのパルス信号が途絶えると、パルス信号が途絶えた下位制御装置に向かってリセット信号を出力する。上位制御装置１０と各下位制御装置２０ａ，２０ｂ，２０ｃとの不整合が発生することが防止され、これにより各下位制御装置２０ａ，２０ｂ，２０ｃ間の不整合の発生も防止される。このように１つの上位制御装置１０に複数の下位制御装置２０ａ，２０ｂ，２０ｃが接続された場合は、図２に示すタイマ回路１４と復帰コマンド出力回路１５を上位制御装置１０に設けることが好ましい。

さらに、上述した上位制御装置１０と下位制御装置２０との関係は、図４に示すように一次制御装置１０と二次制御装置２０との間、および、二次制御装置２０と三次制御装置３０との間に適用されても良い。すなわち、一次制御装置１０はニ次制御装置２０にコマンドを出力する。二次制御装置２０は、一次制御装置１０から出力されたコマンドに従って三次制御装置３０にコマンドを出力する。三次制御装置３０は、二次制御装置２０から出力されるコマンドに従って遊技処理を行う。二次制御装置２０は一次制御装置１０にパルス信号を出力し、三次制御装置３０は二次制御装置２０にパルス信号を出力する。一次制御装置１０は、二次制御装置２０からのパルス信号が途絶えると、二次制御装置２０に向かってリセット信号を出力する。また、二次制御装置２０は、三次制御装置３０からのパルス信号が途絶えると、三次制御装置３０に向かってリセット信号を出力する。このように、上位から下位に向かって複数の制御装置が直列で接続されるときにも本発明の技術を適用することができる。

[第１実施例]
次に、本発明に係る技術をパチンコ機の音声出力装置（スピーカ）と、その音声出力装置を制御する制御系に適用した例について図面を参照して説明する。図５は、音声出力装置と、音声出力装置を制御する制御系の構成を示すブロック図である。図５に示すように、本実施例では音声出力装置としてスピーカ６４を備え、このスピーカ６４はメイン制御基板４０と、音制御基板５０により制御される。

メイン制御基板４０は、パチンコ機に装備される各種電動装置〔スピーカ６４、図柄表示器（図示省略），ランプ装置（図示省略），払出装置（図示省略）等〕の動作を統括的に制御する制御装置である。メイン制御基板４０には、ＣＰＵ４４，ＲＯＭ４６，ＲＡＭ４８等が１チップ化されたＣＰＵチップ４２が実装されている。ＣＰＵ４４は、ＲＯＭ４６に格納されている遊技制御プログラムを実行することで音制御基板５０にコマンドを出力する。ＲＡＭ４８には、ＣＰＵ４４が遊技制御プログラムを実行する際に発生する各種データや入出力信号が格納される。メイン制御基板４０の構成や動作については、公知のパチンコ機と同様であり、本発明を特に特徴づけるものではないため、その詳しい説明は省略する。

音制御基板５０は、メイン制御基板４０から出力されたコマンドを受信して、その受信したコマンドに基づいて音声データを作成してスピーカ６４に向かって出力する処理を行う制御装置である。音制御基板５０には、ＣＰＵチップ５２と、音源ＩＣ６０と、Ｄ／Ａコンバータ６２が実装されている。ＣＰＵチップ５２は、ＣＰＵ５４，ＲＯＭ５６，ＲＡＭ５８が１チップ化されたＩＣ回路である。ＣＰＵ５４は、ＲＯＭ５６に格納された遊技制御プログラムに従って動作し、メイン制御基板４０から出力されたコマンドを解析して、そのコマンドに対応するコマンドを音源ＩＣ６０に出力する処理を行う。ＣＰＵ５４の詳しい処理は、後で詳細に説明する。ＲＯＭ５６には、上記遊技制御プログラムの他に、音源ＩＣ６０に出力するコマンド毎に音源ＩＣ６０が１回の遊技演出処理に要する時間〔スピーカ６４から遊技演出（一連のメロディ）が１回出力されるのに要する時間〕が格納されている。ＲＡＭ５８には、ＣＰＵ５４が遊技制御プログラムを実行する際に発生する各種データや入出力信号が格納される。このＣＰＵチップ５２が請求項でいう上位制御装置に相当する。

音源ＩＣ６０は、予め決められた順序で所定の処理を実行することで音データの作成と出力を行うシーケンス機能を有するＩＣ回路である。音源ＩＣ６０から出力される音データは、ＣＰＵチップ５２から出力されるコマンド毎に予め決められている。音源ＩＣ６０は、ＣＰＵチップ５２からのコマンドにより指定される一連の音データを周期的に繰返し出力する処理を行う。音源ＩＣ６０から出力される音データは、Ｄ／Ａコンバータ６２によってアナログ変換され、スピーカ６４に入力するようになっている。これにより、スピーカ６４からはメイン制御基板４０により指定された効果音（一連のメロディ）が繰返し出力される。なお、効果音のもととなる単音データは、音源ＩＣ６０内にＲＯＭを設け、このＲＯＭに予め格納するようにしても良い。あるいは、音源ＩＣ６０と接続されたＲＯＭを別途設け、このＲＯＭに単音データを格納するようにしても良い。ＲＯＭ内に格納された単音データは、効果音データを作成する際に音源ＩＣ６０内に読み込まれる。また、音源ＩＣ６０のシーケンス処理には、ＣＰＵチップ５２に作動中信号（パルス信号）を出力する処理が組み込まれている。したがって、音源ＩＣ６０が正常に処理を行っている限り、音源ＩＣ６０からＣＰＵチップ５２にパルス信号が出力されるようになっている。この音源ＩＣが請求項でいう下位制御装置に相当する。

上述した音制御基板５０に実装されるＣＰＵチップ５２の処理と音源ＩＣ６０の処理について、図６と図７を参照して説明する。図６はＣＰＵチップ５２で行われる処理を示すフローチャートであり、図７は音源ＩＣ６０で行われる処理を示すフローチャートである。図６に示すようにＣＰＵチップ５２は、まず、メイン制御基板４０からコマンドを受信したか否かを判定する（Ｓ１０）。コマンドを受信していない場合〔ステップＳ１０でＮＯの場合〕にはステップＳ１８に進み、コマンドを受信している場合〔ステップＳ１０でＹＥＳの場合〕にはステップＳ１２に進む。ステップＳ１２ではメイン制御基板４０から出力されたコマンドを解析する。すなわち、メイン制御基板４０から出力されたコマンドがどの効果音を指示するコマンドであるかを解析する。本実施例では、図柄表示器に図柄を変動表示するときの変動パターン音を指定するコマンド、大当り確定中音を指定するコマンド、大当り中音等のコマンドがメイン制御基板４０から出力される。ステップＳ１２では、受信したコマンドがこれらのコマンドのうちのどのコマンドに当るかを解析する。コマンドが解析されて指示された効果音が決定できると、次に、その決定された効果音を出力するためのコマンドを音源ＩＣ６０に出力し（Ｓ１４）、タイマ回路をスタートさせる（Ｓ１６）。ステップＳ１８では、音源ＩＣ６０から出力される作動中信号が途絶えたか否かを判定する。具体的には、音源ＩＣ６０から出力される作動中信号が入力するポートを検出し、作動中信号が検出されたか否かにより判定する。作動中信号を受信している場合〔ステップＳ１８でＮＯの場合〕には、ステップＳ１０に戻ってステップＳ１０からの処理が繰返される。一方、作動中信号を受信していない場合〔ステップＳ１８でＹＥＳの場合〕には、音源ＩＣ６０に向かってリセット信号を出力する（Ｓ２０）。これにより、音源ＩＣ６０の処理がリセットされる。ステップＳ２２では、音源ＩＣ６０にコマンドを出力するタイミングを決定する（Ｓ２２）。具体的には、ステップＳ１４で出力したコマンドに係る効果音（メロディ）を１周期だけ発生するのに要する時間と、ステップＳ１６で作動を開始したタイマで計時された時間とにより、次に効果音を最初から出力するタイミングを決定する。例えば、ステップＳ１４で指定されたコマンドによって出力される効果音（一連のメロディ）が３０秒で終了するものであって、同一の効果音（１回当り１０秒）が３回繰り返される場合を考える。また、ステップＳ１６でスタートされたタイマにより計時された時間が１５秒であったとする。この場合には、ステップＳ１６で計時されたタイマが２０秒となるとき（すなわち、５秒後）に効果音を再開するためのコマンドを出力すると決定する。コマンド出力タイミングが決定されると、次に、そのタイミングで音源ＩＣ６０に復帰コマンドを出力する（Ｓ２４）。ステップＳ２４で出力される復帰コマンドは、ステップＳ２０でリセットされた処理を再開させるコマンド（すなわち、音源ＩＣ６０に直前に出力されたコマンド）である。これにより、音源ＩＣ６０は、リセットされた処理を再開することとなる。このように、本実施例では効果音の先頭（上述の例の場合は、３回目の効果音の先頭）から効果音の出力が再開されるので、効果音が途切れた時期からすぐに再開する場合に比較し、遊技者に与える不快感を軽減することができる。音源ＩＣ６０にコマンドが出力されると、再びタイマをリセットしてスタートし（Ｓ２６）、ステップＳ１０の処理に戻る。

次に、音源ＩＣ６０の処理を図７のフローチャートを参照して説明する。図７に示すように音源ＩＣ６０は、まず、ＣＰＵチップ５２からのコマンドを受信したか否かを判定する（Ｓ３０）。ＣＰＵチップ５２からのコマンドを受信していない場合〔ステップＳ３０でＮＯの場合〕には、ステップＳ３６に進んで作動中信号を出力する。したがって、音源ＩＣにコマンドを受信していない場合（すなわち、コマンドを待機する状態）でも、ＣＰＵチップ５２に作動中信号が出力されることとなる。一方、ＣＰＵチップ５２からのコマンドを受信している場合〔ステップＳ３０でＹＥＳの場合〕にはステップＳ３２に進む。ステップＳ３２では受信したコマンドの解析を行う。コマンドが解析されると、その解析結果に基づいて音データの作成と出力処理を行い（Ｓ３４）、ＣＰＵチップ５２に作動中信号の出力を行う（Ｓ３６）。

上述の説明から明らかなように本実施例では、音源ＩＣ６０の処理が正常に行われている間は作動中信号が周期的に出力され、音源ＩＣ６０の処理が正常に行われなくなると作動中信号が出力されない。音制御基板５０のＣＰＵチップ５２は、音源ＩＣ６０からの作動中信号が途切れると音源ＩＣ６０の処理をリセットし、適切なタイミングで復帰させる。このようなＣＰＵチップ５２と音源ＩＣ６０の処理のタイミングチャートを図８に示している。図８は上からＣＰＵチップ５２から出力されるコマンド信号、ＣＰＵチップ５２から出力されるリセット信号、音源ＩＣ６０で行われる遊技処理の状態、音源ＩＣ６０から出力される作動中信号を示している。図８に示すように、ＣＰＵチップ５２からコマンドが出力されると、音源ＩＣ６０の処理が開始される。音源ＩＣ６０の処理が正常に行われている間は、音源ＩＣ６０から作動中信号が周期的に出力される。音源ＩＣ６０の処理が何らかの原因でハングアップした状態となると、音源ＩＣ６０からの作動中信号が出力されなくなる。作動中信号が出力されなくなると、ＣＰＵチップ５２から音源ＩＣ６０にリセット信号が出力される。これによって、音源ＩＣ６０の処理はリセットされ、コマンド待機中の状態となる。ただし、図７の説明から明らかなように、このコマンド待機中においても音源ＩＣ６０の作動中信号は出力される。そして、ＣＰＵチップ５２は、リセット信号を出力後の所定のタイミングで復帰コマンドを出力する。復帰コマンドが出力されるタイミングは、次の周期の効果音（メロディ）の出力が開始されるタイミングとされる。復帰コマンドが出力されると、音源ＩＣ６０の遊技処理が再開される。なお、作動中信号の出力周期は、音源ＩＣ６０で行われる遊技処理の内容に応じて適宜決定すれば良いが、その出力周期は短い（例えば、１単音の発生処理周期程度）ほど異常状態を早く検出でき、効果音の出力を再開する時期の決定精度も向上する。また、コマンド待ち状態においても作動中信号を出力することで、遊技装置（本実施例ではスピーカ６４）の駆動時以外にも異常が発生したことを検知することができる。

このように本実施例では、音源ＩＣ６０の処理が正常に行われなくなると音源ＩＣ６０から作動中信号が出力されなくなり、音源ＩＣ６０はＣＰＵチップ５２によりリセットされる。したがって、音源ＩＣ６０の上位の制御装置であるＣＰＵチップ５２によって音源ＩＣ６０の処理がリセットされるため、ＣＰＵチップ５２と音源ＩＣ６０の処理が不整合となることが防止される。特に、ＣＰＵチップ５２は、次回周期の効果音が出力されるタイミングで復帰コマンドを音源ＩＣ６０に出力する。このため、スピーカ６４から出力される効果音が適切なタイミングで再開され、他の遊技装置（例えば、図柄表示器、ランプ装置等）と同期した遊技演出が可能となる。

[第２実施例]
次に、図９を参照して第２実施例に係る制御系の構成を説明する。図９に示すように第２実施例では、メイン制御装置７０と、メイン制御装置７０により制御されるサブ制御装置８０と、サブ制御装置８０により制御されるマゴ制御装置８６の３つの制御装置が直列に接続されている。メイン制御装置７０はサブ制御装置８０にコマンドを出力し、サブ制御装置８０はメイン制御装置７０からのコマンドに基づいてマゴ制御装置８６にコマンドを出力する。マゴ制御装置８６は、サブ制御装置８０から出力されたコマンドに基づいて所定の遊技処理を行う。また、マゴ制御装置８６は正常に処理が行われているあいだサブ制御装置８０に作動中信号を出力し、サブ制御装置８０は正常に処理が行われているあいだマゴ制御装置８６に作動中信号を出力する。したがって、メイン制御装置７０はサブ制御装置８０からの作動中信号を監視することでサブ制御装置８０が正常に処理を行っているか否かを判定でき、サブ制御装置８０はマゴ制御装置８６からの作動中信号を監視することでマゴ制御装置８６が正常に処理を行っているか否かを判定することができるようになっている。上記の構成は既に説明した実施例と略同一の構成である。

しかしながら、第２実施例では各制御装置７０，８０，８６がそれぞれウオッチドッグタイマ回路７６，８２，８８を有し、各制御装置７０，８０，８６が暴走するとウオッチドッグタイマ回路７６，８２，８８によりそれぞれリセットされる点で大きく異なる。以下、第１実施例と異なる点を中心に説明する。第２実施例では、メイン制御装置７０のリセット端子にはＯＲ回路７４を介してリセットＩＣ６６の出力端子と、ウオッチドッグタイマ回路７６の出力端子が接続されている。リセットＩＣ６６は、電源投入時にリセット信号を出力する回路である。したがって、メイン制御装置７０は、電源投入時にはリセットＩＣ６６から出力されるリセット信号によりリセットされ、ＣＰＵの暴走等によりハングアップしたときはウオッチドッグタイマ回路７６によりリセットされる。また、リセットＩＣ６６の出力端子は、ＯＲ回路７２を介してフリップフロップ６８のクリア端子ＣＬに接続されている。一方、ウオッチドッグタイマ回路７６の出力端子はフリップフロップ６８のクロック端子ＣＬＫに入力するようになっている。したがって、リセットＩＣ６６によりメイン制御装置７０がリセットされたときは、フリップフロップ６８の出力端子Ｑの状態は「０」となる。一方、ウオッチドッグタイマ回路７６によりメイン制御装置７０がリセットされたときは、フリップフロップ６８の出力端子Ｑの状態は「１」となる。なお、フリップフロップ６８のクリア端子には、メイン制御装置７０の出力端子の１つがＯＲ回路７２を介して接続される。したがって、フリップフロップ６８はメイン制御装置７０によってもクリアされるようになっている。

また、サブ制御装置８０のリセット端子にはＯＲ回路７８を介してリセットＩＣ６６の出力端子と、ウオッチドッグタイマ回路８２の出力端子が接続されている。このため、サブ制御装置８０は、電源投入時にはリセットＩＣ６６から出力されるリセット信号によりリセットされ、ＣＰＵの暴走等によりハングアップしたときはウオッチドッグタイマ回路８２によりリセットされる。また、マゴ制御装置８６のリセット端子にはＯＲ回路８４を介してサブ制御装置８０の出力端子の１つと、ウオッチドッグタイマ回路８８の出力端子が接続されている。このため、マゴ制御装置８０は、電源投入時等にはサブ制御装置８０から出力されるリセット信号によりリセットされ、ＣＰＵの暴走等によりハングアップしたときはウオッチドッグタイマ回路８８によりリセットされる。

次いで、メイン制御装置７０とサブ制御装置８０とマゴ制御装置８６の作用を説明する。まず、電源投入がされてリセットＩＣ６６からリセット信号が出力されたときについて説明する。リセットＩＣ６６からリセット信号が出力されると、そのリセット信号はメイン制御装置７０とサブ制御装置８０のリセット端子に入力し、これらの制御装置７０，８０の処理を初期化する。また、リセットＩＣ６６から出力されたリセット信号は、フリップフロップ６８のクリア端子ＣＬに入力し、フリップフロップ６８の出力端子Ｑの状態は「０」となる。メイン制御装置７０は、リセット信号による初期化後に処理を開始すると、まず、フリップフロップ６８の出力端子から入力する信号の状態を検出する。検出された信号の状態は「０」であるため、リセットＩＣ６６によりリセットされたと判定し、サブ制御装置８０にマゴ制御装置８６をリセットするようコマンドを出力する。このコマンドを受信したサブ制御装置８０は、マゴ制御装置８６のリセット端子にリセット信号を出力してマゴ制御装置８６を初期化する。したがって、電源投入によってリセットＩＣ６６からリセット信号が出力されたときは、全ての制御装置７０，８０，８６がリセットされる。

次に、メイン制御装置７０のＣＰＵが暴走してウオッチドッグタイマ回路７６によりリセットされたときについて説明する。ウオッチドッグタイマ回路７６によりリセットされたときは、ウオッチドッグタイマ回路７６から出力されたリセット信号がフリップフロップ６８のクロック端子ＣＬＫに入力するため、フリップフロップ６８の出力端子Ｑの状態は「１」となる。初期化され処理を開始したメイン制御装置７０は、まず、入力端子Ｉの状態を検出する。入力端子Ｉの状態は「１」、すなわち、自己のＣＰＵの暴走によりリセットされているため、この場合はサブ制御装置８０にマゴ制御装置８６をリセットすることを指示するコマンドは出力されない。したがって、メイン制御装置７０がハングアップ等によりリセットされたときは、サブ制御装置８０とマゴ制御装置８６が正常に作動している限りこれらの制御装置８０，８６は処理を続けることとなる。このため、メイン制御装置７０がハングアップ等によりリセットされたときであっても、サブ制御装置８０やマゴ制御装置８６が正常に動作している限り遊技演出が途切れることなく行われる。

同様に、サブ制御装置８０のＣＰＵが暴走してウオッチドッグタイマ回路８２でリセットされたときは、メイン制御装置７０は正常に作動している限りその動作を続ける。また、マゴ制御装置８６も正常に作動している限り（すなわち、マゴ制御装置８６からの作動中信号を検出できるとき）、サブ制御装置８０はマゴ制御装置８６の処理をリセットしないようになっている。このため、マゴ制御装置８６が正常である限りその処理が続けられ、遊技演出が行われることとなる。

上述の説明から明らかなように第２実施例では、上位制御装置が自己のＣＰＵの暴走等により処理がリセットされたときであっても下位制御装置の処理が正常に行われている限り、下位制御装置の処理はリセットされない。このため、下位制御装置の処理による遊技演出が途切れることなく行われ、遊技演出がスムーズに行われる。

以上、本発明の好適な一実施例について詳細に説明したが、本発明は上述した例に限られることなく、当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本実施形態に係る遊技装置の制御系の構成を示すブロック図 図１に示す上位制御装置の変形例を示すブロック図 上位制御装置に複数の下位制御装置が並列に接続された例を示すブロック図 上位制御装置に複数の下位制御装置が直列に接続された例を示すブロック図 本実施例に係る遊技機に装備される音声出力装置の制御系の構成を示すブロック図 音制御基板のＣＰＵで行われる処理手順を示すフローチャート 音制御基板の音源ＩＣの処理手順を示すフローチャート 音制御基板のＣＰＵから出力されるコマンドとリセット信号、並びに、音源ＩＣの状態と出力される作動中信号の状態を示すタイミングチャート 第２実施例に係る遊技機に装備される制御系の構成を示すブロック図

符号の説明

１０ 上位制御装置
１１ コマンド出力回路
１２ リセット信号出力回路
１３ パルス信号受信回路
２０ 下位制御装置
２１ 遊技処理回路
２２ パルス信号出力回路
３０ 遊技装置

Claims (1)

1. メイン制御装置と、前記メイン制御装置により制御されるサブ制御装置と、前記サブ制御装置により制御される表示制御装置と、前記表示制御装置による制御に基づいて遊技画像を表示する図柄表示器とを備え、
   前記メイン制御装置は、入賞口に入賞したパチンコ球を検出するセンサに接続され前記センサから出力される検出信号に基づいてコマンドを作成して前記サブ制御装置に出力するコマンド出力回路を有し、
   前記サブ制御装置は、前記メイン制御装置からのコマンドに基づいて前記表示制御装置にコマンドを出力し、
   前記表示制御装置は、前記サブ制御装置からのコマンドに従って遊技画像を前記図柄表示器に表示させ、
   前記表示制御装置は、前記サブ制御装置からのコマンドにより指定された遊技処理が正常に行われているあいだ作動中信号を出力し、
   前記サブ制御装置は、前記表示制御装置からの作動中信号を監視することで前記表示制御装置が正常に処理を行っているか否かを判定することを特徴とするパチンコ機。

Images