JP2009009227A - システム情報を自動複写する情報処理装置 - Google Patents

Abstract

【課題】更新されたシステム情報の複写の際に入力操作を不要とし、煩雑な作業を行うことなく更新されたシステム情報を利用することができる情報処理装置を提供すること。
【解決手段】情報処理装置１は、起動時に実行され、周辺機器を正常に動作させるＢＩＯＳプログラムが記憶されたＢＩＯＳＲＯＭ２７と、ＢＩＯＳプログラムが使用するＢＩＯＳデータが記憶されたＣＭＯＳＲＡＭ２５と、を備えている。メインＣＰＵ２１は、ＢＩＯＳＲＯＭ２７に予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータをＢＩＯＳＲＯＭ２７から読み出してＣＭＯＳＲＡＭ２５に書き込み、ＣＭＯＳＲＡＭ２５に書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行する。
【選択図】図１

Description

本発明は、システム情報を自動複写する情報処理装置に関する。

従来、所定の入力操作によって、一のメモリに記憶されている更新後のシステム情報を、ＢＩＯＳプログラムの記憶されている他のメモリに複写して待避させると共に、必要に応じて他のメモリに待避させた更新後のシステム情報を一のメモリに複写して復旧する情報処理装置が知られている。すなわち、この情報処理装置によれば、一のメモリに記憶されている更新後のシステム情報が消失した場合であっても、システム情報の初期値から設定変更を行うという煩雑な作業を繰り返す必要が無くなり、利便性を向上することが可能となる情報処理装置が知られている（特許文献１参照）。
特開２０００−２３５４８３号公報

しかしながら、特許文献１に記載された情報処理装置では、更新されたシステム情報の複写を行う際に所定の入力操作が必要となるため、ユーザは入力操作に煩わしさを感じる場合があった。

本発明は、更新されたシステム情報の複写の際に入力操作を不要とし、煩雑な作業を行うことなく更新されたシステム情報を利用することができる情報処理装置を提供することを目的とする。

本発明に係る第１の態様によれば、起動時に実行され、周辺機器を正常に動作させるＢＩＯＳプログラムが記憶された第１のメモリと、前記ＢＩＯＳプログラムが使用するＢＩＯＳデータが記憶された第２のメモリと、（ａ）前記第１のメモリに予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータを前記第１のメモリから読み出して前記第２のメモリに書き込み、（ｂ）前記第２のメモリに書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行するコントローラと、を備えることを特徴とする情報処理装置が提供される。

上記構成を有する情報処理装置は、（ａ）第１のメモリに予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータを第１のメモリから読み出して第２のメモリに書き込み、（ｂ）書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行する。

これにより、第１のメモリに予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータを複写するための操作の必要がなくなり、煩雑な作業を行うことなく更新されたシステム情報を第２のメモリに複写し、利用することができる。

本発明に係る第２の態様によれば、第１の態様の遊技処理装置において、前記第１のメモリは、前記更新されたデータを含むＢＩＯＳデータが記憶された更新領域と、初期設定時の前記ＢＩＯＳデータが記憶された初期領域と、を有し、前記コントローラは、（ａ）の処理において、更新された場合には、前記更新領域からＢＩＯＳデータを読み出して前記第２のメモリに書き込み、更新されなかった場合には、前記初期領域からＢＩＯＳデータを読み出して前記第２のメモリに書き込む、ことを特徴とする情報処理装置が提供される。

上記構成により、ＢＩＯＳデータの一部が更新された場合でも、更新されなかった場合でも、ＢＩＯＳデータが第２のメモリに書き込まれることになるので、常に、最適なＢＩＯＳデータを第２のメモリに複写することができる。

本発明によれば、更新されたシステム情報の複写の際に入力操作を不要とし、煩雑な作業を行うことなく更新されたシステム情報を利用することができる情報処理装置を提供することができる。

以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。

本発明に係る情報処理装置１は、起動時に実行され、周辺機器を正常に動作させるＢＩＯＳプログラムが記憶されたＢＩＯＳＲＯＭ２７と、ＢＩＯＳプログラムが使用するＢＩＯＳデータが記憶されたＣＭＯＳＲＡＭ２５と、を備えている。メインＣＰＵ２１は、ＢＩＯＳＲＯＭ２７に予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータをＢＩＯＳＲＯＭ２７から読み出してＣＭＯＳＲＡＭ２５に書き込み、ＣＭＯＳＲＡＭ２５に書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行する。

具体的には、詳細については後述するが、図１に示す様に、メインＣＰＵ２１はＢＩＯＳＲＯＭ２７に予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータをＢＩＯＳＲＯＭ２７から読み出してＣＭＯＳＲＡＭ２５に書き込み（ステップＳ１００）、ＣＭＯＳＲＡＭ２５に書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行する。

（スロットマシンの全体構成）
図２は、は本発明の実施の形態に係るスロットマシン４１の全体構成を示す斜視図である。スロットマシン４１には後述する情報処理装置１が搭載されている。

このスロットマシン４１は、遊技に用いられる遊技用画像を表示する表示手段を有している。その表示手段には、複数の図柄を有するリールを複数（５つ）並べた様子を示し、各リールがあたかもスクロールするかのような可変表示画像（リール画像）が表示される。このスロットマシン４１は、表示手段に表示される各リール（画像で表示されるリールは「擬似リール」ともいう）が停止した時点の図柄の組合わせに応じて配当が決まるスロットゲームを行えるビデオスロットマシンとなっている。

スロットマシン４１は、筐体４２を有し、その筐体４２の正面側に、画像表示パネル４４を有している。画像表示パネル４４は、図示しない液晶表示装置によって構成され、リール画像を含む遊技用画像を表示するようになっている。

そして、スロットマシン４１は、画像表示パネル４４の下方に、遊技者が所定の操作を行うための複数の操作ボタンが配置されたコントロールパネル４５を有し、その右側にメダルや硬貨等の遊技で用いられる遊技媒体（以下「コイン」という）を投入するためのコイン投入部４７が設けられ、コイン投入部４７はコイン投入を示す信号を出力するコインセンサ４７ａ（図３参照）を有している。さらに、スロットマシン４１は、筐体４２の底部に、コインの払出口５０と、払い出されたコインを収めるコイン受け部５１とを有し、払出口５０の左右それぞれにスピーカ４９Ｌ，４９Ｒが設けられている。

図３は、本発明の実施の形態に係る情報処理装置１のブロック図である。情報処理装置１には、マザーボード２０及びゲーミングボード１０が組み込まれ、そのほか、遊技動作を実行する遊技動作実行装置としての複数の構成要素を有している。

マザーボード２０は、市販の汎用マザーボード（パーソナルコンピュータの基本部品を実装したプリント基板）を用いて構成され、メインＣＰＵ２１と、ＲＯＭ２２と、ＲＡＭ２３と、ＣＭＯＳＲＡＭ２５と、ＢＩＯＳＲＯＭ２７及びＩ／Ｏポート２４を有し、そのＩ／Ｏポート２４にＰＣＩバス３１及びＩＤＥバス３２が接続されている。このマザーボード２０は、接続されている図示しない電源ユニットの電源が投入されたときに、メインＣＰＵ２１がＢＩＯＳＲＯＭ２７に記憶されている後述するＢＩＯＳプログラムを実行してゲーミングボード１０を含む周辺装置の初期化を行う。なお、マザーボード２０に接続されている電源ユニットからマザーボード２０に電力が供給されると、マザーボード２０のメインＣＰＵ２１が起動し、ＰＣＩバス３１を介してゲーミングボード１０に電力が供給される。

ＲＯＭ２２には、恒久的なデータが記憶されている。なお、このＲＯＭ２２には、フラッシュメモリ等のメモリデバイスが採用されるが、内容の書き換えが可能なもの及び不可能なもののいずれも利用可能である。ＲＡＭ２３は、メインＣＰＵ２１が作動する際に用いるデータやプログラムが記憶される。

ＢＩＯＳＲＯＭ２７には、メインＣＰＵ２１により実行されるＢＩＯＳプログラムと、ＢＩＯＳプログラムが使用するＢＩＯＳデータが予め記憶されている。なお、このＢＩＯＳＲＯＭ２７には、内容の書き換えが可能なフラッシュメモリ等のメモリデバイスが採用される。

ＣＭＯＳＲＡＭ２５には、ＢＩＯＳプログラムが使用するＢＩＯＳデータが記憶されている。このＢＩＯＳデータは、メインＣＰＵ２１が、ＢＩＯＳＲＯＭ２７から読み出してＣＭＯＳＲＡＭ２５に記憶する。ＣＭＯＳＲＡＭ２５は、電力の供給を止めると記録内容が消失してしまうメモリデバイスであり、その記録内容を保持し続けるためには、長時間持続するバッテリ（図示せず）を接続し、ＰＣの電源のオン／オフに関係なく、メモリに電力を供給する必要がある。

マザーボード２０は、上述したメインＣＰＵ２１と、ＲＯＭ２２、ＲＡＭ２３、Ｉ／Ｏポート２４、ＣＭＯＳＲＡＭ２５、ＢＩＯＳＲＯＭ２７のほか、７セグＬＥＤ２６、乱数発生器３５、サンプリング回路３６、クロックパルス発生回路３７と、分周器３８とを有し、電源ユニット３９が電源ケーブル３９ａによって接続されている。なお、７セグＬＥＤ２６は、メインＣＰＵ２１から信号を入力し、所定のコード（番号）を表示する。乱数発生器３５は、メインＣＰＵ２１の指示にしたがい作動して、一定範囲の乱数を発生させる。サンプリング回路３６は、メインＣＰＵ２１の指示にしたがい、乱数発生器３５が発生させた乱数の中から任意の乱数を抽出し、その抽出した乱数をメインＣＰＵ２１に入力する。クロックパルス発生回路３７は、メインＣＰＵ２１を作動させるための基準クロックを発生させ、分周器３８はその基準クロックを一定周期で分周した信号をメインＣＰＵ２１に入力する。

さらに、情報処理装置１は、遊技動作実行装置として、ランプ駆動回路５９、ランプ６０と、遊技用ＬＥＤ駆動回路６１、遊技用ＬＥＤ６２と、ホッパー駆動回路６３、ホッパー６４と、払出完了信号回路６５、コイン検出部６６とを有し、画像制御回路７１と、音制御回路７２を有している。そして、これらのランプ駆動回路５９から音制御回路７２までが遊技動作実行装置群を構成している。

ランプ駆動回路５９はランプ６０を点灯させるための信号をランプ６０に出力し、ランプ６０をゲーム実行中に点滅させる。この点滅によって、ゲームの演出が行われる。遊技用ＬＥＤ駆動回路６１は、遊技用ＬＥＤ６２の点滅表示を制御する。遊技用ＬＥＤ６２はクレジット枚数表示や獲得枚数表示等を行う。ホッパー駆動回路６３はメインＣＰＵ２１の制御にしたがってホッパー６４を駆動させ、ホッパー６４は入賞コインの払出しを行うための動作を行い、払出口５０からコイン受け部５１ヘコインを払い出させる。コイン検出部６６は、ホッパー６４により払い出されたコインの枚数を計測し、その計測した枚数値のデータを払出完了信号回路６５に通知する。払出完了信号回路６５は、コイン検出部６６からコインの枚数値のデータを入力し、その枚数値が、設定された枚数のデータに達したときにコインの払出完了を通知する信号をメインＣＰＵ２１に入力する。

画像制御回路７１は、画像表示パネル４４における画像表示を制御して、複数の図柄の可変表示画像等の各種の画像を表示させる。

音制御回路７２は音源ＩＣから音声信号を入力し、その入力した音声信号を増幅してスピーカ４９Ｌ，４９Ｒから音声を出力させる。これにより、スピーカ４９Ｌ，４９Ｒから、例えば、ゲーム開始後、適当な時期にゲームを盛り上げるための音声が出力される。

なお、画像制御回路７１及び音制御回路７２はＲＯＭ２２に画像制御プログラム及び音制御プログラムを記憶させると共に、それぞれのプログラムに沿った処理をメインＣＰＵ２１により実行することによって、マザーボード２０に組み込むことが可能である。また、電源ユニット３９は、マザーボード２０のほかの構成要素にも接続されているが、図３では、図示の都合上、電源ユニット３９と、マザーボード２０以外の構成要素との接続を省略している。

（ＢＩＯＳＲＯＭの記憶領域の構成）
次に、ＢＩＯＳＲＯＭ２７の記憶領域の構成について、図４、図５を参照して説明する。ここで、図４は、ＢＩＯＳＲＯＭ２７の記憶領域の構成を示した図である。図５は、ＢＩＯＳＲＯＭ２７に含まれるデフォルト領域２７ａ、更新領域２７ｂを示した図である。

図４を参照して、ＢＩＯＳＲＯＭ２７には、デフォルト領域２７ａ、更新領域２７ｂが含まれており、デフォルト領域２７ａには、デフォルト設定のＢＩＯＳデータが格納されており、更新領域２７ｂには、更新されたＢＩＯＳデータが格納されている。更新領域２７ｂに格納されているＢＩＯＳデータは、図５で後述するように、更新されたＢＩＯＳデータの全体である。

ここで、図５を参照して、デフォルト領域２７ａと更新領域２７ｂのデータ構成について説明する。デフォルト領域２７ａには、デフォルト設定のＢＩＯＳデータ（例えば、Ａ、Ｂ、Ｃ、Ｄ）が格納されており、これは変更されることはない。

一方、更新領域２７ｂには、更新されたＢＩＯＳデータ（例えば、Ａ、Ｂ’、Ｃ’、Ｄ）が格納されており、Ａ、Ｄはデフォルトのままであるが、Ｂ、Ｃについては、更新されＢ’、Ｃ’となっている。

（ＢＩＯＳプログラムを実行する処理の流れ）
図６、図７を参照して、ＢＩＯＳプログラムを実行する処理の流れについて説明する。

図６において、メインＣＰＵ２１は、ＢＩＯＳメニューを表示するためのキー入力があったか否かを判別する（ステップＳ１）。この判別がＹＥＳなら処理をステップＳ１０に移し、ＮＯなら処理をステップＳ２に移す。ステップＳ２において、ＢＩＯＳＲＯＭ２７の更新領域にＢＩＯＳデータの圧縮データが存在するかを判別する。この判別がＹＥＳなら処理をステップＳ３に移し、ＮＯなら処理をステップＳ４に移す。

ステップＳ３において、ＢＩＯＳＲＯＭ２７の更新領域内のＢＩＯＳデータの圧縮データをＣＭＯＳＲＡＭ２５にコピーし、ステップＳ５に移る。ステップＳ４において、ＢＩＯＳＲＯＭ２７のデフォルト領域内のＢＩＯＳデータの圧縮データをＣＭＯＳＲＡＭ２５にコピーし、ステップＳ５に移る。

これらステップＳ３、Ｓ４の処理により、ＢＩＯＳＲＯＭ２７内のＢＩＯＳデータの一部が更新された場合には、更新後のＢＩＯＳデータがＣＭＯＳＲＡＭ２５に書き込まれ、更新されなかった場合には、デフォルトのＢＩＯＳデータがＣＭＯＳＲＡＭ２５に書き込まれるので、常に、最適なＢＩＯＳデータをＣＭＯＳＲＡＭ２５に複写することができる。

さらに、このＢＩＯＳデータの複写には操作の必要がないので、煩雑な作業を行うことなく最適なＢＩＯＳデータをＣＭＯＳＲＡＭ２５に複写することができる。

ステップＳ５において、ＣＭＯＳＲＡＭ２５の圧縮データをＲＡＭ２３に展開し、ステップＳ６に移る。ステップＳ６では、ＲＡＭ２３に展開されたＢＩＯＳプログラムを実行し、ステップＳ７に移る。ステップＳ７では、７セグＬＥＤ２６にＰＯＳＴ（Ｐｏｗｅｒ Ｏｎ Ｓｅｌｆ Ｔｅｓｔ）コードを表示する。

ここで、ＰＯＳＴコードとは、ＢＩＯＳプログラムを実行して、ハードウェア等の周辺機器にエラーがあるか否かを診断し、その診断結果を番号で表したものである。本実施例では、ＰＯＳＴコードは７セグＬＥＤ２６に表示されるので、エラー内容を容易に認識することができる。

ステップＳ８では、エラーを示すＰＯＳＴコードか否かを判断し、この判別がＹＥＳなら、本ルーチンを終了し、ＮＯなら、処理をステップＳ９に移す。ステップＳ９では、全てのＢＩＯＳプログラムの実行が完了したか否かを判別し、この判別がＹＥＳなら、本ルーチンを終了し、ＮＯなら、処理をステップＳ６に移す。

図７を参照して、メインＣＰＵ２１は、ＢＩＯＳメニュー画面を表示する（ステップＳ１１）。ステップＳ１２では、ＢＩＯＳに設定変更があったか否かを判別し、この判別がＹＥＳなら、処理をステップＳ１３に移し、ＮＯなら、処理をステップＳ１４に移す。

ここで、ＢＩＯＳに設定変更があったか否かは、メインＣＰＵ２１が、ＢＩＯＳＲＯＭ２７の所定の領域に設定変更データが存在するか否かを判断することにより行う。

ステップＳ１３において、ＢＩＯＳの設定変更入力に基づいて、ＢＩＯＳＲＯＭ２７の更新領域２７ｂに更新データを書き込み、処理をステップＳ１４に移す。ステップＳ１４では、ＢＩＯＳメニュー画面を閉じて、処理を図６のステップＳ１に移す。

なお、上述の各実施の形態では、スロットゲームを行えるスロットマシン４１を例にとって説明しているが、ほかのゲームが行えるゲーム機についても本発明の適用がある。例えば、トランプのカードを示すカード画像を用いたカードゲームを行えるカードゲーム機や、麻雀ゲームを行える麻雀ゲーム機、さらには、遊技球を用いるパチンコゲーム機にも本発明の適用がある。また、スロットマシンの場合は、スロットマシン４１のようなビデオスロットマシンに限られることはなく、機械式のリールを有する回胴式のスロットマシンでもよい。この場合は、機械式リールが本発明における遊技動作実行装置を構成する。

本発明の実施の形態に係る情報処理装置において実行される処理の流れを説明するフローである。 本発明の実施の形態に係るスロットマシンの全体構成を示す斜視図である。 本発明の実施の形態に係る情報処理装置の全体構成を示すブロック図である。 本発明の実施の形態に係るＢＩＯＳＲＯＭ２７の記憶領域の構成を示した図である。 本発明の実施の形態に係るＢＩＯＳＲＯＭ２７に含まれるデフォルト領域２７ａ、更新領域２７ｂを示した図である。 本発明の実施の形態に係るＢＩＯＳプログラムを実行する処理の手順を図示したフローチャートである。 本発明の実施の形態に係るＢＩＯＳプログラムを実行する処理の手順を図示したフローチャートである。

符号の説明

１ 情報処理装置
１０ ゲーミングボード
１２ 差込スロット
２０ マザーボード
２１ メインＣＰＵ
２２ ＲＯＭ
２３ ＲＡＭ
２５ ＣＭＯＳＲＡＭ
２６ ７セグＬＥＤ
２７ ＢＩＯＳＲＯＭ
５９ ランプ駆動回路
６０ ランプ
６１ 遊技用ＬＥＤ駆動回路
６２ 遊技用ＬＥＤ
６３ ホッパー駆動回路
６４ ホッパー
６５ 払出完了信号回路
６６ コイン検出部
７１ 画像制御回路
７２ 音制御回路
４１ スロットマシン

Claims (2)

1. 起動時に実行され、周辺機器を正常に動作させるＢＩＯＳプログラムが記憶された第１のメモリと、
   前記ＢＩＯＳプログラムが使用するＢＩＯＳデータが記憶された第２のメモリと、
   （ａ）前記第１のメモリに予め記憶されたＢＩＯＳデータが更新された場合には、更新されたデータを含むＢＩＯＳデータを前記第１のメモリから読み出して前記第２のメモリに書き込み、
   （ｂ）前記第２のメモリに書き込まれたＢＩＯＳデータに基づいてＢＩＯＳプログラムを実行するコントローラと、を備えることを特徴とする情報処理装置。
2. 前記第１のメモリは、前記更新されたデータを含むＢＩＯＳデータが記憶された更新領域と、初期設定時の前記ＢＩＯＳデータが記憶された初期領域と、を有し、
   前記コントローラは、（ａ）の処理において、更新された場合には、前記更新領域からＢＩＯＳデータを読み出して前記第２のメモリに書き込み、更新されなかった場合には、前記初期領域からＢＩＯＳデータを読み出して前記第２のメモリに書き込む、ことを特徴とする請求項１に記載の情報処理装置。

Images