JP2008116361A - 半導体装置の選別方法及び半導体装置 - Google Patents

半導体装置の選別方法及び半導体装置 Download PDF

Info

Publication number
JP2008116361A
JP2008116361A JP2006300761A JP2006300761A JP2008116361A JP 2008116361 A JP2008116361 A JP 2008116361A JP 2006300761 A JP2006300761 A JP 2006300761A JP 2006300761 A JP2006300761 A JP 2006300761A JP 2008116361 A JP2008116361 A JP 2008116361A
Authority
JP
Japan
Prior art keywords
isolation trench
voltage
insulating film
low
circuit region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006300761A
Other languages
English (en)
Other versions
JP4765898B2 (ja
Inventor
Tomohisa Yamamoto
智久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006300761A priority Critical patent/JP4765898B2/ja
Publication of JP2008116361A publication Critical patent/JP2008116361A/ja
Application granted granted Critical
Publication of JP4765898B2 publication Critical patent/JP4765898B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】SOI構造半導体基板を構成する絶縁膜の耐圧性能を保証することのできる半導体装置の選別方法及び半導体装置を提供する。
【解決手段】SOI構造半導体基板を構成する半導体層30の主面側表層部において、低電圧素子201を有する低電圧回路領域200を、絶縁膜20に達する絶縁分離トレンチ500によって囲繞し、高電圧素子301を有する高電圧回路領域300を、絶縁膜20に達する絶縁分離トレンチ501によって囲繞し、最内側の絶縁分離トレンチ501によって囲繞された高電圧側フィールド領域f1と最内側の絶遠分離トレンチ500によって囲繞された低電圧側フィールド領域f2との間に任意の電圧を印加することにより、高電圧側フィールド領域f1と低電圧側フィールド領域f2に対応する絶縁膜20の耐圧を保証する。
【選択図】図3

Description

本発明は、一つの基板に複数の低電圧素子を有する低電圧回路領域と複数の高電圧素子を有する高電圧回路領域とを設けてなる半導体装置の良否を選別する選別方法及び選別方法に適用される半導体装置に関するものである。
従来、例えば特許文献1に示すように、半導体基板に絶縁分離トレンチを設けることによって素子形成領域を分離する半導体装置が知られている。
特開2000−150807号公報
ところで、特許文献1に示すように、絶縁分離トレンチを設けることにより、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と高電圧で動作する複数の高電圧素子を有する高電圧回路領域とを、支持基板上に絶縁膜を介して配置された半導体層(一つの半導体基板)に集積化することが考えられる。
ここで、低電圧素子及び高電圧素子は、それぞれ素子分離トレンチによってその周囲が囲繞されてなるものである。したがって、低電圧素子の形成領域(素子分離トレンチによって囲まれた)を除く低電圧回路領域も高電圧素子の形成領域(素子分離トレンチによって囲まれた)を除く高電圧回路領域も共通のフィールド領域となっており、同じ電位(一般的にグランド電位)となる。したがって、フィールド領域と高電圧素子の形成領域との電位差が大きくなり、高電圧素子を囲繞する素子分離トレンチの絶縁膜の寿命が短くなるという問題があった。
これに対し、絶遠分離トレンチを設けることにより、低電圧素子の形成領域を除く低電圧回路領域と高電圧素子の形成領域を除く高電圧回路領域を、別個のフィールド領域として区分し、高電圧回路領域側のフィールド領域を高電圧素子の形成領域の電位と略同電位とすることで、高電圧素子を囲繞する素子分離トレンチの絶縁膜の寿命を向上させることも考えられる。しかしながら、このような構成とすると、高電圧回路領域側のフィールド領域と支持基板との電位差が大きくなるため、絶縁膜の耐圧性能を保証する必要がある。
本発明は、上記問題点に鑑みなされたものであり、SOI構造半導体基板を構成する絶縁膜の耐圧性能を保証することのできる半導体装置の選別方法及び半導体装置を提供することを目的とする。
上記目的を達成するために請求項1に記載の発明は、支持基板上に絶縁膜を介して配置された半導体層の、絶縁膜と反対側の主面側表層部に、絶縁膜に達する絶縁分離トレンチによって囲繞され、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と、絶縁膜に達する絶縁分離トレンチによって囲繞され、高電圧で動作する複数の高電圧素子を有する高電圧回路領域とを設けてなる半導体装置において、絶縁膜の良否を選別する半導体装置の選別方法に関するものである。そして、半導体層に、高電圧回路領域及び低電圧回路領域のうち、いずれか一方を囲繞する形で絶縁膜に達するように少なくとも1重の第1絶縁分離トレンチを設け、少なくとも第1絶縁分離トレンチによって囲繞されない一方を囲繞する形で絶縁膜に達するように少なくとも1重の第2絶縁分離トレンチを設け、最内側の第1絶遠分離トレンチによって囲繞された第1フィールド領域と最内側の第2絶遠分離トレンチによって囲繞された第2フィールド領域との間に任意の電圧を印加することにより、第1フィールド領域に対応する絶縁膜と第2フィールド領域に対応する絶縁膜の耐圧に関する良否を選別することを特徴とする。
このように本発明によれば、第1フィールド領域と第2フィールド領域との間に任意の電圧を印加することにより絶縁膜に対して電圧を印加することができるので、耐圧性能に関して絶縁膜の良否を選別することができる。すなわち、半導体装置において、SOI構造半導体基板を構成する絶縁膜の耐圧性能を保証することができる。
請求項2に記載のように、第2絶縁分離トレンチが、高電圧回路領域及び低電圧回路領域のうち、第1絶縁分離トレンチによって囲繞されない一方のみを囲繞しても良い。この場合、高電圧回路領域及び低電圧回路領域が、第1絶縁分離トレンチ及び第2絶遠分離トレンチのいずれかによってそれぞれ独立して囲繞される。したがって、第1絶縁分離トレンチと第2絶遠分離トレンチの段数(何重で囲繞しているか)をそれぞれ調整することで、第1絶縁分離トレンチ及び第2絶遠分離トレンチの保証耐圧の範囲内で、高電圧を絶縁膜に印加することができる。また、この場合、第1フィールド領域と第2フィールド領域との間に、複数の絶遠分離トレンチ(第1絶縁分離トレンチ及び第2絶遠分離トレンチ)があるので、絶縁分離トレンチの保証耐圧が同じであれば、より高い電圧を絶縁膜に印加することができる。
また、請求項3に記載のように、第2絶縁分離トレンチが、高電圧回路領域及び低電圧回路領域の両方を囲繞するようにしても良い。この場合、高電圧回路領域及び低電圧回路領域のうち、一方は第2絶遠分離トレンチのみによって囲繞され、他方は第1絶縁分離トレンチと第2絶遠分離トレンチによって囲繞される。したがって、第1絶縁分離トレンチの段数(何重で囲繞しているか)を調整することで、第1絶縁分離トレンチ及び第2絶遠分離トレンチの保証耐圧の範囲内で、高電圧を絶縁膜に印加することができる。
次に、請求項4に記載の発明は、支持基板上に絶縁膜を介して配置された半導体層の、絶縁膜と反対側の主面側表層部に、絶縁膜に達する絶縁分離トレンチによって囲繞され、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と、絶縁膜に達する絶縁分離トレンチによって囲繞され、高電圧で動作する複数の高電圧素子を有する高電圧回路領域とを設けてなる半導体装置に関するものである。そして、半導体層に、高電圧回路領域及び低電圧回路領域のうち、いずれか一方を囲繞する形で絶縁膜に達するように少なくとも1重の第1絶縁分離トレンチが設けられ、少なくとも第1絶縁分離トレンチによって囲繞されない一方を囲繞する形で絶縁膜に達するように少なくとも1重の第2絶縁分離トレンチが設けられ、最内側の第1絶遠分離トレンチによって囲繞された第1フィールド領域に第1検査用パッドが設けられ、最内側の第2絶遠分離トレンチによって囲繞された第2フィールド領域に第2検査用パッドが設けられ、第1検査用パッドと第2検査用パッドとの間に任意の電圧が印加されることを特徴とする。
このように本発明によれば、第1フィールド領域に第1検査用パッドを設け、第2フィールド領域に第2検査用パッドを設けており、第1検査用パッドと第2検査用パッドとの間に任意の電圧を印加することができる。すなわち、絶縁膜に対して電圧を印加することができるので、耐圧性能に関して絶縁膜の良否を選別することができる。したがって、半導体装置において、SOI構造半導体基板を構成する絶縁膜の耐圧性能を保証することができる。
請求項5に記載の発明の作用効果は、請求項2に記載の発明の作用効果と同様であるので、その記載を省略する。
請求項6に記載の発明の作用効果は、請求項3に記載の発明の作用効果と同様であるので、その記載を省略する。
第1絶遠分離トレンチ及び第2絶遠分離トレンチの少なくとも一方を、半導体層の平面方向において、請求項7に記載のように、角部が丸め形状である多角形形状をなすものとしても良い。また、請求項8に記載のように角部がテーパ形状である多角形形状をなすものとしても良い。さらには、請求項9に記載のように、ハニカム形状を延設してなるものとしても良い。これらのように構成すると、第1絶遠分離トレンチ及び第2絶遠分離トレンチの少なくとも一方の角部における電界集中を抑制することができる。
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置の概略構成を示す回路図である。図2は、半導体装置の概略構成を示す平面図である。図3は、半導体装置の概略構成を示す断面図である。図4は、半導体装置の等価回路図である。本実施形態に係る半導体装置は、ハイブリッド車両に搭載される半導体装置、自動車用電池制御IC、DCDCコンバータICなど、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と高電圧で動作する複数の高電圧素子を有する高電圧回路領域とが一つの半導体基板に設けられた半導体装置に適用することができる。なお、低電圧回路領域及び高電圧回路領域は、低電圧素子及び高電圧素子をそれぞれ複数有するものであるが、便宜上、図1、図3、及び図4においてはその記載を省略し、図2においては一部の低電圧素子及び高電圧素子だけを示している。
図1及び図2に示すように、半導体装置100は、低電圧電源600(例えば12V)によって動作する複数の低電圧素子201が設けられた低電圧回路領域200と、低電圧電源601(例えば12V)と高電圧電源700(例えば200V)によって動作する複数の高電圧素子301が設けられた高電圧回路領域300とを、一つの半導体基板に集積化してなる半導体チップである。
図3に示すように、半導体装置100は、シリコンからなる支持基板10と、支持基板10上に配置された絶縁膜20(本実施形態においては貼合せ酸化膜)と、絶縁膜20を介して支持基板10上に配置されたシリコンからなる半導体層30とからなるSOI構造半導体基板を半導体基板として構成されている。半導体層30は、絶縁膜20とは反対側の主面側表層部にn−エピ層40が構成され、n−エピ層40と絶縁膜20との間にn+埋め込み拡散層50が構成されている。そして、主面側表層部からn−エピ層40とn+埋め込み拡散層50を貫通して絶縁膜20に達する絶縁分離トレンチ500,501が設けられている。
絶縁分離トレンチ500,501は、例えば反応性イオンエッチング(RIE)法によって形成したトレンチ(溝)内に酸化物等の絶縁体を配置してなるものである。絶遠分離トレンチ501は、特許請求の範囲に記載の第1絶遠分離トレンチに相当するものであり、低電圧回路領域200と高電圧回路領域300のうち、一方の領域(本実施形態においては高電圧回路領域200)のみを囲繞している。また、絶遠分離トレンチ500は、特許請求の範囲に記載の第2絶遠分離トレンチに相当するものであり、低電圧回路領域200と高電圧回路領域300のうち、少なくとも絶遠分離トレンチ501によって囲繞されない一方の領域(本実施形態においては低電圧回路領域200のみ)を囲繞している。なお、本実施形態においては、低電圧回路領域200が2重(2段)の絶遠分離トレンチ500によって囲繞され、その最内側の絶遠分離トレンチ500によって囲まれた領域が低電圧回路領域200となっている。また、高電圧回路領域300が2重(2段)の絶遠分離トレンチ501によって囲繞され、その最内側の絶遠分離トレンチ501によって囲まれた領域が高電圧回路領域300となっている
低電圧回路領域200内には、図2に示すように、複数の低電圧素子201が設けられている。この低電圧素子201は、主面側表層部からn−エピ層40とn+埋め込み拡散層50を貫通して絶縁膜20に達する素子分離トレンチ(図示略)によって囲繞された半導体層30の領域内であって、且つ、n−エピ層40の主面側表層部近傍に構成されている。この素子分離トレンチによって囲繞された低電圧素子201の形成領域の電位は、低電圧電源600によって低電位(12V)とされている。
高電圧回路領域300内には、複数の高電圧素子301が設けられている。この高電圧素子301は、主面側表層部からn−エピ層40とn+埋め込み拡散層50を貫通して絶縁膜20に達する素子分離トレンチ(図示略)によって囲繞された半導体層30の領域内であって、且つ、n−エピ層40の主面側表層部近傍に構成されている。この素子分離トレンチによって囲繞された高電圧素子301の形成領域の電位は、低電圧電源601と高電圧電源700によって高電位(212V)とされている。
なお、低電圧素子201及び高電圧素子301の形成領域を区画する素子分離トレンチは、絶縁分離トレンチ500,501トレンチ同様、例えば反応性イオンエッチング(RIE)法によって形成したトレンチ(溝)内に酸化物等の絶縁体を配置してなるものである。低電圧素子201や高電圧素子301の形態は特に限定されるものではない。本実施形態においては、ともにNPN型のバイポーラトランジスタ(図3において図示略)が構成されている。
絶遠分離トレンチ501と高電圧素子301の形成領域を区画する素子分離トレンチとの間の素子が形成されない領域は、図3に示すように高電圧側フィールド領域f1となっている。この高電圧側フィールド領域f1が特許請求の範囲に記載の第1フィールド領域に相当する。また、絶遠分離トレンチ500と低電圧素子201の形成領域を区画する素子分離トレンチとの間の素子が形成されない領域は、図3に示すように低電圧側フィールド領域f2となっている。この低電圧側フィールド領域f2が特許請求の範囲に記載の第2フィールド領域に相当する。
高電圧回路領域300内であって高電圧側フィールド領域f1におけるn−エピ層40には、図3に示すようにn+拡散層60が設けられている。そして、n+拡散層60は、主表面上に設けられた層間絶縁膜70に設けられたコンタクトホールを介して高電圧側パッド401と電気的に接続されている。この高電圧側パッド401が、特許請求の範囲に記載の第1検査用パッドに相当する。また、低電圧回路領域200内であって低電圧側フィールド領域f2におけるn−エピ層40にも、図3に示すようにn+拡散層60が設けられている。そして、このn+拡散層60は、主表面上に設けられた層間絶縁膜70に設けられたコンタクトホールを介して低電圧側パッド400と電気的に接続されている。低電圧側パッド400が、特許請求の範囲に記載の第2検査用パッドに相当する。
本実施形態においては、後述する絶縁膜20の耐圧試験の後、高電圧側パッド401が、配線(図示略)を介して高電圧電源700に電気的に接続される。これにより、高電圧側フィールド領域f1は、高電圧電源700の電位(200V)とされる。なお、配線は、複数個所で高電圧側フィールド領域f1と電気的に接続されている。また、後述する絶縁膜20の耐圧試験の後、低電圧側パッド400が、配線(図示略)を介して接地される。これにより、低電圧側フィールド領域f2は、グランド電位(0V)とされる。なお、配線は、複数個所で低電圧側フィールド領域f2と電気的に接続されている。
このように構成される半導体装置100においては、動作環境において、低電圧側フィールド領域f2が0V、低電圧素子201の形成領域が12V、高電圧側フィールド領域f1が200V、高電圧素子301の形成領域が212Vとなる。すなわち、低電圧側フィールド領域f2と低電圧素子201の形成領域との間に設けられている素子分離トレンチにかかる電位差は12Vである。また、高電圧側フィールド領域f1と高電圧素子301の形成領域との間に設けられている素子分離トレンチにかかる電位差も低電圧側の素子分離トレンチと同じ12Vとなる。したがって、各高電圧素子301を分離するための素子分離トレンチの寿命を延ばすことができる。また、素子分離トレンチの寿命を延ばすことができるため、市場における故障の発生率も低減することができる。さらには、高電圧側フィールド領域f1の電位を高電位(200V)とすることによって、ノイズの影響も低減することができる。すなわち、低電圧電源601からノイズが入力された場合、高電圧電源700があたかも大きい容量として働くと共に、絶縁分離トレンチ500及び絶縁分離トレンチ501とよってノイズが低電圧回路領域200に伝搬することを抑制することができる。
しかしながら、半導体装置100としてこのような構成を採用すると、支持基板10と高電圧側フィールド領域f1との間に電位差が生じるので、絶縁膜20の耐圧性を保証する必要が生じる。そこで本実施形態においては、製品として使用する前に、低電圧側パッド400と高電圧側パッド401に任意の電圧を印加することにより絶縁膜20に対して電圧を印加する。そして、絶縁膜20が必要な耐圧を有しているのか否か(絶縁膜20)を選別する。
具体的には、図3及び図4に示すように、高電圧側フィールド領域f1(高電圧回路領域300)と低電圧側フィールド領域f2(低電圧回路領域200)との間に配置された絶縁分離トレンチ500,501の容量形成部をそれぞれC1〜C4とし、高電圧側フィールド領域f1の直下の絶縁膜20の容量形成部をC100、低電圧側フィールド領域f2の直下の絶縁膜20の容量形成部をC200、各絶縁分離トレンチ500,501間の直下の絶縁膜20の容量形成部をそれぞれC301〜C303とする。ここで、C1〜C4の保証耐圧が100Vであり、C100,C200が保証耐圧として100Vを有しているか否かを確認する。なお、C1〜C4の容量は10pF、C100,C200の容量は100pF、C301,C303の容量は10pF、C302の容量は20pFとする。図4に示すように、高電圧側パッド401を200V、低電圧側パッド400を0Vとすると、C1〜C4に印加される電圧VC1〜VC4は、分圧されてそれぞれ50Vとなる。また、C100,C200に印加される電圧VC100,VC200は、それぞれ100Vとなる。したがって、各絶縁分離トレンチ500,501が破壊されないように、高電圧側パッド401と低電圧側パッド400との間にC1〜C4の保証耐圧以下の電圧を印加しながらも、C100,C200に100Vの電圧を印加することができる。したがって、C100,C200が保証耐圧として100Vを有しているか否かを選別することができる。そして、この選別により、良品とされた半導体装置100は、絶縁膜20の耐圧性能が保証されている。なお、C301,C303に印加される電圧VC301,VC303は、それぞれ50Vであり、C302に印加される電圧VC302は0Vとなる。
このように本実施形態に係る半導体装置100及び半導体装置100の選別方法によれば、低電圧回路領域200と高電圧回路領域300のフィールド領域を、絶遠分離トレンチ500,501により、高電圧側フィールド領域f1と低電圧側フィールド領域f2とに区分している。したがって、高電圧側フィールド領域f1と低電圧側フィールド領域f2に任意の電圧を印加して、絶縁膜20の良否を選別することができる。そして、その結果、半導体装置100における絶縁膜20の耐圧性能を保証することができる。
なお、上述した半導体装置100においては、C1〜C4の保証耐圧が100Vであるとすると、高電圧側パッド401と低電圧側パッド400との間に400Vまで印加することができるので、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を200Vまで保証することができる。
また、本実施形態においては、第1検査用パッドである高電圧側パッド401が、選別後において高電圧電源700に電気的に接続され、第2検査用パッドである低電圧側パッド400が、選別後において接地される例を示した。しかしながら、電源やグランドとの接続機能を果たすパッドを別に設けることで、低電圧側パッド400と高電圧側パッド401を検査専用のパッドとしても良い。このような構成とすると、製品として使用中であっても、各フィールド領域f1,f2に対応する絶縁膜20の耐圧性能を確認することができる。
また、本実施形態においては、低電圧回路領域200が2重(2段)の絶遠分離トレンチ500によって囲繞され、高電圧回路領域300が2重(2段)の絶遠分離トレンチ501によって囲繞される例を示した。すなわち、第1絶縁分離トレンチと第2絶遠分離トレンチの段数が同数である例を示した。しかしながら、例えば図5に示すように、低電圧回路領域200が1重(1段)の絶遠分離トレンチ500によって囲繞され、高電圧回路領域300が3重(3段)の絶遠分離トレンチ501によって囲繞される構成としても良い。すなわち、第1絶縁分離トレンチと第2絶遠分離トレンチの段数が互いに異なる構成としても良い。このような構成としても、本実施形態同様、絶縁膜20の良否を選別することができる。そして、その結果、半導体装置100における絶縁膜20の耐圧性能を保証することができる。なお、各フィールド領域f1,f2に対応する絶縁膜20の耐圧も、本実施形態と同程度まで保証することができる。図5は、変形例を示す平面図である。
また、第1絶縁分離トレンチと第2絶遠分離トレンチの段数が同数である構成としては、その段数が2段に限定されるものではない。少なくとも1段以上とすれば良いが、段数が多いほど、1つの絶遠分離トレンチ500,501に印加される電圧が小さくなるので、高電圧側パッド401と低電圧側パッド400との間に、より高い電圧を印加することができる。すなわち、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を、より高い電圧まで保証することができる。例えば、図6においては、絶遠分離トレンチ500,501の段数をそれぞれ5段としている。図7に示すように、各フィールド領域f1,f2との間の絶縁分離トレンチ500,501の容量形成部をそれぞれC1〜C10とし、各絶縁分離トレンチ500,501間の直下の絶縁膜20の容量形成部をそれぞれC301〜C309とする。また、C1〜C10の容量は10pF、C100,C200の容量は100pF、C301〜C309の容量は10pFとする。上述同様、C1〜C10の保証耐圧を100Vとすると、図7に示すように、高電圧側パッド401と低電圧側パッド400との間に1000Vまで印加することができる。すなわち、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を500Vまで保証することができる。
また、本実施形態においては、図2に示すように、半導体層30の平面方向において、絶縁分離トレンチ500,501を平面矩形状(の輪郭部分と)する例を示した。しかしながら、絶縁分離トレンチ500,501の角部での電界集中を緩和するために、下記に示す構造としても良い。例えば、図8においては、絶縁分離トレンチ500,501の角部を、丸みを帯びた形状としている。また、図9においては、絶縁分離トレンチ500,501の角部を、テーパ状としている。さらには、図10においては、絶縁分離トレンチ500,501を、ハニカム形状(平面六角形の輪郭部分をトレンチとして連結したもの)を延設してなるものとしている。図8〜図10に示すいずれの形態においても、平面矩形状に対して角部の曲がりが緩やかとなっており、これによって電解集中を緩和することができる。図8〜図10は、変形例を示す平面図である。なお、図10においては、絶縁分離トレンチ500を構成するハニカム状のトレンチと絶縁分離トレンチ501を構成するハニカム状のトレンチを、低電圧回路領域200と高電圧回路領域300との間で連結しているが、分離した構成としても良い。また、図8〜図10においては、絶縁分離トレンチ500,501の両方を、丸みを帯びた形状等にする例を示したが、一方のみを丸みを帯びた形状等としても良い。また、例えば一方を丸みを帯びた形状とし、他方をテーパ状としても良い。
(第2実施形態)
次に、本発明の第2実施形態を、図11及び図12に基づいて説明する。図11は、第2実施形態に係る半導体装置100の概略構成を示す平面図である。図12は、半導体装置100の等価回路図である。
第2実施形態に係る半導体装置100及びその選別方法は、第1実施形態に示した半導体装置100及びその選別方法と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態において、第1実施形態と同様の機能を有する要素については、同一の符号を付与するものとする。
第1実施形態においては、第2絶遠分離トレンチに相当する絶遠分離トレンチ500が、
低電圧回路領域200のみを囲繞する例を示した。これに対し、本実施形態においては、図11に示すように、絶遠分離トレンチ500が、低電圧回路領域200とともに高電圧回路領域300も囲繞するように構成されている点を特徴とする。より詳しくは、絶遠分離トレンチ500が、低電圧回路領域200と、第1絶遠分離トレンチに相当する絶遠分離トレンチ501によって囲繞された高電圧回路領域300を、絶遠分離トレンチ501を内包する状態で囲繞している。
このように構成される半導体装置100においても、第1実施形態同様、低電圧回路領域200と高電圧回路領域300のフィールド領域を、絶遠分離トレンチ500,501により、高電圧側フィールド領域f1と低電圧側フィールド領域f2とに区分している。したがって、各高電圧素子301を分離するための素子分離トレンチの寿命を延ばすことができる。また、高電圧側フィールド領域f1と低電圧側フィールド領域f2に任意の電圧を印加して、絶縁膜20の良否を選別することができる。そして、その結果、半導体装置100における絶縁膜20の耐圧性能を保証することができる。
例えば、高電圧回路領域300(高電圧側フィールド領域f1)と低電圧回路領域200(低電圧側フィールド領域f2)との間に配置された絶縁分離トレンチ501の容量形成部をそれぞれC1とし、高電圧側フィールド領域f1の直下の絶縁膜20の容量形成部をC100、低電圧側フィールド領域f2の直下の絶縁膜20の容量形成部をC200とする。なお、C1の容量は10pF、C100,C200の容量は100pFとする。第1実施形態同様、C1の保証耐圧を100Vとすると、図12に示すように、高電圧側パッド401と低電圧側パッド400との間に100Vまで印加することができる。すなわち、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を50Vまで保証することができる。
なお、本実施形態においては、図11に示すように、絶遠分離トレンチ500,501をそれぞれ1段(1重)とする例を示した。しかしながら、絶遠分離トレンチ500,501をそれぞれ段数は特に限定されるものではない。第1実施形態(図2参照)と同様の耐圧を確保するためには、例えば図13に示すように、絶遠分離トレンチ501を4段に増やせば良い。これにより、高電圧側フィールド領域f1と低電圧フィールド領域f2との間に配置される絶遠分離トレンチ500,501の総数が4段となるので、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を、第1実施形態(図2)と同程度まで保証することが可能である。図13は、変形例を示す平面図である。なお、図13に示すように、第1実施形態に示す構成と本実施形態に示す構成とでは、各フィールド領域f1,f2に対応する絶縁膜20の耐圧を同程度保証とすると、第1実施形態に示す構成のほうが、絶遠分離トレンチ500,501の総数を少なくすることができる。
また、本実施形態に係る半導体装置100の絶遠分離トレンチ500,501に対しても、第1実施形態に変形例として示した図8〜図10の構成を採用することができ、それにより、第1実施形態と同様の効果を得ることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態に示した各容量形成部の容量は一例を示したに過ぎず、その値は特に限定されるものではない。例えば、高電圧側フィールド領域f1直下の絶縁膜20の容量形成部C100と低電圧側フィールド領域f2直下の絶縁膜20の容量形成部C200の容量が互いに等しい(100pF)例を示した。すなわち、半導体層30の平面方向において、高電圧側フィールド領域f1(高電圧回路領域300)と低電圧側フィールド領域f2(低電圧回路領域200)の面積がほぼ同じである例を示した。しかしながら、例えば図14に示すように、高電圧側フィールド領域f1(高電圧回路領域300)と低電圧側フィールド領域f2(低電圧回路領域200)の面積が異なる構成としても良い。図14は、その他変形例を示す平面図である。容量は面積に比例するので、このような構成においては、容量形成部C100と容量形成部C200に印加される電圧が異なることとなる。例えば、図4に示す等価回路を図14に示す構成に置き換え、C100の容量を150pF、C200の容量を50pF、C1,C2の容量を15pF、C3,C4の容量を5pF、C301の容量を15pF、C302の容量を20pF、C303の容量を5pFとする。上述同様、C1〜C4の保証耐圧を100Vとし、高電圧側パッド401と低電圧側パッド400との間に200Vの電圧を印加した場合、VC1,VC2は75V、VC3,VC4は25V、VC301は75V、VC302は0V、VC303は−25V、VC100は150V、VC200は50Vとなる。すなわち、高電圧側フィールド領域f1に対応する絶縁膜20の耐圧を150V、低電圧側フィールド領域f2に対応する絶縁膜20の耐圧を50Vまで保証することができる。このように、面積比に応じた電圧を各フィールド領域f1,f2に対応する絶縁膜20に印加することができる。
また、本実施形態においては、1つの半導体基板(半導体層30)に対し、低電圧回路領域200と高電圧回路領域300が、1つずつ設けられる例を示した。しかしながら、低電圧回路領域200と高電圧回路領域300のうち、少なくとも一方が複数設けられた構成としても良い。例えば、図15においては、低電圧回路領域200と高電圧回路領域300が2つずつ設けられている。このような構成においても、2つの低電圧回路領域200と2つの高電圧回路領域300の中から任意の1組(1つの低電圧回路領域200と1つの高電圧回路領域300)を選択し、高電圧側パッド401と低電圧側パッド400との間に任意の電圧を印加すれば良い。これにより、絶縁膜20の良否を選別することができる。そして、その結果、半導体装置100における絶縁膜20の耐圧性能を保証することができる。図15は、その他変形例を示す平面図である。
第1実施形態に係る半導体装置の概略構成を示す回路図である。 半導体装置の概略構成を示す平面図である。 半導体装置の概略構成を示す断面図である。 半導体装置の等価回路図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 変形例を示す平面図である。 第2実施形態に係る半導体装置の概略構成を示す平面図である。 半導体装置の等価回路図である。 変形例を示す平面図である。 その他変形例を示す平面図である。 その他変形例を示す平面図である。
符号の説明
20・・・絶縁膜
30・・・半導体層
100・・・半導体装置
200・・・低電圧回路領域
300・・・高電圧回路領域
400・・・低電圧側パッド(第2検査用パッド)
401・・・高電圧側パッド(第1検査用パッド)
500・・・絶遠分離トレンチ(第2絶遠分離トレンチ)
501・・・絶遠分離トレンチ(第1絶遠分離トレンチ)
f1・・・高電圧側フィールド領域(第1フィールド領域)
f2・・・低電圧側フィールド領域(第2フィールド領域)

Claims (9)

  1. 支持基板上に絶縁膜を介して配置された半導体層の、前記絶縁膜と反対側の主面側表層部に、前記絶縁膜に達する素子分離トレンチによって囲繞され、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と、前記絶縁膜に達する素子分離トレンチによって囲繞され、前記低電圧素子よりも高電圧で動作する複数の高電圧素子を有する高電圧回路領域とを設けてなる半導体装置において、前記絶縁膜の良否を選別する半導体装置の選別方法であって、
    前記半導体層に、前記高電圧回路領域及び前記低電圧回路領域のうち、いずれか一方を囲繞する形で前記絶縁膜に達するように少なくとも1重の第1絶縁分離トレンチを設け、少なくとも前記第1絶縁分離トレンチによって囲繞されない一方を囲繞する形で前記絶縁膜に達するように少なくとも1重の第2絶縁分離トレンチを設け、
    最内側の前記第1絶遠分離トレンチによって囲繞された第1フィールド領域と最内側の前記第2絶遠分離トレンチによって囲繞された第2フィールド領域との間に任意の電圧を印加することにより、前記第1フィールド領域に対応する前記絶縁膜と前記第2フィールド領域に対応する絶縁膜の耐圧に関する良否を選別することを特徴とする半導体装置の選別方法。
  2. 前記第2絶縁分離トレンチは、前記高電圧回路領域及び前記低電圧回路領域のうち、前記第1絶縁分離トレンチによって囲繞されない一方のみを囲繞することを特徴とする請求項1に記載の半導体装置の選別方法。
  3. 前記第2絶縁分離トレンチは、前記高電圧回路領域及び前記低電圧回路領域の両方を囲繞することを特徴とする請求項1に記載の半導体装置の選別方法。
  4. 支持基板上に絶縁膜を介して配置された半導体層の、前記絶縁膜と反対側の主面側表層部に、前記絶縁膜に達する素子分離トレンチによって囲繞され、低電圧で動作する複数の低電圧素子を有する低電圧回路領域と、前記絶縁膜に達する素子分離トレンチによって囲繞され、前記低電圧素子よりも高電圧で動作する複数の高電圧素子を有する高電圧回路領域とを設けてなる半導体装置であって、
    前記半導体層に、前記高電圧回路領域及び前記低電圧回路領域のうち、いずれか一方を囲繞する形で前記絶縁膜に達するように少なくとも1重の第1絶縁分離トレンチが設けられ、少なくとも第1絶縁分離トレンチによって囲繞されない一方を囲繞する形で前記絶縁膜に達するように少なくとも1重の第2絶縁分離トレンチが設けられ、
    最内側の前記第1絶遠分離トレンチによって囲繞された第1フィールド領域に第1検査用パッドが設けられ、最内側の前記第2絶遠分離トレンチによって囲繞された第2フィールド領域に第2検査用パッドが設けられ、
    前記第1検査用パッドと前記第2検査用パッドとの間に任意の電圧が印加されることを特徴とする半導体装置。
  5. 前記第2絶縁分離トレンチは、前記高電圧回路領域及び前記低電圧回路領域のうち、前記第1絶縁分離トレンチによって囲繞されない一方のみを囲繞していることを特徴とする請求項4に記載の半導体装置。
  6. 前記第2絶縁分離トレンチは、前記高電圧回路領域及び前記低電圧回路領域の両方を囲繞していることを特徴とする請求項4に記載の半導体装置。
  7. 前記第1絶遠分離トレンチ及び前記第2絶遠分離トレンチの少なくとも一方は、前記半導体層の平面方向において、角部が丸め形状である多角形形状をなしていることを特徴とする請求項4〜6いずれか1項に記載の半導体装置。
  8. 前記第1絶遠分離トレンチ及び前記第2絶遠分離トレンチの少なくとも一方は、前記半導体層の平面方向において、角部がテーパ形状である多角形形状をなしていることを特徴とする請求項4〜7いずれか1項に記載の半導体装置。
  9. 前記第1絶遠分離トレンチ及び前記第2絶遠分離トレンチの少なくとも一方は、前記半導体層の平面方向において、ハニカム形状を延設してなることを特徴とする請求項4〜8いずれか1項に記載の半導体装置。
JP2006300761A 2006-11-06 2006-11-06 半導体装置の選別方法及び半導体装置 Expired - Fee Related JP4765898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006300761A JP4765898B2 (ja) 2006-11-06 2006-11-06 半導体装置の選別方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006300761A JP4765898B2 (ja) 2006-11-06 2006-11-06 半導体装置の選別方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008116361A true JP2008116361A (ja) 2008-05-22
JP4765898B2 JP4765898B2 (ja) 2011-09-07

Family

ID=39502403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006300761A Expired - Fee Related JP4765898B2 (ja) 2006-11-06 2006-11-06 半導体装置の選別方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4765898B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080803A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
CN102683262A (zh) * 2012-04-28 2012-09-19 东南大学 一种基于绝缘体上硅的高压隔离结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03186758A (ja) * 1989-12-18 1991-08-14 Oki Electric Ind Co Ltd 半導体集積回路の絶縁膜欠陥検出方法
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JP2000150807A (ja) * 1998-11-16 2000-05-30 Denso Corp 半導体装置及びその製造方法
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法
JP2004039918A (ja) * 2002-07-04 2004-02-05 Denso Corp 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
JP2006165357A (ja) * 2004-12-09 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03186758A (ja) * 1989-12-18 1991-08-14 Oki Electric Ind Co Ltd 半導体集積回路の絶縁膜欠陥検出方法
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JP2000150807A (ja) * 1998-11-16 2000-05-30 Denso Corp 半導体装置及びその製造方法
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法
JP2004039918A (ja) * 2002-07-04 2004-02-05 Denso Corp 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
JP2006165357A (ja) * 2004-12-09 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080803A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
CN102683262A (zh) * 2012-04-28 2012-09-19 东南大学 一种基于绝缘体上硅的高压隔离结构

Also Published As

Publication number Publication date
JP4765898B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
JP4706381B2 (ja) 半導体装置
JP5172654B2 (ja) 半導体装置
US20090039424A1 (en) High-voltage mos transistor device
US9640526B2 (en) Semiconductor device
US20040119137A1 (en) Resistive structure integrated in a semiconductor substrate
JP2002124681A (ja) 半導体装置
JP5003043B2 (ja) 半導体装置
JP2008270377A (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
JPH06260601A (ja) 半導体装置
JP4765898B2 (ja) 半導体装置の選別方法及び半導体装置
JP4923686B2 (ja) 半導体装置
CN101521213B (zh) 电介质分离型半导体装置及制造方法、和其集成电路装置
JP4952004B2 (ja) 半導体装置
JP4935164B2 (ja) 半導体装置
JP2010080803A (ja) 半導体装置
JP5066928B2 (ja) 半導体装置
JP4661601B2 (ja) 半導体装置及びその検査方法
CN100456475C (zh) 半导体器件
JP2007103672A (ja) 半導体装置
JP2010003889A (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置およびプラズマディスプレイ装置
JPWO2017212622A1 (ja) 半導体回路及び半導体装置
JP2009200215A (ja) 半導体装置
JP2006317592A (ja) アレイ基板及びそれを有する表示パネル
JP5458760B2 (ja) 半導体装置
JP5135978B2 (ja) 高電圧ic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees