JP2010080803A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010080803A
JP2010080803A JP2008249506A JP2008249506A JP2010080803A JP 2010080803 A JP2010080803 A JP 2010080803A JP 2008249506 A JP2008249506 A JP 2008249506A JP 2008249506 A JP2008249506 A JP 2008249506A JP 2010080803 A JP2010080803 A JP 2010080803A
Authority
JP
Japan
Prior art keywords
common
semiconductor device
element isolation
region
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008249506A
Other languages
English (en)
Other versions
JP5422167B2 (ja
Inventor
Tomoyuki Miyoshi
智之 三好
Shinichiro Wada
真一郎 和田
Yohei Yanagida
洋平 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008249506A priority Critical patent/JP5422167B2/ja
Priority to US12/505,581 priority patent/US8217425B2/en
Publication of JP2010080803A publication Critical patent/JP2010080803A/ja
Priority to US13/495,566 priority patent/US8525291B2/en
Application granted granted Critical
Publication of JP5422167B2 publication Critical patent/JP5422167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 複数チャネル出力回路を構成する複数のトランジスタを持つ半導体装置においてセルサイズ縮小および信頼性向上を図る。
【解決手段】 複数のチャネル回路構成において、共通の機能を有する複数のチャネルのトランジスタ群を共通のトレンチ溝で囲い、機能の異なるトランジスタ郡に対して絶縁素子分離されていて、ハイサイド側の隣接するトランジスタのコレクタ部を共有化してVH電源に接続すると共に、ローサイド側の隣接するチャネルのトランジスタ群のエミッタ部を共有化してGND電源に接続する。
【選択図】 図７

Description

本発明は、半導体装置に関し、例えばプラズマディスプレイパネルの走査用ドライバIC(スキャンIC)のように上下アームからなる複数チャネル出力機能を有する回路装置に適用して有効な半導体装置に関するものである。
従来、２組のトランジスタ群を備え、その両トランジスタ群の間が素子分離領域によって隔てられている半導体装置として、ソースが共通の電源に接続され、かつ、各トランジスタが互いに並列に接続されているものがあった（例えば、特許文献１参照）。
特開２００６−２６９８３５号公報
図１に、プラズマディスプレイパネル(以下PDPと略す)の駆動方式を示す。通常PDPは、走査用ドライバIC(以下スキャンICと証する)とアドレスドライバによって駆動される。両ドライバとも多段ビットで構成され、駆動信号によって各ビットに対応するセルが点灯してPDPの表示が実現される。
図２に、スキャンICの１ビット分の出力回路図を示す。この回路は高耐圧の横型絶縁ゲートバイポーラトランジスタとダイオードで構成されている。
VHは負荷電源、D0は出力、GNDはグランド端子であり、この回路が例えば６４ビット分含まれている。
図３、４に、スキャンIC回路を形成する横型絶縁ゲートバイポーラトランジスタとダイオードの平面図を示す。図５、６に示すように各素子は、チャネル毎に素子分離するため溝型の分離構造で囲まれている。
チップサイズの縮小はコスト低減に有効であり、スキャンICのように多チャネル出力回路を有する場合、1チャネルのトランジスタサイズの縮小が、チップ全体の縮小に大きな効果をもたらす。しかし、横型絶縁ゲートバイポーラトランジスタにおけるコレクタ／エミッタ間距離縮小によるサイズ縮小は素子耐圧の低下が懸念され、同様にコレクタ領域／トレンチ溝距離縮小によるサイズ縮小も素子耐圧の低下を生じる。
これはダイオードにおいても同じである。以上より、横型絶縁ゲートバイポーラトランジスタ及び、ダイオードの素子サイズ縮小は素子耐圧の低下を生じるため、チップサイズの縮小に上限がある。
また、出力ドライバのように大電流を流す場合、各素子が熱伝導性の低い絶縁膜で分離されていることにより、動作時に温度上昇が生じるため素子の電流密度向上により熱による不具合が生じやすくなるという問題がある。
ところで、従来、２組のトランジスタ群を備え、その両トランジスタ群の間が素子分離領域によって隔てられている半導体装置として、上述の特許文献１のように、ソースが共通の電源に接続され、かつ、各トランジスタが互いに並列に接続されているものがあった。
しかし、例えば高耐圧デバイスの出力段回路素子（トランジスタまたは高圧ダイオード）のように、第一諧調から第ｎ諧調までの各諧調（チャネル）で第１群（例えばハイサイド）の素子と第２群（例えばローサイド）の素子とが直列接続され、かつ、第１群と第２群とが素子分離構造によって互いに分離されている構成は、従前に例がない。
本発明の目的は、チップサイズの縮小と、動作時の素子の放熱性向上とを両立することが可能な半導体装置を提供することにある。
本発明の代表的なものの一例を示せば、以下の通りである。
すなわち、本発明の半導体装置は、複数のチャネルを有して構成される半導体装置であって、共通の機能を有する前記複数のチャネルの素子群が共通の素子分離構造で囲まれると共に、機能の異なる素子同士が前記素子分離構造によって互いに分離されていることを特徴とする。
より具体的には、本発明の半導体装置は、複数チャネルのトランジスタが共通の第１の素子分離構造で囲まれ、かつ、前記第１の素子分離構造で囲まれた各チャネルのトランジスタが、エミッタを中央に、コレクタを外側にして、それぞれ配置されて成る第１のトランジスタ群と、前記第１のトランジスタ群を構成する前記複数チャネルのトランジスタとは別個の複数チャネルのトランジスタが前記第１の素子分離構造とは別個の共通の第２の素子分離構造で囲まれ、かつ、前記第２の素子分離構造で囲まれた各チャネルのトランジスタが、コレクタを中央に、エミッタを外側にして、それぞれ配置されて成る第２のトランジスタ群とを備え、前記第１のトランジスタ群のエミッタと前記第２のトランジスタ群のコレクタとが共通に出力端子に接続されていることを特徴とする。
本発明によれば、チップサイズの縮小と放熱性の向上を図ることができ、ひいては信頼性の向上を図ることができる。
本願において開示されている発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
複数のチャネル回路構成において、共通の機能を有するトランジスタ群を共通のトレンチ溝で囲い、ハイサイド側の隣接するトランジスタのコレクタ部を共有化してVH電源に接続する。また他方ローサイド側の隣接するチャネルのトランジスタ群のエミッタ部を共有化してGND電源に接続する。
この構成により、隣接したトランジスタのコレクタ領域を共通化し、共通のトレンチ溝で囲むことにより、隣接したトレンチ溝領域間距離、隣接した２つの装置領域に属するトレンチ溝幅、トレンチ溝／コレクタ領域間距離、チャネルあたりの素子サイズ縮小をすることができる。
本発明の半導体装置は、複数のチャネルを有して構成される半導体装置であって、共通の機能を有する複数のチャネルの素子群が共通の素子分離構造で囲まれると共に、機能の異なる素子同士がその素子分離構造によって互いに絶縁分離されていることを特徴とする。
ここで、素子群とは、例えば複数のトランジスタからなるトランジスタ群であってもよいし、例えば複数のダイオードからなるダイオード群であってもよいが、本発明はそれらに限定されない。
素子群が複数のトランジスタからなるトランジスタ群である場合、以下のような態様を取ることが可能である。
まず、共通の素子分離構造で囲まれたトランジスタ群のコレクタ（またはドレイン）領域が、共通の第１の電位の電源配線に接続されている構成であってもよい。この場合、トランジスタ群の互いに隣接するチャネルのトランジスタが共通のコレクタ（またはドレイン）領域で構成される。
あるいは、共通の素子分離構造で囲まれたトランジスタ群のエミッタ（またはソース）領域が、第１の電位より低い共通の第２の電位の電源配線に接続されている構成であってもよい。この場合、トランジスタ群の互いに隣接するチャネルのトランジスタが共通のエミッタ（またはソース）領域で構成される。
素子分離構造は、外部領域から分離すべき素子を囲むように閉曲線状に形成された溝を有して成るトレンチ分離構造であれば好適である。
尚、トランジスタ群は横型絶縁ゲートバイポーラトランジスタを含んでなるものであってもよいし、電界効果型トランジスタを含んでなるものであってもよい。
素子群が複数のダイオードからなるダイオード群である場合、以下のような態様を取ることが可能である。
まず、共通の素子分離構造で囲まれたダイオード群のカソード領域が、共通の第１の電位の電源配線に接続されている構成であってもよい。この場合、ダイオード群の互いに隣接するチャネルのダイオードが共通のカソード領域で構成される。
あるいは、共通の素子分離構造で囲まれたダイオード群のアノード領域が、第１の電位より低い共通の第２の電位の電源配線に接続されている構成であってもよい。この場合、ダイオード群の互いに隣接するチャネルのダイオードが共通のアノード領域で構成される。
以下、本発明の実施例を図面を用いて詳細に説明する。実施例の各半導体装置は、SOI(Silicon On Insulator)基板上に形成される。しかしながら、本発明はSOI基板ではなく、バルク基板において形成した構造においても適用することができる。
また本実施例は、複数のチャネル構成から成る半導体装置において共通の機能を有する絶縁ゲートバイポーラトランジスタ群・電界効果型トランジスタ群に適用され、また本発明は、トランジスタ群ではなく、複数チャネルを構成し共通の機能を有するダイオード群においても適用する事ができる。
以下、図面を参照しつつ本発明の半導体装置の好適な実施形態について各実施例として説明する。
［実施例１］
図７は本発明を適用したトランジスタ群の一実施例の部分平面図を示している。複数のチャネル回路構成において、共通の機能を有するトランジスタ群を共通のトレンチ溝で囲い、ハイサイド側の隣接するチャネルのトランジスタのコレクタ(ドレイン／カソード)領域を共有化して、VH電源に接続する。また、他方ローサイド側の隣接するチャネルのエミッタ(ソース／アノード)領域を共有化してGND電源に接続している。
一方の素子分離領域（例えばトレンチU溝）26に囲まれたコレクタ（またはドレイン）領域27、ゲート領域28、およびエミッタ（またはソース）領域29を備えて成る複数のトランジスタは共通に高耐圧デバイスの一方の電位（例えば正電位）側であるハイサイド側の機能を有する。これに対し、他方の素子分離領域（同様に例えばトレンチU溝）26-2に囲まれたコレクタ（またはドレイン）領域27-2、ゲート領域28-2、およびエミッタ（またはソース）領域29-2を備えて成る複数のトランジスタは、素子分離領域26に囲まれたトランジスタ群とは異なり、共通に高耐圧デバイスの他方の電位（例えば接地（GND）電位）側であるローサイド側の機能を有する。このように、機能が共通であるトランジスタ同士は共通の素子分離領域によって共通の領域内に囲まれ、かつ、機能が異なるトランジスタ同士は素子分離領域によって互いに分離される。
ハイサイド側の互いに隣接するチャネルのトランジスタ同士はコレクタ（またはドレイン）領域27が共有化され、正電位電源VHに接続される。これに対し、ローサイド側の互いに隣接するチャネルのトランジスタ同士はエミッタ（またはソース）領域29-2が共有化され、接地電位電源GNDに接続される。
一方の素子分離領域26に囲まれた第１のトランジスタ群および他方の素子分離領域26-2に囲まれた第２のトランジスタ群は共に、出力段回路第一諧調（第１チャネル）におけるトランジスタ30、出力段回路第二諧調（第２チャネル）におけるトランジスタ31、・・・、出力段回路第ｎ諧調（第ｎチャネル）におけるトランジスタ32の順で１次元的に配置される。 図８は本発明を適用したダイオード群の一実施例の部分平面図を示している。複数のチャネル回路構成において、共通の機能を有するダイオード群を共通のトレンチ溝で囲い、ハイサイド側の隣接するチャネルのダイオードのカソード領域を共有化して、VH電源に接続する。また、他方ローサイド側の隣接するチャネルのアノード領域を共有化してGND電源に接続している。
一方の素子分離領域（例えばトレンチU溝）26-3に囲まれたカソード領域27-3およびアノード領域29-3を備えて成る複数のダイオードは共通に高耐圧デバイスの一方の電位（例えば正電位）側であるハイサイド側の機能を有する。これに対し、他方の素子分離領域（同様に例えばトレンチU溝）26-4に囲まれたカソード領域27-4およびアノード領域29-4を備えて成る複数のダイオードは、素子分離領域26-3に囲まれたダイオード群とは異なり、共通に高耐圧デバイスの他方の電位（例えば接地（GND）電位）側であるローサイド側の機能を有する。このように、機能が共通であるダイオード同士は共通の素子分離領域によって共通の領域内に囲まれ、かつ、機能が異なるトランジスタ同士は素子分離領域によって互いに分離される。
ハイサイド側の互いに隣接するチャネルのダイオード同士はカソード領域27-3が共有化され、正電位電源VHに接続される。これに対し、ローサイド側の互いに隣接するチャネルのダイオード同士はアノード領域29-4が共有化され、接地電位電源GNDに接続される。
一方の素子分離領域26-3に囲まれた第１のダイオード群および他方の素子分離領域26-4に囲まれた第２のダイオード群は共に、出力段回路第一諧調（第１チャネル）における高圧ダイオード33、出力段回路第二諧調（第２チャネル）における高圧ダイオード34、・・・、出力段回路第ｎ諧調（第ｎチャネル）における高圧ダイオード35の順で１次元的に配置される。
本実施例によれば、一方の共通素子分離領域によって囲まれた第１の素子群の隣接チャネルのコレクタ(ドレイン／カソード)領域同士を共通化すると共に他方の共通素子分離領域によって囲まれた第２の素子群の隣接チャネルのエミッタ(ソース／アノード)領域同士を共通化した構造とし、各素子を個別にU溝で囲んでいた従来構造に代えて、チャネルを構成する機能共通のトランジスタをすべて共通のトレンチU溝で囲う構造を適用していることで、素子サイズ縮小が実現でき、また、放熱性の向上を図ることができる。
［実施例２］
図９、１０Ａ、１０Ｂは本発明を適用した半導体集積回路装置として出力回路における横型絶縁ゲートバイポーラトランジスタの実施例を示したものである。図９が部分平面図、図１０ＡおよびＢが部分断面図を示しており、図１０Ａはその全体を、図１０Ｂはその拡大図を、それぞれ示している。出力端子Doは直列接続された２つのトランジスタの間から取り出されている。電源端子VHに接続される素子をソース素子、グランド端子に接続される素子をシンク素子と呼ぶ。
用いられる横型絶縁ゲートバイポーラトランジスタの断面構造であるが、ここではｎチャネル型の横型絶縁ゲートバイポーラトランジスタについて示す。ｎ型半導体基板の表面層に選択的にｐベース領域が形成され、そのｐベース領域の表面層の一部に二つのｎエミッタ領域が形成され、そのｎエミッタ領域の間に一部ｎエミッタ領域と重複するようにｐコンタクト領域が形成されている。ｐベース領域の形成されていないｎ型基板の表面露出部に選択的にｎバッファ領域が形成され、そのｎバッファ領域の表面層にｐコレクタ領域が形成されている。そして、ｎ型基板の表面露出部とｎエミッタ領域に挟まれたｐベース領域の表面層のチャネル領域の表面上にゲート酸化膜を介してG端子に接続されるゲート電極が設けられている。またｎエミッタ領域とｐコンタクト領域の表面に共通に接触するエミッタ電極が、ｐコレクタ領域の表面上にはコレクタ電極が設けられ、それぞれE端子、C端子に接続される。図１０において、ｐベース領域とその上の構造が設けられた領域をエミッタ・ゲート領域、ｎバッファ領域とその上の構造が設けられた領域をコレクタ領域と呼ぶことにする。本件で検討した素子は、エミッタ・ゲート領域に対し、コレクタ領域が両側対称に設置されたレイアウト配置となっている。
この構造は従来構造に対して、隣接チャネルのコレクタ領域を共通化し、従来構造では各チャネル毎に囲んでいたトレンチU溝を無くして、共通の機能を有する横型絶縁ゲートバイポーラトランジスタをすべて同一のトレンチU溝で囲っている。これにより、従来構造に比べ１チャネル当たりのレイアウトサイズの縮小を図ることができる。また、隣接するコレクタを共通化し下アーム側のエミッタと共通に電源をとるため、単一セルをずらす事により、配線長を短くできる。さらに、１個の素子をトレンチ溝で囲う従来構造に比べ、複数の素子をトレンチ溝で囲う構造によって、熱抵抗を下げられるため、放熱性を上げられる。これにより、素子発熱による素子破壊を抑制できるため、信頼性を向上できる、。また、この構成ではソース素子である横型ゲートバイポーラトランジスタとシンク素子である横型ゲートバイポーラトランジスタのレイアウトを一致させて特性、耐圧が同一な素子を形成できる。
［実施例３］
図１１、１２Ａ、１２Ｂは本発明を適用した半導体集積回路装置として出力回路におけるダイオードの実施例を示したものである。図１１が部分平面図、図１２ＡおよびＢが部分断面図を示しており、図１２Ａはその全体を、図１２Ｂはその拡大図を、それぞれ示している。出力端子Doは直列接続された２つのトランジスタの間から取り出されている。電源端子VHに接続される素子をソース素子、グランド端子に接続される素子をシンク素子と呼ぶ。
用いられるダイオードの断面構造であるが、ｎ型半導体基板の表面層に選択的にｐアノード領域を形成し、そのｐアノード領域の表面層の一部にｐコンタクト領域が形成されている。ｐアノード領域が形成されていないｎ型基板の表面露出部に選択的にｎコンタクト領域が形成されている。またｐコンタクト領域の表面に接触するアノード電極が、ｎコンタクト領域の表面上にはカソード電極が設けられ、それぞれA端子、K端子に接続される。図１２において、ｐコンタクト領域とその上の構造が設けられた領域をアノード領域、ｎコンタクト領域とその上の構造が設けられた領域をカソード領域と呼ぶことにする。本件で検討した素子は、アノード領域に対し、カソード領域が両側対称に設置されたレイアウト配置となっている。
この構造は従来構造に対し、隣接チャネルのカソード領域同士を共通化した構造であり、従来構造において各素子毎に囲んでいたトレンチU溝を取り除き、チャネルを構成するダイオードすべてを同一のトレンチU溝で囲っている。これにより、従来構造に比べ１チャネル当たり、隣接したトレンチU溝領域間距離、隣接した２つの装置領域に属するトレンチU溝幅、トレンチU溝カソード領域間距離及び、カソード領域幅の分だけサイズ縮小をすることができる。また、各素子を各々トレンチU溝で囲う従来構造に比べ、複数の素子をトレンチU溝で囲う構造は、熱抵抗を低減でき優れた放熱効果が期待できる。また、この構造ではソース素子を構成するのダイオードとシンク素子を構成するダイオードの基本単位レイアウトを一致させて特性、耐圧が同一な素子を形成できる。
［実施例４］
図１３は、本発明の半導体装置を用いたスキャンIC回路レイアウト構成の一実施例をレイアウト図として示したものである。出力段回路を構成するシンク部（ハイサイド側）横型絶縁ゲートバイポーラトランジスタ群は共通の素子分離構造58によって共通に他の領域から分離され、出力段回路を構成するソース部（ローサイド側）横型絶縁ゲートバイポーラトランジスタ群は共通の素子分離構造59によって共通に他の領域から分離され、出力段回路を構成するシンク部（ハイサイド側）高圧ダイオード群は共通の素子分離構造60によって共通に他の領域から分離され、出力段回路を構成するソース部（ローサイド側）高圧ダイオード群は共通の素子分離構造61によって共通に他の領域から分離される。これら４つの素子群は互いに別個の素子分離構造58、59、60、61によって別々に囲まれる。
ハイサイド側の横型絶縁ゲートバイポーラトランジスタ群のコレクタおよびハイサイド側の高圧ダイオード群のカソードは、共通に所定の第１の電位VHに接続され、ローサイド側の横型絶縁ゲートバイポーラトランジスタ群のエミッタおよびローサイド側の高圧ダイオード群のアノードは、第１の電位より低い所定の第２の電位に共通に接続される。第１の電位としては例えば所定の正電位としてもよく、また、第２の電位としては、例えば接地電位GNDとしてもよいが、本発明はこれに限定されない。
ハイサイド側の横型絶縁ゲートバイポーラトランジスタ群のエミッタ、ローサイド側の横型絶縁ゲートバイポーラトランジスタ群のコレクタ、ハイサイド側の高圧ダイオード群のアノード、およびローサイド側の高圧ダイオード群のカソードは、チャネル毎に共通にそれぞれのチャネルの出力端子D01〜D0nに接続される。ハイサイド側の横型絶縁ゲートバイポーラトランジスタ群のエミッタと出力端子との間には、ハイサイド側・ローサイド側の高圧ダイオードとは別のダイオードがチャネル毎に接続されてもよい。
本実施例によれば、図２に示した横型絶縁ゲートバイポーラトランジスタと高圧ダイオードに関して実施例１、実施例２を適用し、それらを配線で繋ぐことで、高圧出力段回路におけるサイズ縮小が実現でき、もってICチップのサイズ縮小が実現できる。
AC型PDPを駆動するICの構成図である。 AC型PDP用ICの出力回路図である。 横型絶縁ゲートバイポーラトランジスタの部分平面図である。 高圧ダイオードの部分平面図である。 出力回路を構成する横型絶縁ゲートバイポーラトランジスタの部分平面図である。 出力回路を構成する高圧ダイオードの部分平面図である。 本発明第一の実施例のトランジスタの部分平面図である。 本発明第一の実施例の高圧ダイオードの部分平面図である。 本発明第二の実施例の横型ゲートバイポーラトランジスタの部分平面図である。 本発明第二の実施例の横型ゲートバイポーラトランジスタの部分断面図の全体を示す図である。 本発明第二の実施例の横型ゲートバイポーラトランジスタの部分断面図の拡大図である。 本発明第三の実施例の高圧ダイオードの部分平面図である。 本発明第三の実施例の高圧ダイオードの部分断面図の全体を示す図である。 本発明第三の実施例の高圧ダイオードの部分断面図の拡大図である。 本発明第四の実施例のスキャンIC出力回路の部分平面図である。
符号の説明
１ スキャンドライバ
２ アドレスドライバ
３ プラズマディスプレイ
４ セル
５ レベルシフト出力信号
６ シンク部用横型絶縁ゲートバイポーラトランジスタ入力信号
７ ソース部用高圧ダイオード
８ シンク部用高圧ダイオード
９ ソース部用絶縁ゲートバイポーラトランジスタ
１０ シンク部用絶縁ゲートバイポーラトランジスタ
１１ 分離用ダイオード
１２ ツェナーダイオード
１３ コレクタ(ドレイン／カソード)領域
１４ ゲート領域
１５ エミッタ(ソース／アノード)領域
１６ 素子分離領域(トレンチU溝)
１７ カソード領域
１８ アノード領域
１９ 素子分離領域(トレンチU溝)
２０ 出力段回路第一諧調における横型絶縁ゲートバイポーラトランジスタ
２１ 出力段回路第二諧調における横型絶縁ゲートバイポーラトランジスタ
２２ 出力段回路第n諧調における横型絶縁ゲートバイポーラトランジスタ
２３ 出力段回路第一諧調における高圧ダイオード
２４ 出力段回路第二階調における高圧ダイオード
２５ 出力段回路第ｎ諧調における高圧ダイオード
２６ 素子分離領域(トレンチU溝)
２７ コレクタ(ドレイン)領域
２８ ゲート領域
２９ エミッタ(ソース)領域
３０ 出力段回路第一諧調におけるトランジスタ
３１ 出力段回路第二諧調におけるトランジスタ
３２ 出力段回路第ｎ諧調におけるトランジスタ
３３ 出力段回路第一諧調における高圧ダイオード
３４ 出力段回路第二諧調における高圧ダイオード
３５ 出力段回路第ｎ諧調における高圧ダイオード
３６ 出力段回路第一諧調における横型絶縁ゲートバイポーラトランジスタ
３７ 出力段回路第一諧調における横型絶縁ゲートバイポーラトランジスタ
３８ 出力段回路第一諧調における横型絶縁ゲートバイポーラトランジスタ
３９ コレクタ領域
４０ エミッタ領域
４１ ゲート領域
４２ コレクタ電極
４３ ゲート電極
４４ エミッタ電極
４５ pコレクタ領域
４６ pコンタクト領域
４７ ｎエミッタ領域
４８ ｐベース領域
４９ ｎバッファ領域
５０ ゲート酸化膜
５１ 出力段回路第一諧調における高圧ダイオード
５２ 出力段回路第二諧調における高圧ダイオード
５３ 出力段回路第ｎ諧調における高圧ダイオード
５４ カソード領域
５５ エミッタ領域
５６ エミッタ電極
５７ カソード電極
５８ 出力段回路を構成するシンク部(ハイサイド側)横型絶縁ゲートバイポーラトランジスタ
５９ 出力段回路を構成するソース部(ローサイド側)横型絶縁ゲートバイポーラトランジスタ
６０ 出力段回路を構成するシンク部(ハイサイド側)高圧ダイオード
６１ 出力段回路を構成するソース部(ローサイド側)高圧ダイオード。

Claims (20)

  1. 複数のチャネルを有して構成される半導体装置であって、
    共通の機能を有する前記複数のチャネルの素子群が共通の素子分離構造で囲まれると共に、機能の異なる素子同士が前記素子分離構造によって互いに絶縁分離されている
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記素子群は複数のトランジスタからなるトランジスタ群である
    ことを特徴とする半導体装置。
  3. 請求項２において、
    共通の前記素子分離構造で囲まれた前記トランジスタ群のコレクタおよびドレインのうちのいずれかの領域が、共通の第１の電位の電源配線に接続されている
    ことを特徴とする半導体装置。
  4. 請求項３において、
    前記トランジスタ群の互いに隣接するチャネルのトランジスタが共通のコレクタおよびドレインのうちのいずれかの領域で構成されている
    ことを特徴とする半導体装置。
  5. 請求項２において、
    共通の前記素子分離構造で囲まれた前記トランジスタ群のエミッタおよびソースのうちのいずれかの領域が、第１の電位より低い共通の第２の電位の電源配線に接続されている
    ことを特徴とする半導体装置。
  6. 請求項５において、
    前記トランジスタ群の互いに隣接するチャネルのトランジスタが共通のエミッタおよびソースのうちのいずれかの領域で構成されている
    ことを特徴とする半導体装置。
  7. 請求項２において、
    前記素子分離構造は、外部領域から分離すべき素子を囲むように閉曲線状に形成された溝を有して成るトレンチ分離構造である
    ことを特徴とする半導体装置。
  8. 請求項２において、
    前記トランジスタ群は横型絶縁ゲートバイポーラトランジスタを含んでなる
    ことを特徴とする半導体装置。
  9. 請求項１において、
    前記素子群は複数のダイオードからなるダイオード群である
    ことを特徴とする半導体装置。
  10. 請求項９において、
    共通の前記素子分離構造で囲まれた前記ダイオード群のカソード領域が、共通の第１の電位の電源配線に接続されている
    ことを特徴とする半導体装置。
  11. 請求項１０において、
    前記ダイオード群の互いに隣接するチャネルのダイオードが共通のカソード領域で構成されている
    ことを特徴とする半導体装置。
  12. 請求項２において、
    前記トランジスタ群は電界効果型トランジスタを含んでなる
    ことを特徴とする半導体装置。
  13. 複数チャネルのトランジスタが共通の第１の素子分離構造で囲まれ、かつ、前記第１の素子分離構造で囲まれた各チャネルのトランジスタが、エミッタを中央に、コレクタを外側にして、それぞれ配置されて成る第１のトランジスタ群と、
    前記第１のトランジスタ群を構成する前記複数チャネルのトランジスタとは別個の複数チャネルのトランジスタが前記第１の素子分離構造とは別個の共通の第２の素子分離構造で囲まれ、かつ、前記第２の素子分離構造で囲まれた各チャネルのトランジスタが、コレクタを中央に、エミッタを外側にして、それぞれ配置されて成る第２のトランジスタ群と
    を備え、
    前記第１のトランジスタ群のエミッタと前記第２のトランジスタ群のコレクタとが共通に出力端子に接続されている
    ことを特徴とする半導体装置。
  14. 請求項１３において、
    共通の前記素子分離構造で囲まれた前記トランジスタ群のコレクタおよびドレインのうちのいずれかの領域が、共通の第１の電位の電源配線に接続されている
    ことを特徴とする半導体装置。
  15. 請求項１４において、
    前記トランジスタ群の互いに隣接するチャネルのトランジスタが共通のコレクタおよびドレインのうちのいずれかの領域で構成されている
    ことを特徴とする半導体装置。
  16. 請求項１３において、
    共通の前記素子分離構造で囲まれた前記トランジスタ群のエミッタおよびソースのうちのいずれかの領域が、第１の電位より低い共通の第２の電位の電源配線に接続されている
    ことを特徴とする半導体装置。
  17. 請求項１６において、
    前記トランジスタ群の互いに隣接するチャネルのトランジスタが共通のエミッタおよびソースのうちのいずれかの領域で構成されている
    ことを特徴とする半導体装置。
  18. 請求項１３において、
    前記素子分離構造は、外部領域から分離すべき素子を囲むように閉曲線状に形成された溝を有して成るトレンチ分離構造である
    ことを特徴とする半導体装置。
  19. 請求項１３において、
    前記トランジスタ群は横型絶縁ゲートバイポーラトランジスタを含んでなる
    ことを特徴とする半導体装置。
  20. 請求項１３において、
    前記トランジスタ群は電界効果型トランジスタを含んでなる
    ことを特徴とする半導体装置。
JP2008249506A 2008-09-29 2008-09-29 半導体装置 Expired - Fee Related JP5422167B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008249506A JP5422167B2 (ja) 2008-09-29 2008-09-29 半導体装置
US12/505,581 US8217425B2 (en) 2008-09-29 2009-07-20 Semiconductor device
US13/495,566 US8525291B2 (en) 2008-09-29 2012-06-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249506A JP5422167B2 (ja) 2008-09-29 2008-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2010080803A true JP2010080803A (ja) 2010-04-08
JP5422167B2 JP5422167B2 (ja) 2014-02-19

Family

ID=42056428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008249506A Expired - Fee Related JP5422167B2 (ja) 2008-09-29 2008-09-29 半導体装置

Country Status (2)

Country Link
US (2) US8217425B2 (ja)
JP (1) JP5422167B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222839A (ja) * 2012-04-17 2013-10-28 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2016042971A1 (ja) * 2014-09-19 2016-03-24 株式会社日立パワーデバイス 半導体装置
WO2017145542A1 (ja) * 2016-02-24 2017-08-31 日立オートモティブシステムズ株式会社 半導体装置
JP7507070B2 (ja) 2020-11-20 2024-06-27 日産自動車株式会社 半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6753066B2 (ja) * 2016-02-09 2020-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223665A (ja) * 1999-02-02 2000-08-11 Denso Corp 半導体装置
JP2003152095A (ja) * 2001-11-19 2003-05-23 Fuji Electric Co Ltd 高耐圧ｉｃおよびその製造方法
JP2004031903A (ja) * 1995-04-12 2004-01-29 Fuji Electric Holdings Co Ltd 高耐圧ｉｃ
JP2008116361A (ja) * 2006-11-06 2008-05-22 Denso Corp 半導体装置の選別方法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859552A (en) * 1995-10-06 1999-01-12 Lsi Logic Corporation Programmable slew rate control circuit for output buffer
JPH10190011A (ja) * 1996-12-27 1998-07-21 Nec Kansai Ltd 高耐圧ダイオード
US7177707B2 (en) * 1998-10-09 2007-02-13 Peter Ar-Fu Lam Variable specification functional blocks integrated circuit system suitable for detecting resistor identifications
JP4684523B2 (ja) * 2002-09-09 2011-05-18 株式会社デンソー 半導体装置の製造方法
JP2006269835A (ja) * 2005-03-24 2006-10-05 Nec Electronics Corp 半導体装置
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031903A (ja) * 1995-04-12 2004-01-29 Fuji Electric Holdings Co Ltd 高耐圧ｉｃ
JP2000223665A (ja) * 1999-02-02 2000-08-11 Denso Corp 半導体装置
JP2003152095A (ja) * 2001-11-19 2003-05-23 Fuji Electric Co Ltd 高耐圧ｉｃおよびその製造方法
JP2008116361A (ja) * 2006-11-06 2008-05-22 Denso Corp 半導体装置の選別方法及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222839A (ja) * 2012-04-17 2013-10-28 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2016042971A1 (ja) * 2014-09-19 2016-03-24 株式会社日立パワーデバイス 半導体装置
WO2017145542A1 (ja) * 2016-02-24 2017-08-31 日立オートモティブシステムズ株式会社 半導体装置
JP2017152508A (ja) * 2016-02-24 2017-08-31 日立オートモティブシステムズ株式会社 半導体装置
US10403620B2 (en) 2016-02-24 2019-09-03 Hitachi Automotive Systems, Ltd. Semiconductor device
JP7507070B2 (ja) 2020-11-20 2024-06-27 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8525291B2 (en) 2013-09-03
US20120256291A1 (en) 2012-10-11
US20100078676A1 (en) 2010-04-01
JP5422167B2 (ja) 2014-02-19
US8217425B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP4206543B2 (ja) 半導体装置
JP5499915B2 (ja) 高耐圧半導体装置
JP4424368B2 (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
JP5422167B2 (ja) 半導体装置
US20020053717A1 (en) Semiconductor apparatus
JP2010199559A (ja) 半導体装置
CN101465354B (zh) 等离子平板显示器扫描驱动芯片用高压器件
JP2009206284A (ja) 半導体装置
US5973366A (en) High voltage integrated circuit
US6873012B2 (en) SOI component
JP5072043B2 (ja) 半導体装置
JP4569105B2 (ja) 半導体装置
KR101505313B1 (ko) 반도체 장치 및 그것을 이용한 반도체 집적 회로 장치
JP5774422B2 (ja) 半導体装置
CN106663658B (zh) 半导体集成电路
JP5124533B2 (ja) 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
JP2007081009A (ja) 駆動回路およびデータ線ドライバ
JP2004006555A (ja) 半導体装置
JP2008210995A (ja) 半導体装置
JP4671666B2 (ja) 駆動回路
JP2010114298A (ja) 高耐圧半導体装置
JP5120418B2 (ja) 半導体装置
JP6584977B2 (ja) 半導体装置
JPH0846053A (ja) Ａｃ型プラズマディスプレイ駆動用ｉｃ
JP2007103646A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R151 Written notification of patent or utility model registration

Ref document number: 5422167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees