CN102683262A - 一种基于绝缘体上硅的高压隔离结构 - Google Patents
一种基于绝缘体上硅的高压隔离结构 Download PDFInfo
- Publication number
- CN102683262A CN102683262A CN2012101337352A CN201210133735A CN102683262A CN 102683262 A CN102683262 A CN 102683262A CN 2012101337352 A CN2012101337352 A CN 2012101337352A CN 201210133735 A CN201210133735 A CN 201210133735A CN 102683262 A CN102683262 A CN 102683262A
- Authority
- CN
- China
- Prior art keywords
- electrode contact
- contact hole
- deep groove
- isolation structure
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
一种基于绝缘体上硅的高压隔离结构,包括:在绝缘体上硅结构中的N型外延层上设有表面钝化层,N型外延层中设有高压电路区域、多深槽隔离结构以及低压电路区域,高压电路区域被多深槽隔离结构所包围,所述多深槽隔离结构由2~20个深槽隔离结构组成,其特征在于,在表面钝化层上设有高阻多晶硅场板,在高压电路区域和低压电路区域的N型外延层上均电连接有电极接触孔,在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上均电连接有中间电极接触孔,所述高阻多晶硅场板的两端分别与高、低压区中的电极接触孔电连接,并且,所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。
Description
技术领域
本发明涉及高压集成电路中隔离结构,用以解决高低压区域间的电气隔离问题。
背景技术
高压功率集成电路,通常是指将功率器件、逻辑控制电路及保护电路等集成在单一硅片上的电路。绝缘栅场效应管(IGBT,Insulator Gate Bipolar Transistor)因具有高电流能力、低导通压降的优势而被广泛用作功率集成电路的功率管。然而,体硅技术并不适合用于集成IGBT,因为IGBT存在电导调制效应,即在导通时大量的少子注入到漂移区,会向衬底注入载流子,进而影响芯片中其他电路的正常工作。绝缘体上硅(SOI,Silicon On Insulator)中的埋氧层将有源区与衬底隔离,从而屏蔽衬底电荷对电路正常工作的影响。所以绝缘体上硅材料被越来越多的应用于高压功率集成电路的设计中。
如何解决横向隔离问题,是基于绝缘体上硅的高压功率集成电路设计的关键问题之一。对于采用厚膜SOI材料实现的高压集成电路,通常采用深槽隔离结构,深槽侧壁氧化层是主要的电压隔离结构。然而受工艺限制和出于散热问题考虑,侧壁氧化层不能做很厚。为了满足更的耐压要求,需要采用多深槽隔离结构。一方面,工艺要求深槽之间需要保留一定的区域,采用的深槽隔离结构个数越多,隔离结构的面积越大。另一方面,当在传统多深槽隔离结构两侧加电压时,各深槽结构的偏压由寄生电容的耦合效果决定,并且靠近高压侧的深槽结构的偏压最高,所以增加深槽结构数量对整体耐压效果的提高并不明显。
为此,美国专利US6445055提出采用电压偏置的方法,利用电阻场板实现分压的方法,固定各深槽隔离结构两侧外延区域的电位,并且通过优化设计,使得各深槽隔离结构的偏压相等,从而提高多深槽隔离结构的隔离性能。
发明内容
本发明提供一种基于绝缘体上硅的高压隔离结构,利用高阻场板的分压原理,实现各深槽结构的侧壁氧化层两侧具有相同的偏置电压,与传统多深槽隔离结构相比,能获得更加理想的耐压效果,有效的减小隔离结构所占的芯片面积。
本发明采用如下技术方案:
一种基于绝缘体上硅的高压隔离结构,包括:P型衬底,在P型衬底上设有埋氧层,在埋氧层上方是N型外延层,在N型外延层上设有表面钝化层,N型外延层中设有高压电路区域和低压电路区域,高压电路区域被多深槽隔离结构所包围,低压电路区域位于多深槽隔离结构外侧,所述多深槽隔离结构由2~20个深槽隔离结构组成,其特征在于,在表面钝化层上设有高阻多晶硅场板,在高压电路区域和低压电路区域的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔,在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上分别电连接有电极接触孔,所述高阻多晶硅场板的一端与高压区电极接触孔电连接,所述高阻多晶硅场板的另一端与低压区电极接触孔电连接,并且,所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。
用于高压驱动电路的隔离结构与现有工艺相兼容,且与现有其他隔离技术相比,本发明具有如下优点:
(1)本发明所提出的基于绝缘体上硅的高压隔离结构,利用高低压侧之间的高阻多晶硅场板的分压原理实现对深槽结构以及相邻深槽结构之间的N型外延区域的电压偏置,可实现各侧壁氧化层有相同的电压,克服了传统多深槽隔离结构种各侧壁氧化层上电压不均匀的缺点,极大的提高高压隔离结构的击穿电压,一方面,在深槽结构数量相同的情况下,可以采用更薄的侧壁氧化层结构,可以缩短热氧化时间;另一方面,如果采用相同的侧壁氧化层厚度,可以减少深槽结构的数量,从而减少深槽隔离结构的面积。
(2)本发明所提出的多深槽隔离结构的设计方案中,高阻多晶硅层与传统高压集成工艺中的电阻场板工艺兼容,可灵活调整多晶硅场板的掺杂浓度和宽度。
附图说明
图1为本发明中所提出的一种基于绝缘体上硅的高压隔离结构俯视图,为三深槽隔离结构。
图2为图1所示结构沿曲线AA”的剖面示意图,第一深槽隔离结构50a由第一重掺杂多晶硅25a、第一侧壁氧化层24a以及第二壁氧化层24b组成,第二深槽隔离结构50b由第二重掺杂多晶硅25b、第三侧壁氧化层24c以及第四壁氧化层24d组成,第三深槽隔离结构50c由第三重掺杂多晶硅25c、第五侧壁氧化层24e以及第六壁氧化层24f组成。
图3为图1所示结构沿曲线BB’的剖面示意图。
图4为图1所示结构沿曲线CC’的剖面示意图。
图5为本发明所提出的一种改进的三深槽隔离结构的俯视图。
图6为本发明所提出的一种三深槽结构的高压隔离结构的原理图。
图7为本发明所提出的三深槽隔离结构的关键工艺步骤,以图2所示的结构为例,步骤(a),在半导体表面淀积钝化材料和光刻胶,曝光显影后,刻蚀掉部分钝化区域,定义出有源区域和深槽区域;步骤(b),利用深槽刻蚀工艺去除硅;步骤(c),利用高温氧化工艺在深槽侧壁上生长一层致密的氧化层;步骤(d),淀积重掺杂多晶硅25,并在高温条件下进行回流,使得重掺杂多晶硅25能够完全填充深槽结构;步骤(e),多晶硅回刻,仅保留第一重掺杂多晶硅25a、第二重掺杂多晶硅25b、第三重掺杂多晶硅25c;步骤(f),定义出电极接触孔区域,并进一步做电极接触;步骤(g),电极高阻多晶硅,并定义出高阻多晶硅场板区域;步骤(h),刻蚀高阻多晶硅,并最终完成整改高压隔离结构的设计。
图8为本发明提出的另一种具有双深槽结构的高压隔离结构的原理图,第一深槽隔离结构51a中填充有第一重掺杂多晶硅26a,并且,第一重掺杂多晶硅26a与第一深槽电极接触孔34a有电连接;第二深槽隔离结构51b中填充有第二重掺杂多晶硅26b,并且,第二重掺杂多晶硅26b与第二深槽电极接触孔34b有电连接。42a表示在第一有源区电极接触孔33a与第一深槽电极接触孔34a之间的高阻多晶硅场板,42b表示在第一深槽电极接触孔34a与第二有源区电极接触孔33b之间的高阻多晶硅场板,42c表示在第二有源区电极接触孔33b与第二深槽电极接触孔34b之间的高阻多晶硅场板,42d表示在第二深槽电极接触孔34b与第三有源区电极接触孔33c之间的高阻多晶硅场板
图9为本发明提出的另一种高压隔离结构的原理图,即十深槽隔离结构,第一深槽隔离结构52a、第二深槽隔离结构52b...第九深槽隔离结构52i以及第十深槽隔离结构52j中分别填充有第一重掺杂多晶硅27a、第二重掺杂多晶硅27b...第九重掺杂多晶硅27i以及第十重掺杂多晶硅27j,43a、43a’、43b、43b’...43i、43i’、43j、43j’分别表示在相邻电极接触孔间的高阻多晶硅。
图10为本发明提出的另一种高压隔离结构的原理图,即十五深槽隔离结构,第一深槽隔离结构53a、第二深槽隔离结构53b...第十四深槽隔离结构53n以及第十五深槽隔离结构52o中分别填充有第一重掺杂多晶硅28a、第二重掺杂多晶硅28b...第十四重掺杂多晶硅27n以及第十五重掺杂多晶硅27o,44a、44a’、44b、44b’...43n、43n’、43o、43o’分别表示在相邻电极接触孔间的高阻多晶硅。
图11为本发明提出的另一种高压隔离结构的原理图,即二十深槽隔离结构,第一深槽隔离结构54a、第二深槽隔离结构54b...第十四深槽隔离结构54n以及第十五深槽隔离结构54o中分别填充有第一重掺杂多晶硅29a、第二重掺杂多晶硅29b...第十四重掺杂多晶硅29s以及第十五重掺杂多晶硅29t。,45a、45a’、45b、45b’...45s、45s’、45t、45t’分别表示在相邻电极接触孔间的高阻多晶硅。
图12为传统三深槽隔离结构的原理图,在高电压区域61N型外延层上的高压区电极接触为第一电极接触孔61a,在低电压区域631N型外延层上的低压区电极接触为第二电极接触孔61b,第一深槽结构60a中的重掺杂多晶硅65a、第二深槽结构60b中的重掺杂多晶硅65b以及第三深槽结构60c中的重掺杂多晶硅65c均浮置,第一中间区域62a和第二中间区域62b也均浮置,当在第一电极接触孔61a上加电压信号时,这些浮置区域的电位是浮动的,电场分布不均匀,这直接导致该三深槽隔离结构的击穿电压难以达到单个深槽隔离结构击穿电压的三倍。
具体实施方式
实施例1 一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被多深槽隔离结构50所包围,低压电路区域23位于多深槽隔离结构50外侧,所述多深槽隔离结构50由2~20个深槽隔离结构组成,在表面钝化层13上设有高阻多晶硅场板,在高压电路区域21和低压电路区域23的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔,在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上分别电连接有电极接触孔,所述高阻多晶硅场板的一端与高压区电极接触孔电连接,所述高阻多晶硅场板的另一端与低压区电极接触孔电连接,并且,所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得各电极接触孔都具有一定的电位,从而达到控制各区域电压的目的。
所述高压驱动电路的隔离结构制备方法如下:
第一步:在N型外延层12表面生长一层热氧化层,再淀积钝化层,曝光显影,刻蚀氧化层,经高温退火后,在硅表面生长一层较厚的场氧,从而形成场氧区域,去掉钝化层。
第二步:淀积钝化层,曝光显影,去掉表面氧化层,利用各向异性的深槽刻蚀方法刻蚀硅,刻槽深度达到埋氧层表面。去掉钝化层,高温条件下生长一层牺牲氧化层,用刻蚀方法去掉牺牲氧化层,然后再生长一层热氧化层,从而形成深槽侧壁氧化层结构,去掉钝化层。
第三步:在低气压下进行化学气相淀积(LPCVD)重掺杂多晶硅,高温回流,采用各向异性刻蚀方法回刻多晶硅,去除表面多晶硅,保留在深槽隔离结构内部的多晶硅。
第四步:再次淀积一层钝化层,曝光显影,采用离子注入的方法注入高浓度杂质,去掉表面氧化层,再做电极接触,即形成电极接触孔,去掉钝化层。
第五步:淀积一层高阻多晶硅层,重复淀积钝化层、曝光显影步骤,再刻蚀高阻多晶硅,从而形成高阻多晶硅场板结构。
第六步:淀积介质隔离氧化层,接触孔刻蚀,淀积金属铝,刻蚀铝以形成金属连线,最后进行介质钝化处理。
实施例2 一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,在表面钝化层13上设有高阻多晶硅场板41,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被三深槽隔离结构50所包围,低压电路区域23位于三深槽隔离结构50外侧,所述三深槽隔离结构50由第一深槽隔离结构50a、第二深槽隔离结构50b及第三深槽隔离结构50c组成,所述第一深槽隔离结构50a与高压电路区域21相邻,所述第三深槽隔离结构50c与低压电路区域23相邻,所述第二深槽隔离结构50b位于第一深槽隔离结构50a与第三深槽隔离结构50c之间,在所述第一深槽隔离结构50a与第二深槽隔离结构50b之间的N型外延层12为第一中间区域22a,在所述第二深槽隔离结构50b与第三深槽隔离结构50c之间的N型外延层12为第二中间区域22b,在高压电路区域21的N型外延层上设有第一有源区电极接触孔31a,在所述第一中间区域22a上设有第二有源区电极接触孔31b,在所述第二中间区域22b上设有第三有源区电极接触孔31c,在低压电路区域23的N型外延层上设有第四有源区电极接触孔31d,在第一深槽隔离结构50a上设有第一深槽电极接触孔32a,在第二深槽隔离结构50b上设有第二深槽电极接触孔32b,在第三深槽隔离结构50c上设有第三深槽电极接触孔32c,所述高阻多晶硅场板41的一端与第一有源区电极接触孔31a电连接,所述高阻多晶硅场板41的另一端与第四有源区电极接触孔31d电连接,并且,所述高阻多晶硅场板41依次与第一深槽电极接触孔32a、第二有源区电极接触孔31b、第二深槽电极接触孔32b、第三有源区电极接触孔31c以及第三深槽电极接触孔32c电连接。在位于所述第一有源区电极接触孔31a与所述第二有源区电极接触孔高压32a之间的高阻多晶硅场板41a与位于所述第一深槽电极接触孔高压32a与第三有源区电极接触孔31b之间的高阻多晶硅场板41a’具有相同的宽度L1,在所述第三有源区电极接触孔31b与所述第二深槽电极接触孔32b之间的高阻多晶硅场板41b与在所述第二深槽电极接触孔32b与所述第三有源区电极接触孔31c之间的高阻多晶硅场板41b’具有相同的宽度L2,在所述第三有源区电极接触孔31c与所述第三深槽电极接触孔32c之间的高阻多晶硅场板41c与在所述第三深槽电极接触孔32c与所述第四有源区电极接触孔31d之间的高阻多晶硅场板41c’具有相同的宽度L3,所述多晶硅宽度满足关系L1<L2<L3。当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得各电极接触孔都具有一定的电位,从而达到控制各区域电压的目的。
所述高压驱动电路的隔离结构制备方法如下:
第一步:在N型外延层12表面生长一层热氧化层,再淀积钝化层,曝光显影,刻蚀氧化层,经高温退火后,在硅表面生长一层较厚的场氧,从而形成场氧区域,去掉钝化层。
第二步:淀积钝化层,曝光显影,去掉表面氧化层,利用各向异性的深槽刻蚀方法刻蚀硅,刻槽深度达到埋氧层表面。去掉钝化层,高温条件下生长一层牺牲氧化层,用刻蚀方法去掉牺牲氧化层,然后再生长一层热氧化层,从而形成深槽侧壁氧化层结构,去掉钝化层。
第三步:在低气压下进行化学气相淀积(LPCVD)重掺杂多晶硅,高温回流,采用各向异性刻蚀方法回刻多晶硅,去除表面多晶硅,保留在深槽隔离结构内部的多晶硅。
第四步:再次淀积一层钝化层,曝光显影,采用离子注入的方法注入高浓度杂质,去掉表面氧化层,再做电极接触,即形成电极接触孔,去掉钝化层。
第五步:淀积一层高阻多晶硅层,重复淀积钝化层、曝光显影步骤,再刻蚀高阻多晶硅,从而形成高阻多晶硅场板结构。
第六步:淀积介质隔离氧化层,接触孔刻蚀,淀积金属铝,刻蚀铝以形成金属连线,最后进行介质钝化处理。
实施例3 本发明所提出的另一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,在表面钝化层13上设有高阻多晶硅场板42,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被双深槽隔离结构51所包围,低压电路区域23位于双深槽隔离结构51外侧,所述双深槽隔离结构51由第一深槽隔离结构51a、第二深槽隔离结构51b组成,所述第一深槽隔离结构51a与高压电路区域21相邻,所述第二深槽隔离结构51b与低压电路区域23相邻,在所述第一深槽隔离结构51a与第二深槽隔离结构51b之间的N型外延层12为中间区域22,在高压电路区域21的N型外延层上设有第一有源区电极接触孔33a,在所述中间区域22a上设有第二有源区电极接触孔33b,在低压电路区域23的N型外延层上设有第三有源区电极接触孔33c,在第一深槽隔离结构51a上设有第一深槽电极接触孔34a,在第二深槽隔离结构51b上设有第二深槽电极接触孔34b,所述高阻多晶硅场板42的一端与第一有源区电极接触孔33a电连接,所述高阻多晶硅场板42的另一端与第三有源区电极接触孔33c电连接,并且,所述高阻多晶硅场板42依次与第一深槽电极接触孔34a、第二有源区电极接触孔33b以及第三有源区电极接触孔33c电连接。
当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得第一有源区电极接触孔33a、第一深槽电极接触孔34a、第二有源区电极接触孔33b、第二深槽电极接触孔34b以及第三有源区电极接触孔33c分别具有一定的电位,从而达到控制各区域电压的目的。
实施例4 一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,在表面钝化层13上设有高阻多晶硅场板43,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被十深槽隔离结构52所包围,低压电路区域23位于十深槽隔离结构52外侧,所述十深槽隔离结构52由第一深槽隔离结构52a、第二深槽隔离结构52b...第九深槽隔离结构52i以及第十深槽隔离结构52j依次排列组成,所述第一深槽隔离结构52a与高压电路区域21相邻,所述第十深槽隔离结构52j与低压电路区域23相邻,相邻深槽隔离结构之间的N型外延层区域由内向外分别为第一中间区域222a、第二中间区域222b...第八中间区域222h、第九中间区域222i,在高压电路区域21的N型外延层上设有第一有源区电极接触孔35a,在第一中间区域222a、第二中间区域222b...第八中间区域222h以及第九中间区域222i的N型外延层上分别设有第二有源区电极接触孔35b、第三有源区电极接触孔35c..第九有源区电极接触孔35i以及第十有源区电极接触孔35j,在低压电路区域23的N型外延层上设有第十一有源区电极接触孔35k,在第一深槽隔离结构52a、第二深槽隔离结构52b...第九深槽隔离结构52i以及第十深槽隔离结构52j上分别设有第一深槽电极接触孔36a、第二深槽电极接触孔36b...第九深槽电极接触孔36i以及第十深槽电极接触孔36j,所述高阻多晶硅场板43的一端与第一有源区电极接触孔35a电连接,所述高阻多晶硅场板43的另一端与第十一有源区电极接触孔35k电连接,并且,所述高阻多晶硅场板43依次与第一深槽电极接触孔36a、第二有源区电极接触孔35b、第二深槽电极接触孔36b、第三有源区电极接触孔35c...、第九有源区电极接触孔35i、第九深槽电极接触孔36i、第十有源区电极接触孔35j、第十深槽电极接触孔36j电连接。当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得各电极接触孔都具有一定的电位,从而达到控制各区域电压的目的。
实施例5 一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,在表面钝化层13上设有高阻多晶硅场板44,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被十五深槽隔离结构53所包围,低压电路区域23位于十五深槽隔离结构53外侧,所述十五深槽隔离结构53由第一深槽隔离结构53a、第二深槽隔离结构53b...第十四深槽隔离结构53n以及第十五深槽隔离结构53o依次排列组成,所述第一深槽隔离结构53a与高压电路区域21相邻,所述第十五深槽隔离结构53o与低压电路区域23相邻,相邻深槽隔离结构之间的N型外延层区域由内向外分别为第一中间区域223a、第二中间区域223b...第十三中间区域223m、第十四中间区域223n,在高压电路区域21的N型外延层上设有第一有源区电极接触孔37a,在第一中间区域222a、第二中间区域222b...第十三中间区域222m以及第十四中间区域223n的N型外延层上分别设有第二有源区电极接触孔37b、第三有源区电极接触孔37c..第十四有源区电极接触孔35n以及第十五有源区电极接触孔35o,在低压电路区域23的N型外延层上设有第十六有源区电极接触孔35p,在第一深槽隔离结构53a、第二深槽隔离结构53b...第十四深槽隔离结构53n以及第十五深槽隔离结构53o上分别设有第一深槽电极接触孔38a、第二深槽电极接触孔38b...第十四深槽电极接触孔38n以及第十五深槽电极接触孔38o,所述高阻多晶硅场板44的一端与第一有源区电极接触孔37a电连接,所述高阻多晶硅场板44的另一端与第十六有源区电极接触孔35p电连接,并且,所述高阻多晶硅场板44依次与第一深槽电极接触孔38a、第二有源区电极接触孔37b、第二深槽电极接触孔38b、第三有源区电极接触孔37c...第十四有源区电极接触孔37n、第十四深槽电极接触孔38n、第十五有源区电极接触孔37o以及第十五深槽电极接触孔38o电连接。当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得各电极接触孔都具有一定的电位,从而达到控制各区域电压的目的。
实施例6 一种基于绝缘体上硅的高压隔离结构,包括:P型衬底10,在P型衬底10上设有埋氧层11,在埋氧层11上方是N型外延层12,在N型外延层12上设有表面钝化层13,在表面钝化层13上设有高阻多晶硅场板45,N型外延层12中设有高压电路区域21和低压电路区域23,高压电路区域21被二十深槽隔离结构54所包围,低压电路区域23位于二十深槽隔离结构54外侧,所述二十深槽隔离结构54由第一深槽隔离结构54a、第二深槽隔离结构54b...第十九深槽隔离结构54s以及第二十深槽隔离结构54t依次排列组成,所述第一深槽隔离结构54a与高压电路区域21相邻,所述第二十深槽隔离结构54t与低压电路区域23相邻,相邻深槽隔离结构之间的N型外延层区域由内向外分别为第一中间区域224a、第二中间区域224b...第十八中间区域224r、第十九中间区域224s,在高压电路区域21的N型外延层上设有第一有源区电极接触孔39a,在第一中间区域224a、第二中间区域224b...第十八中间区域224r以及第十九中间区域223s的N型外延层上分别设有第二有源区电极接触孔39b、第三有源区电极接触孔39c..第十九有源区电极接触孔39s以及第二十有源区电极接触孔39t,在低压电路区域23的N型外延层上设有第二十一有源区电极接触孔39u,在第一深槽隔离结构54a、第二深槽隔离结构54b...第十九深槽隔离结构54s以及第二十深槽隔离结构52t上分别设有第一深槽电极接触孔40a、第二深槽电极接触孔40b...第十九深槽电极接触孔40s以及第二十深槽电极接触孔40t,所述高阻多晶硅场板45的一端与第一有源区电极接触孔39a电连接,所述高阻多晶硅场板45的另一端与第二十一有源区电极接触孔39u电连接,并且,所述高阻多晶硅场板45依次与第一深槽电极接触孔40a、第二有源区电极接触孔39b、第二深槽电极接触孔40b、第三有源区电极接触孔39c...第十九有源区电极接触孔37s、第十九深槽电极接触孔40s、第二十有源区电极接触孔39t、第二十深槽电极接触孔40t电连接。当在高压区域加电压信号时,通过高阻多晶硅的分压作用使得各电极接触孔都具有一定的电位,从而达到控制各区域电压的目的。
Claims (3)
1.一种基于绝缘体上硅的高压隔离结构,包括:P型衬底(10),在P型衬底(10)上设有埋氧层(11),在埋氧层(11)上方是N型外延层(12),在N型外延层(12)上设有表面钝化层(13),N型外延层(12)中设有高压电路区域(21)和低压电路区域(23),高压电路区域(21)被多深槽隔离结构(50)所包围,低压电路区域(23)位于多深槽隔离结构(50)外侧,所述多深槽隔离结构(50)由2~20个深槽隔离结构组成,其特征在于,在表面钝化层(13)上设有高阻多晶硅场板,在高压电路区域(21)和低压电路区域(23)的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔,在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上分别电连接有电极接触孔,所述高阻多晶硅场板的一端与高压区电极接触孔电连接,所述高阻多晶硅场板的另一端与低压区电极接触孔电连接,并且,所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。
2.根据权利要求1所述的基于绝缘体上硅的高压隔离结构,其特征在于,设在表面钝化层(13)上的高阻多晶硅场板为高阻多晶硅场板(41),所述多深槽隔离结构(50)由第一深槽隔离结构(50a)、第二深槽隔离结构(50b)及第三深槽隔离结构(50c)组成,所述第一深槽隔离结构(50a)与高压电路区域(21)相邻,所述第三深槽隔离结构(50c)与低压电路区域(23)相邻,所述第二深槽隔离结构(50b)位于第一深槽隔离结构(50a)与第三深槽隔离结构(50c)之间,在所述第一深槽隔离结构(50a)与第二深槽隔离结构(50b)之间的N型外延层(12)为第一中间区域(22a),在所述第二深槽隔离结构(50b)与所述第三深槽隔离结构(50c)之间的N型外延层(12)为第二中间区域(22b),设在高压电路区域(21)N型外延层上的高压区电极接触孔为第一有源区电极接触孔(31a),设在所述第一中间区域(22a)上的电极接触孔为第二有源区电极接触孔(31b),设在所述第二中间区域(22b)上的电极接触孔为第三有源区电极接触孔(31c),设在低压电路区域(23)的N型外延层上的低压区电极接触孔为第四有源区电极接触孔(31d),设在第一深槽隔离结构(50a)上的电极接触孔为第一深槽电极接触孔(32a),设在第二深槽隔离结构(50b)上的电极接触孔为第二深槽电极接触孔(32b),设在第三深槽隔离结构(50c)上的电极接触孔为第三深槽电极接触孔(32c),所述高阻多晶硅场板(41)依次与第一深槽电极接触孔(32a)、第二有源区电极接触孔(31b)、第二深槽电极接触孔(32b)、第三有源区电极接触孔(31c)以及第三深槽电极接触孔(32c)电连接。
3.根据权利要求2所述的基于绝缘体上硅的高压隔离结构,其特征在于,在位于所述第一有源区电极接触孔(31a)与所述第二有源区电极接触孔高压(32a)之间的高阻多晶硅场板(41a)和位于所述第一深槽电极接触孔高压(32a)与第三有源区电极接触孔(31b)之间的高阻多晶硅场板(41a’)具有相同的宽度L1,在所述第三有源区电极接触孔(31b)与所述第二深槽电极接触孔(32b)之间的高阻多晶硅场板(41b)和在所述第二深槽电极接触孔(32b)与所述第三有源区电极接触孔(31c)之间的高阻多晶硅场板(41b’)具有相同的宽度L2,在所述第三有源区电极接触孔(31c)与所述第三深槽电极接触孔(32c)之间的高阻多晶硅场板(41c)和在所述第三深槽电极接触孔(32c)与所述第四有源区电极接触孔(31d)之间的高阻多晶硅场板(41c’)具有相同的宽度L3,所述多晶硅宽度满足关系L1<L2<L3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101337352A CN102683262A (zh) | 2012-04-28 | 2012-04-28 | 一种基于绝缘体上硅的高压隔离结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101337352A CN102683262A (zh) | 2012-04-28 | 2012-04-28 | 一种基于绝缘体上硅的高压隔离结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102683262A true CN102683262A (zh) | 2012-09-19 |
Family
ID=46814979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101337352A Pending CN102683262A (zh) | 2012-04-28 | 2012-04-28 | 一种基于绝缘体上硅的高压隔离结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102683262A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014099918A1 (en) * | 2012-12-18 | 2014-06-26 | International Business Machines Corporation | Moat construction to reduce noise coupling to a quiet supply |
CN103916100A (zh) * | 2013-01-02 | 2014-07-09 | 财团法人工业技术研究院 | 微机电共振装置 |
CN104979343A (zh) * | 2014-04-11 | 2015-10-14 | 恩智浦有限公司 | 半导体隔离结构 |
CN107169416A (zh) * | 2017-04-14 | 2017-09-15 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445055B2 (en) * | 2000-08-14 | 2002-09-03 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
US6603176B2 (en) * | 2000-10-18 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device for power integrated circuit device |
CN1897278A (zh) * | 2005-07-15 | 2007-01-17 | 三菱电机株式会社 | 半导体器件及其制造方法 |
JP2008116361A (ja) * | 2006-11-06 | 2008-05-22 | Denso Corp | 半導体装置の選別方法及び半導体装置 |
CN202616220U (zh) * | 2012-04-28 | 2012-12-19 | 东南大学 | 一种基于绝缘体上硅的高压隔离结构 |
-
2012
- 2012-04-28 CN CN2012101337352A patent/CN102683262A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445055B2 (en) * | 2000-08-14 | 2002-09-03 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
US6603176B2 (en) * | 2000-10-18 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device for power integrated circuit device |
CN1897278A (zh) * | 2005-07-15 | 2007-01-17 | 三菱电机株式会社 | 半导体器件及其制造方法 |
JP2008116361A (ja) * | 2006-11-06 | 2008-05-22 | Denso Corp | 半導体装置の選別方法及び半導体装置 |
CN202616220U (zh) * | 2012-04-28 | 2012-12-19 | 东南大学 | 一种基于绝缘体上硅的高压隔离结构 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014099918A1 (en) * | 2012-12-18 | 2014-06-26 | International Business Machines Corporation | Moat construction to reduce noise coupling to a quiet supply |
US8994117B2 (en) | 2012-12-18 | 2015-03-31 | International Business Machines Corporation | Moat construction to reduce noise coupling to a quiet supply |
CN103916100A (zh) * | 2013-01-02 | 2014-07-09 | 财团法人工业技术研究院 | 微机电共振装置 |
CN103916100B (zh) * | 2013-01-02 | 2016-12-28 | 财团法人工业技术研究院 | 微机电共振装置 |
CN104979343A (zh) * | 2014-04-11 | 2015-10-14 | 恩智浦有限公司 | 半导体隔离结构 |
CN104979343B (zh) * | 2014-04-11 | 2018-06-01 | 恩智浦有限公司 | 半导体隔离结构 |
CN107169416A (zh) * | 2017-04-14 | 2017-09-15 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4125126B2 (ja) | 半導体デバイス | |
JP4843843B2 (ja) | 超接合半導体素子 | |
JP6190206B2 (ja) | 半導体装置 | |
US9368617B2 (en) | Superjunction device and semiconductor structure comprising the same | |
US8692324B2 (en) | Semiconductor devices having charge balanced structure | |
US8395230B2 (en) | Semiconductor device and method of manufacturing the same | |
EP2546882A1 (en) | Semiconductor device | |
US10217830B2 (en) | Semiconductor device having trenches with enlarged width regions | |
TW201909419A (zh) | 帶有改良fom的可擴展的sgt結構 | |
JP2014060387A (ja) | 半導体装置 | |
US9911839B2 (en) | Rb-igbt | |
US20050275016A1 (en) | Deep trench super switch device | |
CN106165101B (zh) | 半导体装置 | |
JP6616878B2 (ja) | 半導体装置 | |
CN102683262A (zh) | 一种基于绝缘体上硅的高压隔离结构 | |
KR20150003775A (ko) | 반도체 장치 | |
CN202616220U (zh) | 一种基于绝缘体上硅的高压隔离结构 | |
CN106611784A (zh) | 半导体器件及其制造方法 | |
WO2017152443A1 (zh) | 一种半导体元胞结构和功率半导体器件 | |
CN209981223U (zh) | 一种高压深沟槽型超结mosfet的结构 | |
KR101775769B1 (ko) | 수직 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 및 이의 제조 방법 | |
CN209981222U (zh) | 一种高压多次外延型超结mosfet的结构 | |
JP6564821B2 (ja) | 半導体装置 | |
CN106206742B (zh) | 一种具有错位排列的超结p区的高压mosfet及其制造方法 | |
CN108110039B (zh) | 超结器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120919 |