JP2008113013A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008113013A JP2008113013A JP2007285965A JP2007285965A JP2008113013A JP 2008113013 A JP2008113013 A JP 2008113013A JP 2007285965 A JP2007285965 A JP 2007285965A JP 2007285965 A JP2007285965 A JP 2007285965A JP 2008113013 A JP2008113013 A JP 2008113013A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- semiconductor layer
- voltage transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】半導体装置は、支持基板10aと、前記支持基板10a上に形成された絶縁層10bと、前記絶縁層10b上に形成された第1半導体層と、前記第1半導体層内に形成された第1高耐圧トランジスタ100Pと、前記絶縁層10b上に形成された第2半導体層10cと、前記第2半導体層内に形成された第2高耐圧トランジスタ100Nと、前記第1半導体層と前記第2半導体層との間に設けられた第1素子分離領域110aであって、第1素子分離領域110aは、デュアルトレンチ構造を有するトレンチ絶縁層20aからなる。
【選択図】図1
Description
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された第1半導体層と、
前記第1半導体層内に形成された第1高耐圧トランジスタと、
前記絶縁層上に形成された第2半導体層と、
前記第2半導体層内に形成された第2高耐圧トランジスタと、
前記第1半導体層と前記第2半導体層との間に設けられた第1素子分離領域であって、前記絶縁層に到達する深さを有する第1素子分離領域と、
前記絶縁層上に形成された第3半導体層と、
前記第3半導体層内に形成された第1低耐圧トランジスタと、
前記第3半導体層内に形成された第2低耐圧トランジスタと、
前記第3半導体層内に形成され、かつ、前記第1低耐圧トランジスタと前記第2低耐圧トランジスタとの間に設けられた第2素子分離領域であって、前記絶縁層に到達しない深さを有する第2素子分離領域と、を含み、
前記第1素子分離領域は、デュアルトレンチ構造を有するトレンチ絶縁層からなる。
前記第3素子分離領域は、デュアルトレンチ構造を有するトレンチ絶縁層からなることができる。
チャネル領域の上方に形成された第1ゲート絶縁層と、
オフセット領域の上方に形成された第2ゲート絶縁層と、をさらに含み、
前記第2ゲート絶縁層は、前記第1ゲート絶縁層の膜厚に比べ大きい膜厚を有することができる。
支持基板と絶縁層と半導体層とが順に形成された基板を準備する工程と、
第1開口部を有するマスク層を用いて、前記半導体層に溝部を形成する工程と、
前記第1開口部と比して大きい第2開口部を有するマスク層を用いて、前記溝部を含む領域の前記半導体層をエッチングすることにより、前記絶縁層に到達する深さを有する第1トレンチと、前記絶縁層に到達しない深さを有する第2トレンチとからなるデュアルトレンチを形成する工程と、
前記デュアルトレンチに絶縁層を埋め込み第1素子分離領域および第3素子分離領域を形成することにより、第1半導体層、第2半導体層および第3半導体層を形成する工程と、
前記第3半導体層に前記絶縁層に到達しない深さを有する第2素子分離領域を形成する工程と、
前記第1半導体層内に第1高耐圧トランジスタを形成する工程と、
前記第2半導体層内に第2高耐圧トランジスタを形成する工程と、
前記第3半導体層内に第1低耐圧トランジスタを形成する工程と、
前記第3半導体層内において、前記第1低耐圧トランジスタと前記第2素子分離領域を介して隣り合う第2低耐圧トランジスタを形成する工程と、を含む。
オフセット領域の上方にオフセット絶縁層を形成する工程と、
少なくともチャネル領域および前記オフセット領域の上方に第1ゲート絶縁層を形成する工程と、を含み、
前記オフセット領域の上方には、前記オフセット絶縁層と前記第1ゲート絶縁層とが積層された第2ゲート絶縁層を形成することができる。
図1は、本実施の形態の半導体装置を模式的に示す断面図である。本実施の形態の半導体装置は、支持基板10aの上に、絶縁層10b、半導体層10cが順に積層されたSOI基板10を有する。半導体層10cは、たとえば、単結晶シリコン層である。SOI基板10内には、高耐圧トランジスタ領域10HVと、低耐圧トランジスタ領域10LVとが設けられている。高耐圧トランジスタ領域10HVは、Pチャネル高耐圧トランジスタ領域10HVpと、Nチャネル高耐圧トランジスタ領域10HVnとを有する。低耐圧トランジスタ領域10LVは、Pチャネル低耐圧トランジスタ領域10LVpと、Nチャネル低耐圧トランジスタ領域10LVnとを有する。Pチャネル高耐圧トランジスタ領域10HVpには、Pチャネル高耐圧トランジスタ100Pが形成され、Nチャネル高耐圧トランジスタ領域10HVnには、Nチャネル高耐圧トランジスタ100Nが形成されている。同様に、Pチャネル低耐圧トランジスタ領域10LVpには、Pチャネル低耐圧トランジスタ200Pが形成され、Nチャネル低耐圧トランジスタ領域10LVnには、Nチャネル低耐圧トランジスタ200Nが形成されている。
まず、高耐圧トランジスタ領域10HVについて説明する。高耐圧トランジスタ領域10HVと、低耐圧トランジスタ領域10LVとの境界には、絶縁層10bに到達する深さの第1および第3の素子分離領域110a,bが形成される。第3の素子分離領域110bは、高耐圧トランジスタ領域10HVと、低耐圧トランジスタ領域10LVとを分離する。すなわち、高耐圧トランジスタ領域10HVは、絶縁層10bに到達する深さの第3の素子分離領域110bに囲まれる。
まず、低耐圧トランジスタ領域10LVについて説明する。低耐圧トランジスタ領域10LVには、Pチャネル低耐圧トランジスタ領域10LVpと、Nチャネル低耐圧トランジスタ領域10LVnとが設けられる。隣り合う低耐圧トランジスタ領域の間には、絶縁層10bに到達しない深さの第2の素子分離領域210が設けられている。すなわち、隣り合うPチャネル低耐圧トランジスタ200Pと、Nチャネル低耐圧トランジスタ200Nとの間には、絶縁層10bに到達しない深さの第2の素子分離領域210が設けられている。
次に、本実施の形態の半導体装置の製造方法について、図3〜22を参照しながら説明する。図3〜22は、本実施の形態の半導体装置の製造方法の工程を模式的に示す断面図である。
Claims (13)
- 支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された第1半導体層と、
前記第1半導体層内に形成された第1高耐圧トランジスタと、
前記絶縁層上に形成された第2半導体層と、
前記第2半導体層内に形成された第2高耐圧トランジスタと、
前記第1半導体層と前記第2半導体層との間に設けられた第1素子分離領域であって、前記絶縁層に到達する深さを有する第1素子分離領域と、
前記絶縁層上に形成された第3半導体層と、
前記第3半導体層内に形成された第1低耐圧トランジスタと、
前記第3半導体層内に形成された第2低耐圧トランジスタと、
前記第3半導体層内に形成され、かつ、前記第1低耐圧トランジスタと前記第2低耐圧トランジスタとの間に設けられた第2素子分離領域であって、前記絶縁層に到達しない深さを有する第2素子分離領域と、を含み、
前記第1素子分離領域は、デュアルトレンチ構造を有するトレンチ絶縁層からなる、半導体装置。 - 請求項1において、
前記第2半導体層と、前記第3半導体層との間に設けられた第3素子分離領域であって、前記絶縁層に到達する深さを有する第3素子分離領域と、をさらに含み、
前記第3素子分離領域は、デュアルトレンチ構造を有するトレンチ絶縁層からなる、半導体装置。 - 請求項1または2において、
前記第1半導体層と前記第2半導体層と前記第3半導体層とは、各半導体層の厚さが等しい、半導体装置。 - 請求項1〜3のいずれかにおいて、
前記第1半導体層と前記第2半導体層と前記第3半導体層との厚さは、500〜2000nmである、半導体装置。 - 請求項1〜4のいずれかにおいて、
前記第1半導体層と前記第2半導体層と前記第3半導体層とは、各半導体層の表面が同一レベルである、半導体装置。 - 請求項1〜5のいずれかにおいて、
前記第1および第2高耐圧トランジスタは、
チャネル領域の上方に形成された第1ゲート絶縁層と、
オフセット領域の上方に形成された第2ゲート絶縁層と、をさらに含み、
前記第2ゲート絶縁層の膜厚は前記第1ゲート絶縁層の膜厚に比べ大きい、半導体装置。 - 支持基板と絶縁層と半導体層とを含む基板を準備する工程と、
第1開口部を有するマスク層を用いて、前記半導体層に溝部を形成する工程と、
前記第1開口部と比して大きい第2開口部を有するマスク層を用いて、前記溝部を含む領域の前記半導体層をエッチングすることにより、前記絶縁層に到達する深さを有する第1トレンチと、前記絶縁層に到達しない深さを有する第2トレンチとからなるデュアルトレンチを形成する工程と、
前記デュアルトレンチに絶縁層を埋め込み第1素子分離領域および第3素子分離領域を形成することにより、第1半導体層、第2半導体層および第3半導体層を形成する工程と、
前記第3半導体層に前記絶縁層に到達しない深さを有する第2素子分離領域を形成する工程と、
前記第1半導体層内に第1高耐圧トランジスタを形成する工程と、
前記第2半導体層内に第2高耐圧トランジスタを形成する工程と、
前記第3半導体層内に第1低耐圧トランジスタを形成する工程と、
前記第3半導体層内において、前記第1低耐圧トランジスタと前記第2素子分離領域を介して隣り合う第2低耐圧トランジスタを形成する工程と、を含む、半導体装置の製造方法。 - 請求項7において、
前記第2素子分離領域は、トレンチ素子分離法により形成される、半導体装置の製造方法。 - 請求項8において、
前記デュアルトレンチを形成する工程と、前記第2素子分離領域のためのトレンチを形成する工程とは、同一の工程で行なわれる、半導体装置の製造方法。 - 請求項7において、
前記第2素子分離領域は、LOCOS法により形成される、半導体装置の製造方法。 - 請求項7において、
前記第2素子分離領域は、セミリセスLOCOS法により形成される、半導体装置の製造方法。 - 請求項7〜11のいずれかにおいて、
前記第1および第2高耐圧トランジスタを形成する工程は、
オフセット領域の上方にオフセット絶縁層を形成する工程と、
少なくともチャネル領域および前記オフセット領域の上方に第1ゲート絶縁層を形成する工程と、を含み、
前記オフセット領域の上方には、前記オフセット絶縁層と前記第1ゲート絶縁層とが積層された第2ゲート絶縁層が形成される、半導体装置の製造方法。 - 請求項12において、
前記オフセット絶縁層の形成は、前記第2素子分離領域の形成と同一の工程で行なわれる、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285965A JP5071652B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285965A JP5071652B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003274551A Division JP4579512B2 (ja) | 2003-07-15 | 2003-07-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008113013A true JP2008113013A (ja) | 2008-05-15 |
JP5071652B2 JP5071652B2 (ja) | 2012-11-14 |
Family
ID=39445324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007285965A Expired - Fee Related JP5071652B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071652B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243973A (ja) * | 1998-12-24 | 2000-09-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びに半導体装置の設計方法 |
JP2000307068A (ja) * | 1999-04-23 | 2000-11-02 | Denso Corp | 半導体装置および半導体装置の使用方法ならびに半導体装置の試験方法 |
JP2001085514A (ja) * | 1999-09-09 | 2001-03-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2001168184A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体集積回路装置の素子分離方法、半導体集積回路装置、及びその製造方法 |
JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001345376A (ja) * | 2000-06-01 | 2001-12-14 | Unisia Jecs Corp | 半導体装置 |
JP2001351995A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及び半導体集積回路 |
JP2002057286A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2003037161A (ja) * | 2001-07-24 | 2003-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-11-02 JP JP2007285965A patent/JP5071652B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243973A (ja) * | 1998-12-24 | 2000-09-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びに半導体装置の設計方法 |
JP2000307068A (ja) * | 1999-04-23 | 2000-11-02 | Denso Corp | 半導体装置および半導体装置の使用方法ならびに半導体装置の試験方法 |
JP2001085514A (ja) * | 1999-09-09 | 2001-03-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2001168184A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体集積回路装置の素子分離方法、半導体集積回路装置、及びその製造方法 |
JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001345376A (ja) * | 2000-06-01 | 2001-12-14 | Unisia Jecs Corp | 半導体装置 |
JP2001351995A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及び半導体集積回路 |
JP2002057286A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2003037161A (ja) * | 2001-07-24 | 2003-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5071652B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005051022A (ja) | 半導体装置およびその製造方法 | |
KR102307226B1 (ko) | 반도체 장치 | |
US20070262384A1 (en) | Semiconductor device and method of manufacturing the same | |
US8049283B2 (en) | Semiconductor device with deep trench structure | |
JP2009302450A (ja) | 半導体装置およびその製造方法 | |
JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
JP2005116744A (ja) | 半導体装置およびその製造方法 | |
JP2005051148A (ja) | 半導体装置の製造方法 | |
JP4407794B2 (ja) | 半導体装置の製造方法 | |
JP5003856B2 (ja) | 半導体装置 | |
JP2009004441A (ja) | 半導体装置 | |
JP2006024953A (ja) | 半導体装置およびその製造方法 | |
US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
JP5071652B2 (ja) | 半導体装置 | |
JP4784738B2 (ja) | 半導体装置 | |
JP4784739B2 (ja) | 半導体装置 | |
JP2007053399A (ja) | 半導体装置 | |
JP2005159003A (ja) | 半導体装置の製造方法 | |
US20180261692A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4784737B2 (ja) | 半導体装置 | |
KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
JP2008166570A (ja) | 半導体装置及びその製造方法 | |
KR20040003115A (ko) | 고전압 트랜지스터 형성방법 | |
JP2009188200A (ja) | 半導体装置 | |
JP2005136170A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120725 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |