JP2008108869A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008108869A
JP2008108869A JP2006289618A JP2006289618A JP2008108869A JP 2008108869 A JP2008108869 A JP 2008108869A JP 2006289618 A JP2006289618 A JP 2006289618A JP 2006289618 A JP2006289618 A JP 2006289618A JP 2008108869 A JP2008108869 A JP 2008108869A
Authority
JP
Japan
Prior art keywords
ion implantation
implantation mask
resist
mask
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006289618A
Other languages
English (en)
Other versions
JP5014734B2 (ja
Inventor
Hiroshi Watanabe
寛 渡邊
Hiroaki Sumiya
博昭 炭谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006289618A priority Critical patent/JP5014734B2/ja
Publication of JP2008108869A publication Critical patent/JP2008108869A/ja
Application granted granted Critical
Publication of JP5014734B2 publication Critical patent/JP5014734B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】この発明は、チャネルの自己整合形成工程を簡略化でき、低コスト化が可能なパワーデバイスの製造方法を提供することを目的としている。
【解決手段】本発明に係るSiCを用いた半導体装置の製造方法は、SiC下地であるn+型SiC基板1およびn-型SiCエピ膜2の表面上にフォトレジストよりなる第1のイオン注入マスク4を形成する工程と、第1のイオン注入マスク4を介してSiC下地の表層部にイオン注入を行い、p型ベース領域5を形成する工程と、SiC下地および第1のイオン注入マスク4の表面上にフォトレジスト膜6を形成し加熱する工程と、フォトレジスト膜6を現像して架橋層からなる第2のイオン注入マスク7を第1のイオン注入マスク4の側壁に残す工程と、第1のイオン注入マスク4および第2のイオン注入マスク7を介してp型ベース領域5の表層部にイオン注入を行い、n+型ソース領域8を形成する工程とを備える。
【選択図】図4

Description

本発明は炭化珪素を用いた半導体装置の製造方法に関するものである。
炭化珪素(以下「SiC」と略記する)は珪素(以下「Si」と略記する)に比べて絶縁破壊電界強度が約1桁高いため、逆方向耐圧を維持したまま大幅に電力損失を低減できる材料として期待されている。そのため、SiCを用いたパワーデバイスは低電力損失と高耐圧を実現する次世代パワーデバイスとして切望されている。また、ON抵抗率がSiと同程度であればチップサイズを縮小することが出来る。
しかし、炭化珪素を用いたMOSFETの製造方法では、炭化珪素中のドーパントの拡散係数が小さいために、チャネルを形成するための自己整合技術の一つである二重拡散技術が使えないという問題がある。そこで、この問題を解決する方法が例えば特許文献1に開示されている。
特許文献1記載のSiCを用いたプレーナ型パワーMOSFETの製造方法では、n+型SiC基板の上にn-型エピタキシャル成長層(以下「エピ膜」と記載する)をホモエピタキシャル成長させる。そしてエピ膜の表面に熱酸化膜を成長させ、この上にイオン注入マスク材として多結晶Si膜を減圧化学的気相成長法(LPCVD)を用いて成膜する。
次に、フォトリソグラフィと反応性イオンエッチング(RIE)などの異方性エッチングの手段を用いて多結晶Si膜を垂直に除去することによって、第1のイオン注入マスクとして第1の無機材マスクを形成する。第1のイオン注入マスクを介してp型不純物のイオン注入を行い、n-型エピ膜にp型ベース領域を形成する。
-型エピ膜の表面に形成する熱酸化膜は省略することもできるが、熱酸化膜を形成することで、多結晶Si膜エッチングに対して、選択比の高いエッチングと終点検出が可能となり、保護膜としてn-型エピ膜表面へのプラズマダメージを回避できる。
次に、p型ベース領域上部にある熱酸化膜を緩衝フッ酸(BHF)溶液で除去し、基板を洗浄し乾燥させた後、LPCVDなどで基板の表面に第2のイオン注入マスク材を等角写像的形状で堆積させる。この第2のイオン注入マスク材としては、例えばSiO2膜と多結晶Si膜からなる積層膜を用いる。この積層膜の厚みは、MOSFETセルのチャネル長に等しくなるように設定される。ここで用いたSiO2は省略することもできるが、第1のイオン注入マスクの下に形成された熱酸化膜と同じ役割を果たすので、形成することが望ましい。
次に、RIEなどの異方性エッチング手段で第2のイオン注入マスク材の全面エッチバックを行うと、第1のイオン注入マスクの側壁に第2のイオン注入マスクである第2の無機材マスクが第1の無機材マスクに密接した複合マスクが形成される。
エッチバックが終了後に、第1のイオン注入マスクと第2のイオン注入マスクをマスクとしてn型不純物のイオン注入を行うことにより、外縁境界が定義されたn+型ソース領域中間体が形成される。このn+型ソース領域中間体の外縁境界とp型ベース領域の外縁境界との距離、すなわちチャネル長は第1イオン注入マスクの左チャネルと右チャネルで同じであり、その寸法は第2のイオン注入マスクの厚みに等しい。これにより、n+型ソース領域中間体の外縁境界はp型ベース領域の外縁境界に対して、第2のイオン注入マスクの厚みに等しくなるように自己整合的に形成される。
特開2006−128191号公報
しかしながら、特許文献1の自己整合型不純物領域の形成方法には、以下のような問題がある。
第1の問題点は、第1のイオン注入マスクを形成するために、多結晶Si膜の成膜工程、フォトリソグラフィ工程、ドライエッチング工程の3つの工程が必要となり、工程数を削減することが困難である。さらに、ドライエッチング時にチャネル領域のプラズマダメージを回避するためと、エッチングの終点検出用に熱酸化膜を形成することが望ましく、熱酸化膜形成工程の追加が必要である。そのため、さらに工程数が増大し、製造コスト低減の妨げになる。
第2の問題点は、第2のイオン注入マスクとして無機材マスクを用いているため、工程数の削減が困難なことである。つまり、第2のイオン注入マスクを形成するために、SiO2もしくは多結晶Si膜の単層もしくは積層膜をp型ベース領域および第1のイオン注入マスクの上に成膜する工程、異方性エッチングによるこれらの膜の全面エッチバックする工程を必要とする。さらに、全面エッチバック時のプラズマダメージを回避するためとエッチングの終点検出用にSiO2と多結晶Si膜の積層膜を形成することが望ましく、さらに工程数が増加し、製造コスト低減の妨げになる。
第3の問題点は、第2のイオン注入マスク形状が等角写像的形状から劣化することである。第2のイオン注入マスク材を全面エッチバックする結果、第1のイオン注入マスクの表面に対して等角写像的形状で堆積させた第2のイオン注入マスク材のコーナー部もエッチングされ、第2のイオン注入マスク形状が等角写像的形状から劣化する。そのため、第1のイオン注入マスクの側壁に接している第2のイオン注入マスク材の厚さが変動することになり、チャネル長の制御性が低下することになる。この問題はチャネル長の微細化が進むとより顕著になる。
本発明は、かかる問題を解決するためになされたものであり、チャネルの自己整合形成工程を簡略化でき、低コスト化が可能なパワーデバイスの製造方法を提供することを目的としている。これにより、セルサイズの縮小化、チップサイズの小型化と高性能化を達成することを目的としている。
この発明による半導体装置の製造方法は、(a)SiC下地の表面上にフォトレジストよりなる第1のイオン注入マスクを形成する工程と、(b)前記第1のイオン注入マスクを介して前記SiC下地の表層部に第1の電導型不純物のイオン注入を行い、第1の不純物領域を形成する工程と、(c)前記SiC下地および前記第1のイオン注入マスクの表面上にフォトレジスト膜を形成し加熱する工程と、(d)前記フォトレジスト膜を現像して架橋層からなる第2のイオン注入マスクを前記第1のイオン注入マスクの側壁に残す工程と、(e)前記第1,第2のイオン注入マスクを介して前記第1の不純物領域の表層部に第2の電導型不純物のイオン注入を行い、第2の不純物領域を形成する工程とを備える。
本発明によれば、イオン注入マスクにレジストマスクを用いることにより、第1のイオン注入マスクと第2のイオン注入マスクの形成に反応性イオンエッチングを行わないため、エッチングによるプラズマによってエピ膜表面にダメージを与えず、かつ、第2のイオン注入マスクのコーナー部に形状劣化が生じない。
また、フォトレジストが架橋した架橋層が第2のイオン注入マスクになるため、第2のイオン注入マスクの形状を制御することが出来る。
また、イオン注入マスクを形成する際にフォトレジストをマスクとして用いることにより、フォトレジスト以外をマスクとして用いる際に行う成膜工程とエッチング工程を行わないため、製造工程を簡略化し低コスト化を可能とすることが出来る。
[実施の形態1]
図1乃至図5は本発明の実施の形態1に係るSiCを用いたパワーMOSFETの製造方法を工程順に示す断面図であり、以下に製造方法を説明する。
図1を参照して、まず、n+型SiC基板1の表面上にn-型SiCエピ膜2をホモエピタキシャル成長させ、SiC下地とする。次にSiC下地の表面上にポジ型レジストを塗布した後に加熱することで、フォトレジスト膜3を形成する。このとき使用するポジ型レジストは感光材とベース樹脂と有機溶媒を主成分としており、例えば膜厚2.5μmのフォトレジスト膜3を形成する。
図2を参照して、形成したフォトレジスト膜3にフォトリソグラフィを用いてパターン転写と、アルカリ現像液で現像を行うことによって、SiC下地の表面上にフォトレジストよりなる第1のイオン注入マスク4を形成する。この第1のイオン注入マスク4の形成工程では、反応性イオンエッチングを用いないため、SiC下地表面へのプラズマダメージは存在しない。
次に第1のイオン注入マスク4を介してSiC下地の表層部に第1の電導型不純物としてp型のイオン注入を行い、n-型SiCエピ膜2中に第1の不純物領域としてp型ベース領域5を形成する。このとき、p型ベース領域5は第1のイオン注入マスク4により外縁境界が定義されている。イオン注入条件の一例を挙げると、イオン注入する不純物はアルミニウム(Al)元素を用い、注入時の基板温度は25℃であり、基板表面から深さ0.8μmまでAl元素の濃度が2×1018個/cm3のボックスプロファイルである。
第1のイオン注入によって、フォトレジストよりなる第1のイオン注入マスク4では感光材やベース樹脂の分解反応とベース樹脂間の架橋反応が同時におこる。すなわち、フォトレジストが分解すると、有機酸や水素イオンなどの酸性物質が反応生成物として生じるとともに、フォトレジストの炭化が進行する。また、ベース樹脂間の架橋反応が生じる結果、特に第1のイオン注入マスク4の表面近傍が硬化する。
図3を参照して、次に、SiC下地および第1のイオン注入マスク4の表面上に化学増幅ネガ型レジストを塗布した後に加熱を行い、例えば膜厚1.7μmのフォトレジスト膜6を形成する。化学増幅ネガ型レジストは酸発生材、ベース樹脂、架橋材と有機樹脂を主成分としている。
フォトレジストよりなる第1のイオン注入マスク4にイオン注入していない場合には、第1のイオン注入マスク4の上に重ねてフォトレジストを塗布すると、フォトレジストに含まれる有機溶媒によって第1のイオン注入マスク4の一部が溶解して第1のイオン注入マスク4形状が崩れるミキシングという問題が生じる。
しかしながら本実施の形態では、フォトレジストよりなる第1のイオン注入マスク4にイオン注入した結果、第1のイオン注入マスク4の表面ではベース樹脂間の架橋密度の上昇や炭化が進行するため、フォトレジスト膜6に含まれる有機溶媒に対する溶解性が抑制される。その結果、第1のイオン注入マスク4と、フォトレジスト膜6のミキシングが防止され、第1のイオン注入マスク4上にフォトレジスト膜6を成膜しても第1のイオン注入マスク4の形状が劣化しない。
図4を参照して、次に、フォトレジスト膜6を形成したSiC基板をフォトレジスト膜6を形成した加熱温度と同じか、さらに高い温度で加熱する。この加熱工程をリベーク工程と呼ぶ。その後、アルカリ現像液で現像することによって、フォトレジスト膜6がアルカリ溶液によって溶けるため架橋していない不要部分を除去して、化学増幅ネガ型レジストが架橋した架橋層からなる第2のイオン注入マスク7を第1のイオン注入マスク4の側壁および上壁などの表面上に残す。
化学増幅ネガ型レジストのパターン形成メカニズムについて以下説明する。通常、化学増幅ネガ型レジストに紫外線照射(露光)すると、酸発生材から酸が生じ、その後基板加熱すると、熱拡散した酸が架橋材と反応して架橋材に反応点を生成すると同時に新たな酸を発生させる。新たに生じた酸は再び熱拡散して架橋材との反応を繰り返す。架橋材の反応点を介してベース樹脂同士が架橋することによって、化学増幅ネガ型レジストの露光部は現像液に対して不溶となる。
本実施の形態では、フォトレジスト膜6の化学増幅ネガ型レジストに対して紫外線照射(露光)を行う代わりに、SiC基板を加熱処理することにより、第1のイオン注入マスク4から熱拡散した酸によってフォトレジスト膜6内に第2のイオン注入マスク7となる架橋層を形成することが特徴である。フォトレジスト膜6内を熱拡散する酸は、第1のイオン注入マスク4の表面から等方的に拡散するため、第1のイオン注入マスク4の側壁に密接して形成される第2のイオン注入マスク7となる架橋層の厚さを均一に形成することができる。
また、フォトレジスト膜6に紫外線照射などで露光しなくても、形成された架橋層は現像液に対して不溶となり、フォトレジスト膜6にネガ型レジストを用いるため架橋層以外の部は現像する工程により削除される。よって露光する工程を削除することができる。
また、本実施の形態では、第2のイオン注入マスクを形成するために、反応性イオンエッチングを用いないために、SiC基板表面へのプラズマダメージが存在しないという効果が得られる。また、第2のイオン注入マスクのコーナー部がプラズマによってエッチングされないため、形状劣化が生じないという効果がある。
次に、第1のイオン注入マスク4と第2のイオン注入マスク7をマスクとして第1の不純物領域であるp型ベース領域5の表層部に第2の電導型不純物としてn型不純物のイオン注入を行い、第2の不純物領域としてn+型ソース領域8を形成する。イオン注入条件の一例を挙げると、イオン注入する不純物は窒素(N)元素を用い、注入時の基板温度は25℃であり、基板表面から深さ0.3μmまでのN元素の濃度が3×1019個/cm3のボックスプロファイルである。
第1の不純物領域であるp型ベース領域5の外縁境界は第1のイオン注入マスク4によって定義され、第2の不純物領域であるn+型ソース領域8の外縁境界は第2のイオン注入マスク7によって定義される。第2のイオン注入マスク7は第1のイオン注入マスク4の表面から等方的に形成されることから、p型ベース領域5の外縁境界からn+型ソース領域8の外縁境界までの距離は第1イオン注入マスクの左右で等しくなる。また、チャネル長はp型ベース領域5の外縁境界からn+型ソース領域8の外縁境界までの距離であるため、第1イオン注入マスク4の右側に接した右チャネル長と、左側に接した左チャネル長との長さは同じになり、おのおののチャネル長の寸法は第1のイオン注入マスク4の側壁に形成される第2のイオン注入マスク7の厚みに等しい。
したがって、左右のチャネル長はp型ベース領域5の外縁境界に接して第2のイオン注入マスク7の厚みに等しくなるように自己整合的に形成される。
図5を参照して、第1のイオン注入マスク4と第2のイオン注入マスク7を除去したあと、熱酸化して基板表面に所望の厚みのゲート絶縁膜9を成長させる。次に、ゲート絶縁膜9上に減圧CVD法などで多結晶Si膜を成膜しドーピングを行い導電性を付与し、パターニングしてゲート電極10を形成する。その後、図示していないがソース電極とドレイン電極および内部配線を形成してプレーナ型パワーMOSFETセルが完成する。
本実施の形態では、フォトレジスト膜3にポジ型レジストを用いたが、ネガ型レジストを用いても良い。また、フォトレジスト膜6はかならずしも感光させる必要がないため、酸発生材を含まなくてもよく、ベース樹脂、架橋材、有機溶媒を主成分としても良い。この場合、酸発生材の代わりに架橋材を増加させることが可能となるため、架橋層の厚さをさらに厚くすることができるという効果がある。
また、レジスト間のミキシングを防止するために、フォトレジスト膜3の有機溶媒はフォトレジスト膜6のベース樹脂に対して貧溶媒となり、フォトレジスト膜6の有機溶媒はフォトレジスト膜3のベース樹脂に対して貧溶媒となることが望ましい。つまり、フォトレジスト膜3とフォトレジスト膜6の有機溶媒は互いのフォトレジストのベース樹脂に対して貧溶媒となることが望ましい。
また、フォトレジスト膜6が水溶性ベース樹脂、架橋材、溶媒として水を主成分とする場合には、レジスト間のミキシングが発生しないため、レジストパターンの微細性やレジストパターン寸法制御性に優れたフォトレジストをフォトレジスト膜3のレジスト材として選択することができるという効果が生じる。
また、フォトレジスト膜6を現像する前に紫外線照射(露光)を追加すると、フォトレジスト膜6の溶解性が変化するため、第2のイオン注入マスク7の形状を制御することができるという効果が生じる。
また、本実施の形態ではフォトレジスト膜3とフォトレジスト膜6をアルカリ現像液で現像しているが、有機溶媒を用いてフォトレジスト膜6を除去しても良い。
[実施の形態2]
実施の形態1ではチャネル長の長さと等しい架橋層の厚さを厚くする場合には、フォトレジスト膜6を形成した後に実施するリベーク工程の加熱時間を長くしたり、加熱温度を高くしたりする必要があった。しかし、酸性物質の拡散距離は加熱時間の平方根に比例するため、チャネル長を長くするには、長時間の加熱時間が必要となり、半導体製造工程のスループットが低下するという課題が生じた。また、加熱温度が高くなるとフォトレジスト膜6が現像液に対して溶解しにくくなり、第2のイオン注入マスク7の膜厚均一性が劣化するという現象が生じた。
本実施の形態ではこの課題を解決して、第2のイオン注入マスク7の膜厚をさらに厚く形成することにより、チャネル長をさらに長くする方法について説明する。
まず、実施の形態1と同様にn-型SiCエピ膜2付きのn+型SiC基板1の上に化学増幅ポジ型レジストを塗布した後に加熱して、例えば膜厚2.5μmのフォトレジスト膜3を形成する(図1)。このとき、フォトレジスト膜3を形成するレジストとして化学増幅レジストを用いることが本実施の形態の特徴である。化学増幅ポジ型レジストは溶解抑制材、酸発生材、ベース樹脂と有機溶媒を主成分としている。
その他の工程は実施の形態1と同様のため、説明を省略する。
実施の形態1との違いは、第1のイオン注入(図2)によって第1のイオン注入マスク4であるフォトレジストが分解して、有機酸や水素イオンなどの酸が生じるときに酸発生材から発生した酸がさらに加わるため、実施の形態1の場合よりも第1のイオン注入マスク4中の酸発生物質の酸濃度が増加することである。
また、フォトレジスト膜6を形成後リベーク工程(図3)を行うことにより、第1のイオン注入によって第1のイオン注入マスク4中の酸発生材から生じた酸がフォトレジスト膜6へ拡散するため、フォトレジスト膜6へ拡散する酸性物質の量が増加し、架橋層の厚さを実施の形態1よりも厚くすることができ、チャネル長を長くすることができる。
さらに、第1のイオン注入マスク4内の酸性物質の量を増加させるために、第1のイオン注入マスク4を形成してからリベーク工程までの間に、第1のイオン注入マスク4に紫外線照射(露光)を行っても良い。紫外線照射(露光)によって第1のイオン注入マスク4内の未反応な酸発生材から酸が発生するので、架橋層の厚さをさらに厚くできると同時に、架橋層の厚さを紫外線照射量によって制御することができる。
また、フォトレジスト膜3に酸性物質を添加しても、第1のイオン注入マスク4中の酸発生材から生じた酸がフォトレジスト膜6へ拡散するため、フォトレジスト膜6へ拡散する酸性物質の量が増加し、架橋層の厚さが増加するという同様な効果が得られる。酸性物質の添加方法として、例えばカルボン酸、スルフォン酸、フェノール、酒石酸などの有機酸や塩酸、シュウ酸などの無機酸をフォトレジスト膜3に添加しても良いし、第1のイオン注入マスク4を形成したSiC基板をこれらの酸溶液に含浸させて第1のイオン注入マスク4に酸性物質を浸透させても良い。
本実施の形態では第1のイオン注入マスク4として化学増幅ポジ型レジストを用いたが化学増幅ネガ型レジストを用いても良い。化学増幅ネガ型レジストは酸発生材、架橋材、ベース樹脂と有機溶媒を主成分としている。すなわち、化学増幅ネガ型レジストは架橋材を含んでいるため、フォトレジスト膜6と架橋しやすいという特徴があり、フォトレジスト膜6の架橋層と第1のイオン注入マスク4との密着性が増加するという効果がある。
また、本実施の形態でもフォトレジスト膜6のレジスト材として実施の形態1と同様に酸発生材を含まなくても良く、ベース樹脂、架橋材、有機溶媒を主成分としてレジスト材を組み合わせて適用することができる。この場合、酸発生材の代わりに架橋材を増加させることが可能となるため、架橋層の厚さをさらに厚くすることができるという効果がある。
[実施の形態3]
本実施の形態では、フォトレジスト膜6の架橋層の厚さを厚くするもう一つの方法について説明する。
本実施の形態では、実施の形態1におけるフォトレジスト膜3が2層または3層以上の有機材の積層膜からなることが特徴である。
図6を参照して、まず、n-型SiCエピ膜2付きのn+型SiC基板1の上に第1のレジストを塗布して加熱することによって溶媒を蒸発させて、例えば膜厚1.8μmのフォトレジスト膜11を形成する。次に、フォトレジスト膜11の上に第1のレジストと溶媒の異なる第2のレジストを塗布した後、加熱することによって例えば膜厚1.0μmのフォトレジスト膜12を形成する。このようにして、フォトレジスト膜11とフォトレジスト膜12からなるレジストの積層膜をSiC基板上に形成する。
次に、フォトリソグラフィを用いてパターン転写と、アルカリ現像液で現像を行うことによって、第1のレジストマスク13と第2のレジストマスク14の積層膜からなる第1のイオン注入マスク4を形成する。
ここで、第1のイオン注入マスク4は複数層のフォトレジストの積層体から形成されており、下層側である第1のレジストマスク13のレジストパターン寸法が上層側である第2のレジストマスク14のレジストパターンよりも幅が小さいことが本実施の形態の特徴であり、以下に形成方法を説明する。
第1のレジストと第2のレジストがポジ型レジストの場合は、第1のレジストのレジスト感度が第2のレジストのレジスト感度と等しいか、もしくはさらに感度の高いレジストを選択することによって、フォトリソグラフィ後の第1のレジストのレジストパターン寸法を第2のレジストパターン寸法以下にできる。一方、第1のレジストと第2のレジストがネガ型レジストの場合には、第1のレジストのレジスト感度を第2のレジストのレジスト感度と等しいか、もしくはさらに感度の低いレジストを選択すればよい。
その他の工程は実施の形態1と同様のため、説明を省略する。
実施の形態1との違いは、第1のイオン注入を行うとき、第2のレジストマスク14の下に第1のレジストマスク13がない場所のn-型SiCエピ膜2表面では、p型のイオン注入量が低下する。
また、第1のイオン注入によってフォトレジストが分解するとき、第2のレジストマスク14が第1のレジストマスク13に対するマスクとなるため、第1のレジストマスク13へのイオン注入量が第2のレジストマスク14へのイオン注入量よりも減少する。すなわち、第1のイオン注入によって生じる第1のレジストマスク13の架橋や炭化が抑制できるという効果が生じる。
以上から第1のレジストマスク13の側面に形成される架橋層や炭化層の厚さが減少するため、第1のレジストマスク13の酸性物質は熱拡散しやすくなるという効果が生じる。よって、フォトレジスト膜6を形成し、加熱工程および現像すると第1のレジストマスク13の側面に形成される架橋層の厚さは、第2のレジストマスク14の側面に形成される架橋層の厚さよりも厚くなる。
また、イオン注入によって形成されるチャネル長の寸法は、第1のレジストマスク13の側壁に形成される第2のイオン注入マスク7の厚みから、第2のレジストマスク14のレジストパターン寸法と第1のレジストマスク13のレジストパターン寸法との差の半分を差し引いた値に等しい。よって、第1のレジストマスク13の側面に形成される架橋層が厚くなれば、チャネル長も長くなる。
また、第2のイオン注入マスク7は第1のイオン注入マスク4である第1のレジストマスク13および第2のレジストマスク14の表面から等方的に熱拡散して形成されることから、p型ベース領域5の外縁境界からn+型ソース領域8の外縁境界までの距離は左右等しくなり、左右のチャネル長は第1のイオン注入マスク4に対して自己整合的に形成することが出来る。
本実施の形態では、第1のイオン注入マスク4が第1のレジストマスク13と第2のレジストマスク14で構成されているが、第1のレジストマスク13と第2のレジストマスク14との間に第3のレジストマスクを挿入しても良い。第3のレジストマスクを挿入することで、第1のレジストマスク13と第2のレジストマスク14のミキシングを防止することができる。したがって、本実施の形態では2層または3層以上からなるレジストの積層膜を第1のイオン注入マスク4として用いることが含まれる。
また、本実施の形態でもフォトレジスト膜6のレジスト材として実施の形態1と同様に酸発生材を含まなくても良く、ベース樹脂、架橋材、有機溶媒を主成分としてレジスト材を組み合わせて適用することができる。この場合、酸発生材の代わりに架橋材を増加させることが可能となるため、架橋層の厚さをさらに厚くすることができるという効果がある。
本発明の実施の形態1に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態1に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態1に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態1に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態1に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態3に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態3に係る半導体製造装置の製造方法を工程順に示す断面図である。 本発明の実施の形態3に係る半導体製造装置の製造方法を工程順に示す断面図である。
符号の説明
1 n+型SiC基板、2 n-型SiCエピ膜、3,6,11,12 フォトレジスト膜、4 第1のイオン注入マスク、5 p型ベース領域、7 第2のイオン注入マスク、8 n+型ソース領域、9 ゲート絶縁膜、10 ゲート電極、13 第1のレジストマスク、14 第2のレジストマスク。

Claims (5)

  1. (a)SiC下地の表面上にフォトレジストよりなる第1のイオン注入マスクを形成する工程と、
    (b)前記第1のイオン注入マスクを介して前記SiC下地の表層部に第1の電導型不純物のイオン注入を行い、第1の不純物領域を形成する工程と、
    (c)前記SiC下地および前記第1のイオン注入マスクの表面上にフォトレジスト膜を形成し加熱する工程と、
    (d)前記フォトレジスト膜を現像して架橋層からなる第2のイオン注入マスクを前記第1のイオン注入マスクの側壁に残す工程と、
    (e)前記第1,第2のイオン注入マスクを介して前記第1の不純物領域の表層部に第2の電導型不純物のイオン注入を行い、第2の不純物領域を形成する工程と、を備える半導体装置の製造方法。
  2. 前記工程(c)は、
    前記フォトレジスト膜を成膜する工程と、
    前記成膜時の加熱温度と同じかそれよりも高い温度で加熱処理をする工程と、を備える請求項1記載の半導体装置の製造方法。
  3. 前記工程(c)において、
    前記フォトレジスト膜にネガ型レジストを用いることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記工程(a)において、
    前記フォトレジストに化学増幅型レジストを用いることを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記工程(a)は、
    前記第1のイオン注入マスクとして、下層側が上層側よりも幅の小さい複数層のフォトレジストの積層体を形成する工程を備える請求項1記載の半導体装置の製造方法。
JP2006289618A 2006-10-25 2006-10-25 半導体装置の製造方法 Active JP5014734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006289618A JP5014734B2 (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289618A JP5014734B2 (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008108869A true JP2008108869A (ja) 2008-05-08
JP5014734B2 JP5014734B2 (ja) 2012-08-29

Family

ID=39441980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289618A Active JP5014734B2 (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5014734B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2482308A2 (en) 2011-01-31 2012-08-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
WO2013099785A1 (ja) 2011-12-26 2013-07-04 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
KR20180099658A (ko) 2015-12-29 2018-09-05 데이진 가부시키가이샤 감광성 수지 조성물 및 반도체 디바이스 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014203881A1 (ja) 2013-06-21 2017-02-23 富士電機株式会社 炭化珪素半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283910A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283910A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US9030877B2 (en) 2007-08-30 2015-05-12 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
EP2482308A2 (en) 2011-01-31 2012-08-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2012160509A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
US8569132B2 (en) 2011-01-31 2013-10-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
KR101928577B1 (ko) * 2011-01-31 2018-12-12 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2013099785A1 (ja) 2011-12-26 2013-07-04 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
KR20140109866A (ko) 2011-12-26 2014-09-16 도레이 카부시키가이샤 감광성 수지 조성물 및 반도체 소자의 제조 방법
TWI559091B (zh) * 2011-12-26 2016-11-21 東麗股份有限公司 感光性樹脂組成物及半導體元件的製造方法
US9704724B2 (en) 2011-12-26 2017-07-11 Toray Industries, Inc. Photosensitive resin composition and method for producing semiconductor device
KR20180099658A (ko) 2015-12-29 2018-09-05 데이진 가부시키가이샤 감광성 수지 조성물 및 반도체 디바이스 제조 방법

Also Published As

Publication number Publication date
JP5014734B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
TWI326896B (en) Amorphous carbon etch stop layer for contact hole etch process
US7892960B2 (en) Method for forming gate oxide of semiconductor device
JPS59107518A (ja) サブミクロン範囲の寸法を有する構造体の形成方法
JPH0654781B2 (ja) 集積回路構造体の製造方法
JP5014734B2 (ja) 半導体装置の製造方法
US20050260840A1 (en) Method of fabricating T-shaped polysilicon gate by using dual damascene process
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
JP2011216651A (ja) 半導体装置の製造方法
KR101035612B1 (ko) 반도체 소자 및 그의 제조 방법
KR20090033125A (ko) 반도체 장치의 미세 패턴 형성방법
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
JP5040170B2 (ja) 半導体装置の製造方法
US7749843B2 (en) Method for fabricating semiconductor device with bulb-shaped recess gate
KR20080046483A (ko) 반도체 장치 및 그 형성방법
KR100561970B1 (ko) 반도체 소자의 제조방법
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법
KR100621816B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TWI250564B (en) Method for forming gate in semiconductor device
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20010082901A (ko) 반도체소자의 격리막 형성방법
CN117832076A (zh) 一种沟槽型SiC器件的自对准方法
KR20080000778A (ko) 반도체 소자의 제조방법
KR100876834B1 (ko) 반도체 소자의 제조방법
KR100877878B1 (ko) 반도체 소자의 제조방법
CN115910912A (zh) 浅沟槽隔离结构的制备方法及浅沟槽隔离结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250