JP2008103863A

JP2008103863A - クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム

Info

Publication number: JP2008103863A
Application number: JP2006283211A
Authority: JP
Inventors: Katsunao Ikeuchi; 克尚池内
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-10-18
Filing date: 2006-10-18
Publication date: 2008-05-01
Anticipated expiration: 2026-10-18
Also published as: JP5162877B2

Abstract

【課題】クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能なクロック非同期切替装置の提供。
【解決手段】カウンタ回路２４のＥＸ・ＯＲ回路２８で入力クロックｃ５ｂのレベル変化が検出されると、カウントアップ部２９はカウントを開始する。そして、所定カウント値Ｎ以下で次のレベル変化が検出されると、最初のレベル変化で検出されたパルスはハザードノイズと判定し、カウント値を０にクリアする。ノイズマスク回路３５はカウント値が０である間入力クロックｃ５ｂの出力をマスクする。
【選択図】図１

Description

本発明は、クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラムに関し、特に移動通信システムの交換機装置に用いられる二重化（アクティブ系（ＡＣＴＩＶＥ）およびスタンバイ系（ＳＴＡＮＤＢＹ））構成におけるクロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラムに関する。

図８は従来のクロック非同期切替装置の一例の構成図である。これは移動通信システムの交換機装置に用いられる二重化（アクティブ系（ＡＣＴＩＶＥ）およびスタンバイ系（ＳＴＡＮＤＢＹ））構成におけるクロック非同期切替装置の一例を示している。

同図を参照すると、クロック非同期切替装置１は、ＬＳＩ（ｌａｒｇｅｓｃａｌｅｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）カード基板１０と、半導体デバイス装置２０と、デジタル信号処理装置（ＤＳＰ：ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ）３０とを含んで構成される。

また、ＬＳＩカード基板１０はデータ通信制御バス（ＡＣＴＩＶＥ系）１１と、データ通信制御バス（ＳＴＡＮＤＢＹ系）１２と、選択部（ＳＥＬＥＣＴ）１３とを含んで構成される。

また、クロック非同期切替装置１の入力側にはデータ通信制御バスフォーマット生成カード（ＡＣＴＩＶＥ系）４０とデータ通信制御バスフォーマット生成カード（ＳＴＡＮＤＢＹ系）５０とが設けられ、これらのカードはそれぞれ制御バスフレームを生成および出力する。この制御バスフレームはＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系との間で同期が取れている。

一方、ＬＳＩカード基板１０内のデータ通信制御バス（ＡＣＴＩＶＥ系）１１およびデータ通信制御バス（ＳＴＡＮＤＢＹ系）１２では、制御バスフレームからクロックフィールドを一定のサンプリングクロックｃ１（周波数ｙ（ｋＨｚ））でサンプリングしてそれぞれ生成クロックｃ２（周波数ｘ（ｋHz））およびｃ４（周波数ｘ（ｋHz））を生成する。このように、サンプリングクロックｃ１の周波数はＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系で同一に設定されている。

この生成クロックｃ２およびｃ４のいずれかが選択部（ＳＥＬＥＣＴ）１３で選択され、クロックｃ５ｂとして出力される。

そのクロックｃ５ｂは出力半導体デバイス装置２０へ供給される。また、半導体デバイス装置２０からはクロックｃ５ｂに対応するクロックｃ５ａがデジタル信号処理装置（ＤＳＰ）３０へ出力される。

このように、ＡＣＴＩＶＥ系およびＳＴＡＮＤＢＹ系の物理構成および機能は同一である。そのため、いずれかの系に障害が発生しても、他方の系で機能を補完し、交換機がスタック（ｓｔｕｃｋ）しないように構成されている。この機能を補完する際に、系切替という作業が行われる。しかし、この系切替は非同期で行われる。

一方、この種の従来技術の例が特許文献１〜３に記載されている。特許文献１記載の発明は、各クロック信号を数パルス分停止させている間に、選択系を切り替えるというものである。特許文献２〜３記載の発明もクロック切り替えに関するものである。

特開２００１−３３２９６１号公報（段落００２０〜００２６および図１〜図５）特開平１０−１５４０２１号公報特許第２７８９８１１号公報

しかし、この種のクロック非同期切替装置ではクロックフィールドをサンプリングするサンプリングクロックｃ１（ＡＣＴＩＶＥ系）とサンプリングクロックｃ３（ＳＴＡＮＤＢＹ系）との間で同期が取れていないため、系切替の瞬間にハザードレベルのノイズ（以下、「ハザードノイズ」と記す）が発生するおそれがある。

一方、ハザードノイズが発生するタイミングは系切替を行った瞬間のみで、それ以降は正常な信号が供給される。しかし、実際にはサンプリングの結果得られるクロックｃ５ｂを使用して様々な交換制御を行う後段の半導体デバイス装置２０は、ハザードノイズを一度認識すると誤った時刻情報を生成し、デジタル信号処理装置（ＤＳＰ）３０に伝える。このため、デジタル信号処理装置（ＤＳＰ）３０は正しい時間軸で処理を行うことができなくなり、システム異常となる。

すなわち、従来の移動通信システムの交換機装置において、二重化を構成している物理カード間で同期が取れていない現状が背景にある。プログラム的に系切替を行うだけならまだしも、障害となったカードを抜いたり、新しいカードを挿したりする作業は人為的に行うもので、そのタイミングまでを考慮して同期を取るためには、非常に複雑な回路を構成しなくてはならない。

一方、特許文献１〜３記載の発明は、複数系統のクロック信号の位相差に制限がない場合でも適用できるクロック非同期切り替え時のハザードノイズキャンセル回路であるのに対し、本発明は複数系統のクロック信号の位相差最大値に制限がある場合のクロック非同期切り替え時のハザードノイズキャンセル回路である。

また、本発明は入力クロックが低レベルの時にノイズパルスの立ち上がりを検出すると、そのノイズパルスの高レベルを入力クロックが高レベルに変化するまで保持する（これを本発明では「マスクする」と表示する）ところに特徴があるのに対し、特許文献１〜３のいずれにもそのような構成は全く開示されていない。

このように、特許文献１〜３記載の発明はその目的および構成が本発明と全く異なる。

そこで本発明の目的は、クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能なクロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラムを提供することにある。

前記課題を解決するために本発明によるクロック非同期切替装置は、複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置であって、前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視手段と、前記パルス幅監視手段での監視結果に応じて前記選択されたクロック信号をマスクするマスク手段とを含むことを特徴とする。

また本発明によるノイズキャンセル回路は、複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル回路であって、前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視手段と、前記パルス幅監視手段での監視結果に応じて前記選択されたクロック信号をマスクするマスク手段とを含むことを特徴とする。

また本発明によるノイズキャンセル方法は、複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル方法であって、前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視ステップと、前記パルス幅監視ステップでの監視結果に応じて前記選択されたクロック信号をマスクするマスクステップとを含むことを特徴とする。

また本発明によるプログラムは、複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル方法のプログラムであって、前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、コンピュータに、選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視ステップと、
前記パルス幅監視ステップでの監視結果に応じて前記選択されたクロック信号をマスクするマスクステップとを実行させるためのプログラムであることを特徴とする。

次に、本発明の作用を述べる。ハザードノイズが発生するタイミングは系切替を行った瞬間のみで、それ以降は正常な信号が供給される。したがって、ハザードノイズのパルス幅はサンプリングクロックの一周期以下の長さに限定される。

本発明では、一例として、低レベルの時刻表示用クロックが入力している場合に系切り替えが行われ、その後、そのクロックの立ち上がりが検出される場合を考える。この場合、そのクロックのパルス幅がサンプリングクロックの一周期以下の長さであればそれはハザードノイズと判定することが可能である。そこで、そのクロックがハザードノイズと判定された場合、その立ち上がりパルスの高レベルを時刻表示用クロックが次回高レベルに変化するまで保持（マスク）する。

時刻表示用クロックの立ち上がり数に着目すると、ハザードノイズが１個発生すると、時刻表示用クロックの立ち上がり数は１個増加する。したがって、本発明によりハザードノイズの高レベルを時刻表示用クロックが次回高レベルに変化するまで保持（マスク）することにより、この時刻表示用クロックの立ち上がり数を１個減少させることができ、これにより時刻表示用クロックをハザードノイズが発生しない場合と同等に取り扱うことが可能となる。

本発明によれば、クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能となる。

以下、本発明の実施例について添付図面を参照しながら説明する。本発明は、図８のクロック非同期切替装置１内の半導体デバイス装置２０内にハザードノイズを防止するためのノイズキャンセル回路２１を含んでいる。

図１は本発明に係るノイズキャンセル回路の一例の構成図である。同図を参照すると、本発明に係るノイズキャンセル回路２１の一例は、フリップ・フロップ２２および２３と、カウンタ回路２４と、フリップ・フロップ２５と、制御部２６と、記憶部２７とを含んで構成される。フリップ・フロップ２２，２３および２５は一例としてＤフリップ・フロップ回路で構成される。

また、カウンタ回路２４は排他的論理和回路（以下、「ＥＸ・ＯＲ回路」と表示する）２８と、カウントアップ部２９と、ノイズマスク回路３５とを含んで構成される。カウントアップ部２９は一例として複数のＤフリップ・フロップから構成される。

フリップ・フロップ２２、２３、２５および２９のＣＬＫ端子には共通のシステムクロックｃ６が入力される。また、フリップ・フロップ２２の入力端子ＤにはＬＳＩカード基板１０からの入力クロックｃ５ｂが時刻表示用クロックとして入力される。この入力クロックｃ５ｂは生成クロックｃ２（周波数ｘ（ｋHz））および生成クロックｃ４（周波数ｘ（ｋHz））のうち、選択された方のクロックと同等であり一例としてハザードノイズを含んでいる。

フリップ・フロップ２２の出力端子Ｑはフリップ・フロップ２３の入力端子ＤおよびＥＸ・ＯＲ回路２８の一方の入力端子に接続される。

また、フリップ・フロップ２３の出力端子ＱはＥＸ・ＯＲ回路２８の他方の入力端子に接続されるとともにノイズマスク回路３５の一方の入力端子に接続される。

ＥＸ・ＯＲ回路２８の出力端子はフリップ・フロップ２９の一部を構成する初段フリップ・フロップの入力端子Ｄに入力される。

フリップ・フロップ２９の他の一部を構成する最終段フリップ・フロップの出力端子Ｑはノイズマスク回路３５の他方の入力端子に接続される。ノイズマスク回路３５の出力端子はフリップ・フロップ２５の入力端子Ｄに接続される。

フリップ・フロップ２５の出力端子Ｑからはノイズキャンセル後のクロック（時刻表示用クロック）ｃ５ａが出力される。

すなわち、フリップ・フロップ２２の入力端子Ｄにノイズキャンセル前の時刻表示用クロックｃ５ｂが入力され、フリップ・フロップ２５の出力端子Ｑからノイズキャンセル後の時刻表示用クロックｃ５ａが出力される構成である。

また、記憶部２７には後述するノイズキャンセル方法のプログラムが格納されている。制御部２６は記憶部２７からノイズキャンセル方法のプログラムを読み出し、そのプログラムに従ってカウンタ回路２４を制御する。

次に、ハザードノイズが発生する過程について説明する。図２および図３はハザードノイズが発生する過程の一例を示すタイミングチャートである。

図２を参照すると、同図（Ａ）はサンプリングクロックｃ１（ＡＣＴＩＶＥ系）の波形、同図（Ｂ）は生成クロックｃ２（ＡＣＴＩＶＥ系）の波形、同図（Ｃ）はサンプリングクロックｃ３（ＳＴＡＮＤＢＹ系）の波形、同図（Ｄ）は生成クロックｃ４（ＳＴＡＮＤＢＹ系）の波形、同図（Ｅ）は半導体デバイス装置２０への入力クロックｃ５ｂの波形をそれぞれ示している。

生成クロックｃ２およびｃ４の周波数をｘ（ｋＨｚ）、周期をＴｘ（ｍｓｅｃ）、Ｄｕｔｙを５０％とする。したがって、半導体デバイス装置２０に入力されるクロック（時刻表示用クロック）ｃ５ｂの周波数、周期およびＤｕｔｙもそれぞれｘ（ｋＨｚ），Ｔｘ（ｍｓｅｃ），５０％となる。

また、サンプリングクロックｃ１およびｃ３の周波数は両系で共通であり、その周波数をｙ（ｋＨｚ）とする。一方、サンプリングクロックｃ１およびｃ３の周期Ｔｙ（ｍｓｅｃ）は時刻表示用クロックｃ５ｂの周期Ｔｘよりも十分短く設定されている。

しかし、同図（Ａ）および（Ｃ）から分かるように、両系間でサンプリングクロックの同期が取れていないため、両系間でサンプリングクロックに周期Ｔｙ（ｍｓｅｃ）以内の位相差が発生する。同図（Ａ）はこの位相差が比較的小さい場合を示し、図３は位相差が最大の場合を示している。

図２はサンプリングクロックｃ１のパルスの立下りからｔ１（ｍｓｅｃ）後にＡＣＴＩＶＥ系からＳＴＡＮＤＢＹ系へクロックの切り替えが行われ、生成クロックが同図（Ｂ）に示す生成クロックｃ２から同図（Ｄ）に示す生成クロックｃ４に切り替えられた一例を示している。このとき、同図（Ｅ）の入力クロックｃ５ｂにハザードノイズパルスｐ１が発生する。このハザードノイズパルスｐ１のパルス幅をｔ２とする。

また、図３は、サンプリングクロックｃ１、ｃ３間の遅延差が最大Ｔｙ（ｍｓｅｃ）の場合を示しており、このときのハザードノイズパルスのパルス幅はＴｙ（ｍｓｅｃ）に等しく、これを超えることはない。

図４はシステムクロックｃ６とサンプリングクロックｃ１およびｃ３との関係を示すタイミングチャートである。同図（Ａ）はシステムクロックｃ６の一例の波形を示し、同図（Ｂ）はサンプリングクロックｃ１およびｃ３の一例の波形を示している。

システムクロックｃ６はクロック非同期切替装置１を制御するクロックである。

いま、システムクロックｃ６の周波数をｚ（ｋＨｚ），周期をＴｚ（ｍｓｅｃ）とすると、サンプリングクロックｃ１およびｃ３の周波数ｙ（ｋＨｚ）との間にｚ＞ｙの関係がある。したがって、周期に関してはＴｚ＜Ｔｙの関係がある。

前述したように、ハザードノイズのパルス幅はサンプリングクロックｃ１，ｃ３のパルス幅Ｔｙ（ｍｓｅｃ）以下なので、このパルス幅の長さをシステムクロックｃ６の何個分になるかカウントすることにより測定する。

すなわち、サンプリングクロックｃ１およびｃ３の周期Ｔｙ（ｍｓｅｃ）をシステムクロックｃ６の周期Ｔｚ（ｍｓｅｃ）で除算し、その結果をＮとする。なお、Ｎの値に小数点以下の端数が生じた場合は切り捨てとする。そして、１からカウントを開始し、発生したパルスのパルス幅がカウント数Ｎ以下であれば、それはハザードノイズと判定する。

図５は時刻表示用クロックｃ５ｂのハザードノイズをマスクする処理の一例を示すタイミングチャートである。同図（Ａ）は後述するノイズマスク用パルスｃ７の一例の波形を示し、同図（Ｂ）は時刻表示用クロックｃ５ｂの一例の波形を示している。

一例として、系切り替え時に時刻表示用クロックｃ５ｂのレベルが低レベルであり、その後に発生する立ち上がりパルスのパルス幅がシステムクロックｃ６のパルスＮ個分（すなわち、サンプリングクロックｃ１およびｃ３の一周期）以下であると、それはハザードノイズと判定される。

そこで、立ち上がりパルスが検出された場合、ノイズマスク用パルスｃ７を発生させ、ハザードノイズの立ち上がりパルスの高レベルｐ１ｈを時刻表示用クロックｃ５ｂが高レベルに変化するまで（ｔ３時間の間）保持（マスク）する（同図（Ｂ）参照）。

具体的に説明すると、時刻表示用クロックｃ５ｂの立ち上がり数に着目すると、ハザードノイズが１個発生すると、時刻表示用クロックｃ５ｂの立ち上がり数は１個増加する。したがって、本発明によりハザードノイズの高レベルを時刻表示用クロックｃ５ｂが次回高レベルに変化するまで保持（マスク）することにより、この時刻表示用クロックｃ５ｂの立ち上がり数を１個減少させることができる。これにより時刻表示用クロックｃ５ｂをハザードノイズが発生していない場合と同等に取り扱うことが可能となる。

次に、本発明の動作の一例について図６および図７を参照しながら説明する。図６は本発明に係るノイズキャンセル回路の動作の一例を示すフローチャート、図７は同ノイズキャンセル回路の動作の一例を示すタイミングチャートである。

ノイズキャンセル回路２１のカウンタ回路２４は一例としてシステムクロックｃ６を基準とするアップカウンタ構成で、ビット幅は図８の前段ＬＳＩカード基板１０でのサンプリング周期Ｔｙ（ｍｓｅｃ）に依存する。これは、サンプリング周期Ｔｙ（ｍｓｅｃ）をシステムクロックｃ６の周期Ｔｚ（ｍｓｅｃ）で除算した値をカウンタ回路２４の最大カウンタ値Ｎ（カウント）とするためである。

つまり、時刻表示用クロックｃ５ｂのパルス幅がカウンタ回路２４の計数値Ｎカウント以下である場合、そのパルスはハザードノイズパルスと判定される。

具体的には、本カウンタ回路２４はＮ値までカウントアップしつつ、入力されるハザードノイズが乗った時刻表示用クロックｃ５ｂの変化を常に監視し、状況に合わせてカウンタ値を変更する。

例えば、Ｎ値までカウントアップしても時刻表示用クロックｃ５ｂに変化がない場合は、Ｎ値を固定出力し、時刻表示用クロックｃ５ｂに変化があるまでそれを保持し続ける。したがって、カウンタ回路２４は正しいパルスが入力されていると認識し、そのまま時刻表示用クロックｃ５ｂを出力する。

逆に、Ｎ値になる前に時刻表示用クロックｃ５ｂに変化があった場合は、強制的にカウンタ値を“０”にクリアし、次に時刻表示用クロックｃ５ｂに変化があるまで“０”値を保持する。つまり、この“０”値を保持している期間中、ハザードノイズパルスが入力されており、その間カウンタ回路２４は時刻表示用クロックｃ５ｂをマスクして出力する（ノイズキャンセル）。

一方、再び時刻表示用クロックｃ５ｂに変化があるとカウントアップを始め、カウンタ回路２４はマスク制御を解除する。

以下、図６および図７を参照しながらノイズキャンセル回路２１の動作を詳細に説明する。

フリップ・フロップ２２の出力端子Ｑから一段ラッチデータ（時刻表示用クロックｃ５ｂの一段ラッチデータ）の立ち上がりが検出され（図７の（Ａ））、かつフリップ・フロップ２３の出力端子Ｑから二段ラッチデータ（時刻表示用クロックｃ５ｂの二段ラッチデータ）の立ち上がりが検出されると（図７の（Ｂ））、カウンタ回路２４のＥＸ・ＯＲ回路２８から高レベルのカウンタクリア用パルスｃ７が出力される（図７の（Ｃ））。このカウンタクリア用パルスｃ７によりカウントアップ部２９がリセットされ（図６のステップＳ１）、カウントアップが開始される（図６のステップＳ２および図７の（Ｄ））。

この場合、カウンタ回路２４のノイズマスク回路３５はフリップ・フロップ２３の出力端子Ｑから出力される時刻表示用クロックｃ５ｂを選択し，時刻表示用クロックｃ５ａとしてフリップ・フロップ２５へ出力する（図７の（Ｅ）。これは、時刻表示用クロックにハザードノイズが発生していない場合である。

次に、カウンタ値が“Ｎ”カウントとなったか否かを調べ、Ｎカウントに達しなく（図６のステップＳ３にて“Ｎ”の場合）、かつカウンタ値が“０”カウントでもなく（図６のステップＳ６にて“Ｎ”の場合）、かつ時刻表示用クロックｃ５ｂのレベル（“０”もしくは“１”）に変化がない場合は（図６のステップＳ７にて“Ｎ”の場合および図７の（Ｆ））、ステップＳ２に戻る。

一方、図６のステップＳ３にてカウンタ値がＮカウントとなり（図６のステップＳ３にて“Ｙ”の場合および図７の（Ｇ））、時刻表示用クロックｃ５ｂのレベルに変化がない場合は（図６のステップＳ４にて“Ｎ”の場合）、カウンタ値をＮカウントに保持し（図６のステップＳ５および図７の（Ｈ））、ステップＳ３に戻る。

したがって、時刻表示用クロックｃ５ｂがノイズなしの時刻表示用クロックｃ５ａとして継続してフリップ・フロップ２５へ出力される図７の（Ｉ））。

一方、ステップＳ４にて時刻表示用クロックｃ５ｂのレベルに変化があった場合は（ステップＳ４にて“Ｙ”の場合および図７の（Ｊ））、カウンタクリア用パルスｃ７（図７の（Ｋ））によりカウントアップ部２９が“１”にクリアされ（ステップＳ９および図７の（Ｌ））、ステップＳ３に戻る。

これは時刻表示用クロックｃ５ｂのレベルが高レベルから低レベルへ正常に変化したことを示している。

そして、“１”からカウントアップを行い、カウント値が“Ｎ”に到達しさらに“Ｎ”値の保持まで行われたものとする（図７の（Ｎ））。

この場合、時刻表示用クロックｃ５ｂがノイズなしの時刻表示用クロックｃ５ａとして継続してフリップ・フロップ２５へ出力される図７の（Ｍ））。

次に、カウント値が“Ｎ”に保持されている状態で、時刻表示用クロックｃ５ｂのレベルに変化があった場合は（ステップＳ４にて“Ｙ”の場合）、カウンタクリア用パルスｃ７（図７の（Ｏ））でカウントアップ部２９が“１”にクリアされ（図６のステップＳ９）、ステップＳ３へ戻り、再びカウントアップを開始する（図７の（Ｐ））。

次に、カウント値が“Ｎ”になる前に、時刻表示用クロックｃ５ｂのレベルに変化があった場合（ステップＳ３にて“Ｎ”、ステップＳ６にて“Ｎ”、ステップＳ７にて“Ｙ”の場合および図７の（Ｑ））、すなわち、一例としてカウント値“２”（図７の（Ｒ））で時刻表示用クロックｃ５ｂのレベル変化を検出した場合、カウント値を“０”にクリアする（ステップＳ８および図７の（Ｓ））。

これは、図７の（Ｑ）に示すパルスがハザードノイズであったことを示している。

カウント値が“０”にクリアされると、カウンタ回路２４のノイズマスク回路３５からノイズマスク用パルス（図７の（Ｔ））がフリップ・フロップ２５に出力
される。

すると、ノイズマスク用パルスが入力されている期間（ｔ１０）だけ、フリップ・フロップ２５の出力端子Ｑから高レベル信号が出力される（図７の（Ｕ））。

すなわち、ハザードノイズの高レベルが時間（ｔ１０）だけ延長されたことにより、ハザードノイズ発生により１個増えた時刻表示クロックの立ち上がり回数が相殺されたことになる。

そして、ステップＳ３に戻る。

次に、時刻表示用クロックｃ５ｂのレベルに変化がない場合は（ステップＳ３にて“Ｎ”かつステップＳ６にて“Ｙ”かつステップＳ１０にて“Ｎ”の場合）、カウント値“０”を保持し（図７の（Ｖ））、時刻表示用クロックｃ５ｂのレベルに変化があった場合は（ステップＳ３にて“Ｎ”かつステップＳ６にて“Ｙ”かつステップＳ１０にて“Ｙ”の場合）、カウンタ値を“１”にクリアし（ステップＳ１１）、ステップＳ３に戻る。

以上説明したように、本発明によれば、系切り替え後にサンプリング周期以下のパルス幅を有するパルスが発生するか否かを監視し、そのようなパルスが発生した場合、次回のパルスが発生するまで時刻表示用クロックをマスクする構成であるため、クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能となる。

次に、ノイズキャンセル方法のプログラムについて説明する。前述したように、本発明に係る半導体デバイス装置２０は制御部２６および記憶部２７を備えている（図１参照）。

この記憶部２７には図６にフローチャートで示すノイズキャンセル方法のプログラムが格納されている。制御部（“コンピュータ”）２６は記憶部２７からこのノイズキャンセル方法のプログラムを読み出し、そのプログラムにしたがってカウンタ回路２４を制御する。その制御内容については既に述べたのでここでの説明は省略する。

なお、本実施例では時刻表示用クロックのレベルが低レベルのときに高レベルのハザードノイズが発生する場合について説明したが、これに限定するものではなく、時刻表示用クロックのレベルが高レベルのときに低レベルのハザードノイズが発生する場合にも適用可能であることは上記の説明から明白である。

また、本実施例では、交換機装置の二重化構成について説明したが、一般的に非同期で信号を選択する装置で、最大遅延差が明確な場合、そのような他の装置にも本発明の適用が可能である。

以上説明したように、本発明によれば、カウンタ回路という比較的簡素な回路構成によりノイズキャンセル回路を構成することができ、これにより複数系統のクロック信号の位相差最大値に制限がある場合のクロック非同期切替において、系切替時にハザードノイズが発生するのを防止することが可能となる。

また、本発明のノイズキャンセル回路はシステムクロックに完全同期化した回路構成となっているため、装置への搭載が容易である。また、カウンタ回路で信号を制御することが可能であるため、ディジタル的にノイズをキャンセルすることが可能となる。

また、カウンタ回路の動作プログラムは一般的なハードウエア言語（VHDL（VHSIC hardware description language, VHSIC: very high speed integral circuit）またはVerilog ）によるＲＴＬ(register transfer level) 記述であるので、他の設計者にも容易に理解でき、かつシリコンプロセスによる依存性もなく、流用性が高いという効果もある。

本発明に係る半導体デバイス装置の一例の構成図である。ハザードノイズが発生する過程の一例を示すタイミングチャートである。ハザードノイズが発生する過程の一例を示すタイミングチャートである。システムクロックｃ６とサンプリングクロックｃ１およびｃ３との関係を示すタイミングチャートである。時刻表示用クロックｃ５ｂのハザードノイズをマスクする処理の一例を示すタイミングチャートである本発明に係るノイズキャンセル回路の動作の一例を示すフローチャートである。同ノイズキャンセル回路の動作の一例を示すタイミングチャートである。従来のクロック非同期切替装置の一例の構成図である。

符号の説明

１クロック非同期切替装置
２０半導体デバイス装置
２１ノイズキャンセル回路
２２、２３、２５フリップ・フロップ
２４カウンタ回路
２６制御部
２７記憶部
２８排他的論理和回路（ＥＸ・ＯＲ回路）
２９カウントアップ部
３５ノイズマスク回路

Claims

複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置であって、
前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、
選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視手段と、
前記パルス幅監視手段での監視結果に応じて前記選択されたクロック信号をマスクするマスク手段とを含むことを特徴とするクロック非同期切替装置。
前記パルス幅監視手段は、前記選択されたクロック信号のレベル変化を検出する排他的論理和回路と、前記サンプリングクロックの一周期に等しい時間を計数するカウンタ回路とを含むことを特徴とする請求項１記載のクロック非同期切替装置。
前記マスク手段は前記パルス幅監視手段により前記選択されたクロック信号のパルス幅が前記サンプリングクロックの一周期以下と判定された場合、前記選択されたクロック信号をマスクすることを特徴とする請求項１または２記載のクロック非同期切替装置。
前記マスク手段によるマスクは、前記サンプリングクロックの一周期以下のパルス幅を有する前記クロック信号のレベルを次回のレベル変化まで保持することによりなされることを特徴とする請求項３記載のクロック非同期切替装置。
前記パルス幅監視手段および前記マスク手段は共通のシステムクロックにより動作することを特徴とする請求項１から４いずれかに記載のクロック非同期切替装置。
複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル回路であって、
前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、
選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視手段と、
前記パルス幅監視手段での監視結果に応じて前記選択されたクロック信号をマスクするマスク手段とを含むことを特徴とするノイズキャンセル回路。
前記パルス幅監視手段は、前記選択されたクロック信号のレベル変化を検出する排他的論理和回路と、前記サンプリングクロックの一周期に等しい時間を計数するカウンタ回路とを含むことを特徴とする請求項６記載のノイズキャンセル回路。
前記マスク手段は前記パルス幅監視手段により前記選択されたクロック信号のパルス幅が前記サンプリングクロックの一周期以下と判定された場合、前記選択されたクロック信号をマスクすることを特徴とする請求項６または７記載のノイズキャンセル回路。
前記マスク手段によるマスクは、前記サンプリングクロックの一周期以下のパルス幅を有する前記クロック信号のレベルを次回のレベル変化まで保持することによりなされることを特徴とする請求項８記載のノイズキャンセル回路。
前記パルス幅監視手段および前記マスク手段は共通のシステムクロックにより動作することを特徴とする請求項６から９いずれかに記載のノイズキャンセル回路。
複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル方法であって、
前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、
選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視ステップと、
前記パルス幅監視ステップでの監視結果に応じて前記選択されたクロック信号をマスクするマスクステップとを含むことを特徴とするノイズキャンセル方法。
前記パルス幅監視ステップは、前記選択されたクロック信号のレベル変化を検出する排他的論理和回路と、前記サンプリングクロックの一周期に等しい時間を計数するカウンタ回路とを含むことを特徴とする請求項１１記載のノイズキャンセル方法。
前記マスクステップは前記パルス幅監視ステップにより前記選択されたクロック信号のパルス幅が前記サンプリングクロックの一周期以下と判定された場合、前記選択されたクロック信号をマスクすることを特徴とする請求項１１または１２記載のノイズキャンセル方法。
前記マスクステップによるマスクは、前記サンプリングクロックの一周期以下のパルス幅を有する前記クロック信号のレベルを次回のレベル変化まで保持することによりなされることを特徴とする請求項１３記載のノイズキャンセル方法。
前記パルス幅監視ステップおよび前記マスクステップは共通のシステムクロックにより動作することを特徴とする請求項１１から１４いずれかに記載のノイズキャンセル方法。
複数のクロック信号のうちのいずれかを非同期タイミングで選択して出力するクロック非同期切替装置のノイズキャンセル方法のプログラムであって、
前記複数のクロック信号は周波数が等しく非同期の異なるサンプリングクロックを基に生成される信号であり、
コンピュータに、選択されたクロック信号のレベル変化を監視し、レベル変化後のパルス幅が前記サンプリングクロックの一周期以下か否かを監視するパルス幅監視ステップと、
前記パルス幅監視ステップでの監視結果に応じて前記選択されたクロック信号をマスクするマスクステップとを実行させるためのプログラム。