JP2002117683A - クロック切り換え回路およびこれを有する記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】クロックの切り換え時におけるノイズが発生し
ないクロック切り換え回路を提供する。 【解決手段】 クロック信号clock Ａおよびクロック信
号clock Ｂのそれぞれについて、クロック選択信号CLK-
SEL に選択されているか否かの状態が検出され、当該検
出状態が、対応するクロック信号に同期してフリップフ
ロップ１１および１３に記録される。また、フリップフ
ロップ１１および１３に記録されている状態が、他方の
クロック信号が非選択状態になっている第１の選択状態
か、または他方のクロック信号が選択状態になっている
第２の選択状態の何れであるかが検出され、当該検出状
態が対応するクロック信号に同期してフリップフロップ
１２および１４に記録される。ＯＲ回路３１からは、フ
リップフロップ１１および１３において選択状態を記録
され、かつフリップフロップ１２および１４において上
記第１の選択状態が記録されたクロック信号が選択され
て出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のクロック信
号から一つのクロック信号を選択して出力するクロック
切り換え回路に関するものである。

【０００２】

【従来の技術】例えばコンピューターなどの一般的なデ
ジタルシステムにおいて、通常の場合システムの動作は
供給されるクロック信号に同期して行われる。一方、異
なるクロック信号で動作する複数のデジタルシステム間
においてデータを交換させる場合や、待機時の消費電力
を抑えるためにクロック信号の周波数を低減させる場合
など、さまざまな事情によってクロック信号の周波数の
変更が必要な場合がある。特に、互いに同期していない
複数のクロック信号が独立して生成されている場合に
は、これらのクロック信号から一つのクロック信号を選
択して出力させるクロック切り換え回路が用いられる。

【０００３】図８は、切り換え信号に応じてクロック信
号を非同期に切り換える基本的なクロック切り換え回路
の回路図である。図８に示すクロック切り換え回路は、
ＡＮＤ回路２７、ＡＮＤ回路２８、ＯＲ回路３３、およ
びＮＯＴ回路５４を有している。

【０００４】ＡＮＤ回路２７は、クロック信号clock
Ｂ、およびＮＯＴ回路５４の出力信号を受けて、その論
理積に応じた信号をＯＲ回路３３に出力している。ＡＮ
Ｄ回路２８は、クロック信号clock Ａおよび切り換え信
号ＣＬＫ−ＳＥＬを受けて、その論理積に応じた信号を
ＯＲ回路３３に出力している。ＮＯＴ回路５４は、切り
換え信号ＣＬＫ−ＳＥＬの論理を反転させた信号をＡＮ
Ｄ回路２７に入力している。ＯＲ回路３３は、ＡＮＤ回
路２７およびＡＮＤ回路２８の出力信号を受けて、その
論理和に応じた信号をクロック信号clock ＯＵＴとして
出力している。

【０００５】切り換え信号ＣＬＫ−ＳＥＬが論理値”
１”の場合、ＡＮＤ回路２８の出力信号Ｓ２２はクロッ
ク信号clock Ａと等しい波形になる。一方、ＮＯＴ回路
５４によって切り換え信号ＣＬＫ−ＳＥＬの論理が反転
されるため、ＡＮＤ回路２７の出力信号Ｓ２３はクロッ
ク信号clock Ｂに係わらず常にローレベルとなる。した
がって、ＯＲ回路３３から出力されるクロック信号cloc
k ＯＵＴは、クロック信号clock Ａと等しい波形とな
る。また、切り換え信号ＣＬＫ−ＳＥＬが論理値”０”
の場合、ＡＮＤ回路２８の出力信号Ｓ２２は常に論理
値”０”となる。一方、ＮＯＴ回路５４によって切り換
え信号ＣＬＫ−ＳＥＬの論理が反転されるため、ＡＮＤ
回路２７の出力信号Ｓ２３は、クロック信号clock Ｂと
等しい波形になる。したがって、ＯＲ回路３３から出力
されるクロック信号clock ＯＵＴは、クロック信号cloc
k Ｂと等しい波形となる。このように、切り換え信号Ｃ
ＬＫ−ＳＥＬに応じて、クロック信号clock Ａまたはク
ロック信号clock Ｂが選択されて出力される。

【０００６】

【発明が解決しようとする課題】しかしながら、図８に
示すクロック切り換え回路は、切り換え信号ＣＬＫ−Ｓ
ＥＬのレベル変化によるクロック信号clock ＯＵＴの切
り換えタイミングが、クロック信号clock Ａおよびクロ
ック信号clock Ｂと全く同期していないため、クロック
信号の切り換え時においてパルス幅の狭いノイズを発生
してしまう問題がある。

【０００７】図９の図（ａ）および図（ｂ）は、図８に
示したクロック切り換え回路の動作を説明するためのタ
イミングチャートである。図（ａ）は、クロック信号cl
ock Ａおよびクロック信号clock Ｂのレベルが異なる時
点で切り換え信号ＣＬＫ−ＳＥＬが変化した場合におけ
る、クロック信号clock Ａ、クロック信号clock Ｂ、切
り換え信号ＣＬＫ−ＳＥＬおよびクロック信号clock Ｏ
ＵＴの波形を示している。また図（ｂ）は、クロック信
号clock Ａおよびクロック信号clock Ｂがともに論理
値”１”の状態で切り換え信号ＣＬＫ−ＳＥＬが変化し
た場合における、クロック信号clock Ａ、クロック信号
clock Ｂ、切り換え信号ＣＬＫ−ＳＥＬおよびクロック
信号clock ＯＵＴの波形を示している。

【０００８】図９の図（ａ）の時刻Ｔ９１において切り
換え信号ＣＬＫ−ＳＥＬが論理値”１”から論理値”
０”に変化すると、出力のクロック信号clock ＯＵＴは
この変化に応じてクロック信号clock Ａの論理値”０”
からクロック信号clock Ｂの論理値”１”へ直ちに切り
換わる。しかし、クロック信号clock Ｂはクロック信号
clock Ａと同期していないため、図に示すように、クロ
ック信号clock Ｂにおける通常の論理値”１”のパルス
幅よりも狭いパルスが生じる。時刻Ｔ９２においても同
様に、通常の論理値”０”のパルス幅よりも狭いパルス
が生じる。

【０００９】また、図９の図（ｂ）の時刻Ｔ９３におい
て切り換え信号ＣＬＫ−ＳＥＬが論理値”１”から論理
値”０”に変化すると、ＮＯＴ回路５４による遅れ時間
のためにＮＯＴ回路５４の出力信号Ｓ２１と切り換え信
号ＣＬＫ−ＳＥＬとが同時に論理値”０”になる状態が
発生する。この場合、ＡＮＤ回路２７の出力信号Ｓ２３
およびＡＮＤ回路の出力信号Ｓ２２がともに論理値”
０”となるため、この期間クロック信号clock ＯＵＴは
論理値”０”となる。すなわち、切り換え信号ＣＬＫ−
ＳＥＬの変化時点においてクロック信号clock Ａおよび
クロック信号clock Ｂがともに論理値”１”の場合、図
に示すような論理値”０”の狭いパルスが生じてしま
う。

【００１０】このように幅の狭いパルスがクロック信号
として供給された場合、デジタルシステムが誤動作を起
こしてしまう可能性がある。そこで、クロック信号の切
り換えによるデジタルシステムの不安定化を避けるため
に、システムの動作中にクロック信号の切り換えが行わ
れないような制限が課せられたり、また、クロック信号
が切り換えられる場合には、このクロック信号が供給さ
れるデジタルシステムを一旦初期化させて誤動作の状態
が残らないようにさせるなどの方法が取られている。し
かしながら、このような方法には、デジタルシステムの
仕様に制限が課せられてしまうほか、クロック切り換え
時のための処理が増えてしまうなどの問題がある。

【００１１】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、クロックの切り換え信号のタイミ
ングに依らず、クロックの切り換え時におけるノイズの
発生を防止できるクロック切り換え回路を提供すること
にある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のクロック切り換え回路は、クロック選択信
号に応じて、複数のクロック信号から一つのクロック信
号を選択して出力するクロック切り換え回路であって、
上記複数のクロック信号のそれぞれについて、上記クロ
ック選択信号により選択された状態にあるか否かを検出
し、当該検出状態を対応するクロック信号に同期して記
録する第１の記録手段と、上記複数のクロック信号のそ
れぞれについて、上記第１の記録手段に記録されている
状態が、対応するクロック信号のみが選択されている第
１の選択状態か、または対応するクロック信号以外の他
のクロック信号の少なくとも一つが選択されている第２
の選択状態の何れにあるかを検出し、当該検出状態を対
応するクロック信号に同期して記録する第２の記録手段
と、上記第１の記録手段において選択された状態を記録
され、かつ上記第２の記録手段において上記第１の選択
状態が記録されたクロック信号を選択して出力する選択
手段とを有している。

【００１３】また、上記第１の記録手段および上記第２
の記録手段は、第１のレベルと第２のレベルとの間でレ
ベルが変化する上記クロック信号を受けて、当該クロッ
ク信号が上記第１のレベルから上記第２のレベルに変化
する時点に同期して検出状態を記録し、上記選択手段
は、上記第１の記録手段において選択された状態を記録
され、かつ上記第２の記録手段において上記第１の選択
状態が記録されたクロック信号が無い場合に、上記第２
のレベルを出力している。

【００１４】本発明のクロック切り換え回路によれば、
上記第１の記録手段において、上記複数のクロック信号
のそれぞれについて、上記クロック選択信号により選択
された状態にあるか否かが検出され、当該検出状態が対
応するクロック信号に同期して記録される。上記第２の
記録手段においては、上記複数のクロック信号のそれぞ
れについて、上記第１の記録手段に記録されている状態
が、対応するクロック信号のみが選択されている第１の
選択状態か、または対応するクロック信号以外の他のク
ロック信号の少なくとも一つが選択されている第２の選
択状態の何れにあるかが検出され、当該検出状態が対応
するクロック信号に同期して記録される。そして上記選
択手段から、上記第１の記録手段において選択された状
態が記録され、かつ上記第２の記録手段において上記第
１の選択状態が記録されたクロック信号が、選択されて
出力される。また、上記第１の記録手段および上記第２
の記録手段においては、上記クロック信号が上記第１の
レベルから上記第２のレベルに変化する時点に同期し
て、検出状態が記録される。さらに、上記第１の記録手
段において選択された状態を記録され、かつ上記第２の
記録手段において上記第１の選択状態が記録されたクロ
ック信号が無い場合には、上記選択手段から上記第２の
レベルが出力される。

【００１５】本発明の記憶装置は、選択信号に応じて、
複数のクロック信号から一つのクロック信号を選択して
出力するクロック切り換え回路と、上記選択信号に応じ
て、複数のアドレス信号から一つのアドレス信号を選択
して出力するアドレス切り換え回路と、上記クロック切
り換え回路によるクロック信号に同期して、上記アドレ
ス切り換え回路によるアドレス信号に応じたアドレスに
対し、データの書き込みおよび読み出しを行う記憶手段
とを有しており、また、上記クロック切り換え回路は、
上記複数のクロック信号のそれぞれについて、上記クロ
ック選択信号により選択された状態にあるか否かを検出
し、当該検出状態を対応するクロック信号に同期して記
録する第１の記録手段と、上記複数のクロック信号のそ
れぞれについて、上記第１の記録手段に記録されている
状態が、対応するクロック信号のみが選択されている第
１の選択状態か、または対応するクロック信号以外の他
のクロック信号の少なくとも一つが選択されている第２
の選択状態の何れにあるかを検出し、当該検出状態を対
応するクロック信号に同期して記録する第２の記録手段
と、上記第１の記録手段において選択された状態を記録
され、かつ上記第２の記録手段において上記第１の選択
状態が記録されたクロック信号を選択して出力する選択
手段とを含んでいる。

【００１６】また上記第１の記録手段および上記第２の
記録手段は、第１のレベルと第２のレベルとの間でレベ
ルが変化する上記クロック信号を受けて、当該クロック
信号が上記第１のレベルから上記第２のレベルに変化す
る時点に同期して検出状態を記録し、上記選択手段は、
上記第１の記録手段において選択された状態を記録さ
れ、かつ上記第２の記録手段において上記第１の選択状
態が記録されたクロック信号が無い場合に、上記第２の
レベルを出力している。

【００１７】本発明の記憶装置によれば、上記クロック
切り換え回路において、上記選択信号に応じて、複数の
クロック信号から一つのクロック信号が選択されて出力
される。上記アドレス切り換え回路においては、上記選
択信号に応じて、複数のアドレス信号から一つのアドレ
ス信号が選択されて出力される。そして上記記憶手段に
おいて、上記クロック切り換え回路によるクロック信号
に同期して、上記アドレス切り換え回路によるアドレス
信号に応じたアドレスに対し、データの書き込みおよび
読み出しが行われる。また、上記第１の記録手段におい
て、上記複数のクロック信号のそれぞれについて、上記
クロック選択信号により選択された状態にあるか否かが
検出され、当該検出状態が対応するクロック信号に同期
して記録される。上記第２の記録手段においては、上記
複数のクロック信号のそれぞれについて、上記第１の記
録手段に記録されている状態が、対応するクロック信号
のみが選択されている第１の選択状態か、または対応す
るクロック信号以外の他のクロック信号の少なくとも一
つが選択されている第２の選択状態の何れにあるかが検
出され、当該検出状態が対応するクロック信号に同期し
て記録される。そして上記選択手段から、上記第１の記
録手段において選択された状態が記録され、かつ上記第
２の記録手段において上記第１の選択状態が記録された
クロック信号が、選択されて出力される。また、上記第
１の記録手段および上記第２の記録手段においては、上
記クロック信号が上記第１のレベルから上記第２のレベ
ルに変化する時点に同期して、検出状態が記録される。
さらに、上記第１の記録手段において選択された状態を
記録され、かつ上記第２の記録手段において上記第１の
選択状態が記録されたクロック信号が無い場合には、上
記選択手段から上記第２のレベルが出力される。

【００１８】

【発明の実施の形態】＜第１の実施形態＞図１は、本発
明によるクロック切り換え回路の第１の実施形態を示す
回路図である。図１に示すにクロック切り換え回路は、
フリップフロップ１１〜フリップフロップ１４、ＡＮＤ
回路２１〜ＡＮＤ回路２３、ＯＲ回路３１、ＮＯＲ回路
４１、ＮＯＴ回路５１、およびＮＯＴ回路５２を有して
いる。フリップフロップ１１およびフリップフロップ１
３からなる回路は、本発明における第１の記録手段の一
実施形態である。フリップフロップ１２およびフリップ
フロップ１４からなる回路は、本発明における第２の記
録手段の一実施形態である。ＡＮＤ回路２１〜ＡＮＤ回
路２３、ＯＲ回路３１、およびＮＯＲ回路４１からなる
回路は、本発明における選択手段の一実施形態である。

【００１９】以下の説明においては、論理値”１”がハ
イレベルの電圧、論理値”０”がローレベルの電圧に対
応する場合を例として説明する。フリップフロップ１１
は、ＮＯＴ回路５１において反転されたクロック信号cl
ock Ａのローレベルからハイレベルへの立ち上がりエッ
ジに同期して切り換え信号ＣＬＫ−ＳＥＬのレベルを保
持し、これをＡＮＤ回路２２およびフリップフロップ１
４に出力している。すわなち、フリップフロップ１１に
おいて、切り換え信号ＣＬＫ−ＳＥＬはクロック信号cl
ock Ａの立ち下がりエッジに同期して保持される。フリ
ップフロップ１３は、ＮＯＴ回路５２において反転され
たクロック信号clock Ｂのローレベルからハイレベルへ
の立ち上がりエッジに同期して切り換え信号ＣＬＫ−Ｓ
ＥＬのレベルを保持し、これをＮＯＲ回路４１およびフ
リップフロップ１２に出力している。すなわち、フリッ
プフロップ１２において、切り換え信号ＣＬＫ−ＳＥＬ
はクロック信号clock Ｂの立ち下がりエッジに同期して
保持される。

【００２０】フリップフロップ１２は、ＮＯＴ回路５１
において反転されたクロック信号clock Ａのローレベル
からハイレベルへの立ち上がりエッジに同期して、フリ
ップフロップ１３の出力信号レベルを保持し、これをＡ
ＮＤ回路２２に出力する。すわなち、フリップフロップ
１２において、フリップフロップ１３の出力信号レベル
はクロック信号clock Ａの立ち下がりエッジに同期して
保持される。フリップフロップ１４は、ＮＯＴ回路５２
において反転されたクロック信号clock Ｂのローレベル
からハイレベルへの立ち上がりエッジに同期して、フリ
ップフロップ１１の出力信号レベルを保持し、これをＮ
ＯＲ回路４１に出力する。すわなち、フリップフロップ
１４において、フリップフロップ１１の出力信号レベル
はクロック信号clock Ｂの立ち下がりエッジに同期して
保持される。

【００２１】ＡＮＤ回路２２は、フリップフロップ１１
の出力信号Ｓ１とフリップフロップ１２の出力信号Ｓ２
との論理積に応じた信号Ｓ３を、ＡＮＤ回路２１に出力
する。ＮＯＲ回路４１は、フリップフロップ１３の出力
信号Ｓ４とフリップフロップ１４の出力信号Ｓ５との論
理和に応じた信号Ｓ６を、ＡＮＤ回路２３に出力する。

【００２２】ＡＮＤ回路２１は、ＡＮＤ回路２２の出力
信号Ｓ３とクロック信号clock Ａとの論理積に応じた信
号を、ＯＲ回路３１に出力する。ＡＮＤ回路２３は、Ｎ
ＯＲ回路４１の出力信号Ｓ６とクロック信号clock Ｂと
の論理積に応じた信号を、ＯＲ回路３１に出力する。Ｏ
Ｒ回路３１は、ＡＮＤ回路２１およびＡＮＤ回路２３の
出力信号の論理和に応じたクロック信号clock ＯＵＴを
出力する。

【００２３】ＮＯＴ回路５１は、クロック信号clock Ａ
のレベルを反転させて、これをフリップフロップ１１お
よびフリップフロップ１２に供給する。ＮＯＴ回路５２
は、クロック信号clock Ｂのレベルを反転させて、これ
をフリップフロップ１３およびフリップフロップ１４に
供給する。

【００２４】上述した構成を有するクロック切り換え回
路の動作を、タイミングチャートを参照しながら説明す
る。図２は、図１に示したクロック切り換え回路の動作
を説明するための第１のタイミングチャートである。図
２に示したタイミングチャートは、クロック信号clock
Ａ、切り換え信号ＣＬＫ−ＳＥＬ、フリップフロップ１
１の出力信号Ｓ１、フリップフロップ１２の出力信号Ｓ
２、ＡＮＤ回路２２の出力信号Ｓ３、クロック信号cloc
k Ｂ、フリップフロップ１３の出力信号Ｓ４、フリップ
フロップ１４の出力信号Ｓ５、ＮＯＲ回路４１の出力信
号Ｓ６、およびクロック切り換え回路が出力するクロッ
ク信号clock ＯＵＴの波形を示している。

【００２５】（時刻Ｔ２１）切り換え信号ＣＬＫ−ＳＥ
Ｌがハイレベルからローレベルに変化する。 （時刻Ｔ２２）クロック信号clock Ｂの立ち下がりエッ
ジにおいて、切り換え信号ＣＬＫ−ＳＥＬを受けたフリ
ップフロップ１３の出力信号Ｓ４がハイレベルからロー
レベルに変化する。

【００２６】（時刻Ｔ２３）クロック信号clock Ａの立
ち下がりエッジにおいて、切り換え信号ＣＬＫ−ＳＥＬ
を受けたフリップフロップ１１の出力信号Ｓ１が、ハイ
レベルからローレベルに変化する。これにより、信号Ｓ
１を受けたＡＮＤ回路２２の出力信号Ｓ３がハイレベル
からローレベルに変化する。また、信号Ｓ４を受けたフ
リップフロップ１２の出力信号Ｓ２もハイレベルからロ
ーレベルに変化する。したがって、ＡＮＤ回路２１の出
力信号はローレベルとなり、ＯＲ回路３１からのクロッ
ク信号clock Ａの出力が停止される。

【００２７】（時刻Ｔ２４）クロック信号clock Ｂの立
ち下がりエッジにおいて、信号Ｓ１を受けたフリップフ
ロップ１４の出力信号Ｓ５がハイレベルからローレベル
に変化する。これにより、信号Ｓ４および信号Ｓ５を受
けたＮＯＲ回路４１の出力信号Ｓ６がローレベルからハ
イレベルに変化し、ＡＮＤ回路２３によるゲートが開放
される。このゲートを通過したクロック信号clock Ｂ
は、ＯＲ回路３１からクロック信号clock ＯＵＴとして
出力される。以上の動作により、クロック信号clock Ｏ
ＵＴが、クロック信号clock Ａからクロック信号clock
Ｂに切り換えられる。

【００２８】（時刻Ｔ２５）切り換え信号ＣＬＫ−ＳＥ
Ｌがローレベルからハイレベルに変化する （時刻Ｔ２６）クロック信号clock Ｂの立ち下がりエッ
ジにおいて、切り換え信号ＣＬＫ−ＳＥＬを受けたフリ
ップフロップ１３の出力信号Ｓ４がローレベルからハイ
レベルに変化する。これにより、信号Ｓ４を受けたＮＯ
Ｒ回路４１の出力信号Ｓ６がハイレベルからローレベル
に変化し、ＡＮＤ回路２３の出力がローレベルとなっ
て、ＯＲ回路３１からのクロック信号clock Ｂの出力が
停止される。

【００２９】（時刻Ｔ２７）クロック信号clock Ａの立
ち下がりエッジにおいて、切り換え信号ＣＬＫ−ＳＥＬ
を受けたフリップフロップ１１の出力信号Ｓ１が、ロー
レベルからハイレベルに変化する。また、信号Ｓ４を受
けたフリップフロップ１２の出力信号Ｓ２もローレベル
からハイレベルに変化する。これにより、信号Ｓ１およ
び信号Ｓ２を受けたＡＮＤ回路２２の出力信号Ｓ３がロ
ーレベルからハイレベルに変化し、信号３を受けたＡＮ
Ｄ回路２１によるゲートが開放される。このゲートを通
過したクロック信号clock Ａが、クロック信号clock Ｏ
ＵＴとしてＯＲ回路３１から出力される。以上の動作に
より、クロック信号clock ＯＵＴが、クロック信号cloc
k Ｂからクロック信号clock Ａに切り換えられる。

【００３０】（時刻Ｔ２８）クロック信号clock Ｂの立
ち下がりエッジにおいて、信号Ｓ１を受けたフリップフ
ロップ１４の出力信号Ｓ５がローレベルからハイレベル
に変化する。このレベル変化は、クロック信号の切り換
えに影響しない。

【００３１】次に、図２と異なるタイミングにおける、
図１の切り換え回路の動作を説明する。図３は、図１に
示したクロック切り換え回路の動作を説明するための第
２のタイミングチャートである。図３に示したタイミン
グチャートは、図２に示したタイミングチャートと同じ
信号の、異なるタイミングにおける波形を示したもので
ある。

【００３２】（時刻Ｔ３１）切り換え信号ＣＬＫ−ＳＥ
Ｌがハイレベルからローレベルに変化する。 （時刻Ｔ３２）クロック信号clock Ａの立ち下がりエッ
ジにおいて、切り換え信号ＣＬＫ−ＳＥＬを受けたフリ
ップフロップ１１の出力信号Ｓ１がハイレベルからロー
レベルに変化する。これにより、ＡＮＤ回路２２の出力
信号Ｓ３がハイレベルからローレベルに変化するので、
ＡＮＤ回路２１の出力がローレベルとなり、ＯＲ回路３
１からのクロック信号clock Ａの出力が停止される。

【００３３】（時刻Ｔ３３）クロック信号clock Ｂの立
ち下がりエッジにおいて、切り換え信号ＣＬＫ−ＳＥＬ
を受けたフリップフロップ１３の出力信号Ｓ４がハイレ
ベルからローレベルに変化する。また、信号Ｓ１を受け
たフリップフロップ１４の出力信号Ｓ５もハイレベルか
らローレベルに変化する。したがって、信号Ｓ４および
信号Ｓ５を受けたＮＯＲ回路４１の出力信号Ｓ６がロー
レベルからハイレベルに変化し、ＡＮＤ回路２３による
ゲートが開放される。このゲートを通過したクロック信
号clock Ｂが、クロック信号clock ＯＵＴとしてＯＲ回
路３１から出力される。以上の動作により、クロック信
号clock ＯＵＴが、クロック信号clock Ａからクロック
信号clock Ｂに切り換えられる。

【００３４】（時刻Ｔ３４）クロック信号clock Ａの立
ち下がりエッジにいて、信号Ｓ４を受けたフリップフロ
ップ１２の出力信号Ｓ２がハイレベルからローレベルに
変化する。このレベル変化は、クロック信号の切り換え
に影響しない。

【００３５】（時刻Ｔ３５）切り換え信号ＣＬＫ−ＳＥ
Ｌがローレベルからハイレベルに変化する。 （時刻Ｔ３６）クロック信号clock Ａの立ち下がりエッ
ジにおいて、切り換え信号ＣＬＫ−ＳＥＬを受けたフリ
ップフロップ１１の出力信号Ｓ１がローレベルからハイ
レベルに変化する。

【００３６】（時刻Ｔ３７）クロック信号clock Ｂの立
ち下がりエッジにおいて、切り換え信号ＣＬＫ−ＳＥＬ
を受けたフリップフロップ１３の出力信号Ｓ４がローレ
ベルからハイレベルに変化する。また、信号Ｓ１を受け
たフリップフロップ１４の出力信号Ｓ５もローレベルか
らハイレベルに変化する。したがって、信号Ｓ４および
信号Ｓ５を受けたＮＯＲ回路４１の出力信号Ｓ６はハイ
レベルからローレベルに変化し、ＡＮＤ回路２３の出力
はローレベルとなって、ＯＲ回路３１からのクロック信
号clock Ｂの出力が停止される。

【００３７】（時刻Ｔ３８）クロック信号clock Ａの立
ち下がりエッジにおいて、信号Ｓ４を受けたフリップフ
ロップ１２の出力信号Ｓ２がローレベルからハイレベル
に変化する。したがって、信号Ｓ１および信号Ｓ２を受
けたＡＮＤ回路２２の出力信号Ｓ３がローレベルからハ
イレベルに変化し、ＡＮＤ回路２１によるゲートが開放
される。このゲートを通過したクロック信号clock Ａ
は、クロック信号clock ＯＵＴとしてＯＲ回路３１から
出力される。以上の動作により、クロック信号clock Ｏ
ＵＴが、クロック信号clock Ｂからクロック信号clock
Ａに切り換えられる。

【００３８】次に、クロック切り換え時において、フリ
ップフロップ１４の出力信号Ｓ５やＮＯＲ回路４１の出
力信号Ｓ６に発生するノイズの影響について説明する。
図４は、クロック切り換え時に発生するノイズの影響を
説明するためのタイミングチャートである。図４に示し
たタイミングチャートは、図１に示したタイミングチャ
ートと同じ信号の、異なるタイミングにおける波形を示
したものである。

【００３９】（時刻Ｔ４１）切り換え信号ＣＬＫ−ＳＥ
Ｌがハイレベルからローレベルに変化する。 （時刻Ｔ４２）クロック信号clock Ｂの立ち下がりエッ
ジにおいて、切り換え信号ＣＬＫ−ＳＥＬを受けたフリ
ップフロップ１３の出力信号Ｓ４がハイレベルからロー
レベルに変化する。

【００４０】（時刻Ｔ４３）クロック信号clock Ａおよ
びクロック信号clock Ｂの立ち下がりエッジが重なる。
この時点において、切り換え信号ＣＬＫ−ＳＥＬを受け
たフリップフロップ１１の出力信号Ｓ１はハイレベルか
らローレベルに変化し、また、信号Ｓ４を受けたフリッ
プフロップ１２の出力信号Ｓ２もハイレベルからローレ
ベルに変化するので、信号Ｓ１および信号Ｓ２を受けた
ＡＮＤ回路２２の出力信号Ｓ３は、ハイレベルからロー
レベルに変化する。これにより、ＡＮＤ回路２２の出力
はローレベルとなって、ＯＲ回路３１からのクロック信
号clock Ａの出力が停止される。

【００４１】またこの時、切り換え信号ＣＬＫ−ＳＥＬ
を受けたフリップフロップ１１の出力信号Ｓ１がハイレ
ベルからローレベルに切り換わるとともに、この信号Ｓ
１が、フリップフロップ１４に入力されて信号Ｓ５とし
て出力される。ところで、一般的にフリップフロップは
データのレベル変化がクロック信号Ｓのエッジと近い時
点で発生した場合に、出力レベルが一時的に変動して不
定状態となる誤動作を起こす場合がある。したがって、
信号Ｓ５は一時的にこの不定状態となり、この信号Ｓ５
および信号Ｓ４を受けたＮＯＲ回路４１の出力信号Ｓ６
も一時的に不定状態となる。

【００４２】ところが、この不定状態が発生する直前に
おいてクロック信号clock Ｂはハイレベルからローレベ
ルに変化しているので、信号Ｓ６がハイレベルとローレ
ベルの間で変動しても、ＡＮＤ回路２３の出力はローレ
ベルのままとなる。すなわち、この不定状態により信号
Ｓ６に発生するノイズが、クロック信号clock ＯＵＴと
して出力されることはない。

【００４３】クロック信号clock Ｂがローレベルの期間
に信号Ｓ５が不定状態からローレベルに安定すると、信
号Ｓ４および信号Ｓ５を受けたＮＯＲ回路４１の出力信
号Ｓ６がローレベルからハイレベルに変化し、これによ
りＡＮＤ回路２３のゲートが開放される。このゲートを
通過したクロック信号clock Ｂが、クロック信号clock
ＯＵＴとしてＯＲ回路３１から出力される。以上の動作
により、クロック信号clock ＯＵＴが、クロック信号cl
ock Ａからクロック信号clock Ｂに切り換えられる。

【００４４】（時刻Ｔ４４）切り換え信号ＣＬＫ−ＳＥ
Ｌのローレベルからハイレベルへの変化と、クロック信
号clock Ｂの立ち下がりエッジが重なる。したがって、
この切り換え信号ＣＬＫ−ＳＥＬとクロック信号clock
Ｂを受けたフリップフロップ１３の出力信号Ｓ４は不定
状態となる。またこの時、フリップフロップ１４の出力
信号Ｓ５はローレベルとなっているので、信号Ｓ４と信
号Ｓ５を受けたＮＯＲ回路４１の出力信号Ｓ６も不定状
態となる。しかし、信号Ｓ６か不定状態となる直前にＡ
ＮＤ回路２３に入力されるクロック信号clock Ｂはロー
レベルとなっているので、信号Ｓ６のレベル変動にかか
わらずＡＮＤ回路２３の出力はローレベルとなる。すな
わち、この不定状態により信号Ｓ６に発生するノイズ
が、クロック信号clock ＯＵＴとして出力されることは
ない。

【００４５】（時刻Ｔ４５）クロック信号clock Ａの立
ち下がりエッジにより、切り換え信号ＣＬＫ−ＳＥＬを
受けたフリップフロップ１１の出力信号Ｓ１はローレベ
ルからハイレベルに変化する。また、時刻Ｔ４４におけ
る不定状態がハイレベルに安定した信号Ｓ４を受けて、
フリップフロップ１２の出力信号Ｓ２もローレベルから
ハイレベルに変化する。したがって、信号Ｓ１および信
号Ｓ２を受けたＡＮＤ回路２２の出力信号Ｓ３がローレ
ベルからハイレベルに変化し、ＡＮＤ回路２１によるゲ
ートが開放される。このゲートを通過したクロック信号
clock Ａが、クロック信号clock ＯＵＴとしてＯＲ回路
３１から出力される。以上の動作により、クロック信号
clock ＯＵＴが、クロック信号clock Ｂからクロック信
号clock Ａに切り換えられる。

【００４６】以上説明したように、第１の実施形態にお
けるクロック切り換え回路によれば、切り換え信号ＣＬ
Ｋ−ＳＥＬがいかなるタイミングで入力されても、クロ
ックの切り換え時におけるノイズの発生を防止できる。
また、切り換えに要する時間は、最大でも、切り換え信
号ＣＬＫ−ＳＥＬのレベルが変化されてから２つのクロ
ック信号の立ち下がりエッジが入力されるまでの時間だ
けであり、切り換え信号ＣＬＫ−ＳＥＬに応じて素早く
クロック信号を切り換えることができる。

【００４７】＜第２の実施形態＞次に、本発明の第２の
実施形態について説明する。第２の実施形態は、切り換
えられるクロック信号の数を２つから３つに拡張させた
ものである。図５は、本発明によるクロック切り換え回
路の第２の実施形態を示す回路図である。図５に示すに
クロック切り換え回路は、フリップフロップ１１〜フリ
ップフロップ１６、ＡＮＤ回路２１〜ＡＮＤ回路２６、
ＯＲ回路３２、ＮＯＲ回路４２〜ＮＯＲ回路４４、ＮＯ
Ｔ回路５１〜ＮＯＴ回路５３、およびデコーダ６０を有
している。フリップフロップ１１、フリップフロップ１
３、およびフリップフロップ１５からなる回路は、本発
明における第１の記録手段の一実施形態である。フリッ
プフロップ１２、フリップフロップ１４、フリップフロ
ップ１６、およびＮＯＲ回路４２〜ＮＯＲ回路４４から
なる回路は、本発明における第２の記録手段の一実施形
態である。ＡＮＤ回路２１〜ＡＮＤ回路２６、およびＯ
Ｒ回路３２からなる回路は、本発明における選択手段の
一実施形態である。デコーダ６０は、本発明における選
択状態信号生成手段の一実施形態である。

【００４８】フリップフロップ１１は、ＮＯＴ回路５１
において反転されたクロック信号clock Ａを受けてお
り、クロック信号clock Ａの立ち下がりエッジに同期し
て選択状態信号ＳＥＬ−Ａのレベルを保持し、これをＡ
ＮＤ回路２２、ＮＯＲ回路４３およびＮＯＲ回路４４に
出力している。フリップフロップ１３は、ＮＯＴ回路５
２において反転されたクロック信号clock Ｂを受けてお
り、クロック信号clock Ｂの立ち下がりエッジに同期し
て選択状態信号ＳＥＬ−Ｂのレベルを保持し、これをＡ
ＮＤ回路２４、ＮＯＲ回路４２およびＮＯＲ回路４４に
出力している。フリップフロップ１５は、ＮＯＴ回路５
３において反転されたクロック信号clock Ｃを受けてお
り、クロック信号clock Ｃの立ち下がりエッジに同期し
て選択状態信号ＳＥＬ−Ｃのレベルを保持し、これをＡ
ＮＤ回路２６、ＮＯＲ回路４２およびＮＯＲ回路４３に
出力している。

【００４９】フリップフロップ１２は、ＮＯＴ回路５１
において反転されたクロック信号clock Ａを受けてお
り、クロック信号clock Ａの立ち下がりエッジに同期し
て、ＮＯＲ回路４２の出力信号のレベルを保持し、これ
をＡＮＤ回路２２に出力している。フリップフロップ１
４は、ＮＯＴ回路５２において反転されたクロック信号
clock Ｂを受けており、クロック信号clock Ｂの立ち下
がりエッジに同期して、ＮＯＲ回路４３の出力信号のレ
ベルを保持し、これをＡＮＤ回路２４に出力している。
フリップフロップ１６は、ＮＯＴ回路５３において反転
されたクロック信号clock Ｃを受けており、クロック信
号clock Ｃの立ち下がりエッジに同期して、ＮＯＲ回路
４４の出力信号のレベルを保持し、これをＡＮＤ回路２
６に出力している。

【００５０】ＡＮＤ回路２２は、フリップフロップ１１
の出力信号Ｓ１１とフリップフロップ１２の出力信号Ｓ
１２との論理積に応じた信号Ｓ１３をＡＮＤ回路２１に
出力する。ＡＮＤ回路２４は、フリップフロップ１３の
出力信号Ｓ１４とフリップフロップ１４の出力信号Ｓ１
５との論理積に応じた信号Ｓ１６をＡＮＤ回路２３に出
力する。ＡＮＤ回路２６は、フリップフロップ１５の出
力信号Ｓ１７とフリップフロップ１６の出力信号Ｓ１８
との論理積に応じた信号Ｓ１９をＡＮＤ回路２５に出力
する。ＡＮＤ回路２１は、ＡＮＤ回路２２の出力信号Ｓ
１３とクロック信号clock Ａとの論理積に応じた信号を
ＯＲ回路３２に出力する。ＡＮＤ回路２３は、ＡＮＤ回
路２４の出力信号Ｓ１６とクロック信号clock Ｂとの論
理積に応じた信号をＯＲ回路３２に出力する。ＡＮＤ回
路２５は、ＡＮＤ回路２６の出力信号Ｓ１９とクロック
信号clock Ｃとの論理積に応じた信号をＯＲ回路３２に
出力する。

【００５１】ＮＯＴ回路５１は、論理を反転させたクロ
ック信号clock Ａをフリップフロップ１１およびフリッ
プフロップ１２に供給する。ＮＯＴ回路５２は、論理を
反転させたクロック信号clock Ｂをフリップフロップ１
３およびフリップフロップ１４に供給する。ＮＯＴ回路
５３は、論理を反転させたクロック信号clock Ｃをフリ
ップフロップ１５およびフリップフロップ１６に供給す
る。

【００５２】デコーダ６０は、２ビットの切り換え信号
ＣＬＫ−ＳＥＬ０および切り換え信号ＣＬＫ−ＳＥＬ１
を受けて、選択状態信号ＳＥＬ−Ａ、選択状態信号ＳＥ
Ｌ−Ｂまたは選択状態信号ＳＥＬ−Ｃを生成し、これを
フリップフロップ１１、フリップフロップ１３、および
フリップフロップ１５にそれぞれ出力する。切り換え信
号ＣＬＫ−ＳＥＬ０および切り換え信号ＣＬＫ−ＳＥＬ
１に応じて、選択状態信号ＳＥＬ−Ａ、選択状態信号Ｓ
ＥＬ−Ｂ、または選択状態信号ＳＥＬ−Ｃの何れか１つ
がハイレベルに設定される。

【００５３】上述した構成を有するクロック切り換え回
路の動作について、フローチャートを参照しながら説明
する。図６は、図５に示したクロック切り換え回路の動
作を説明するためのタイミングチャートである。図６に
示したタイミングチャートは、クロック信号clock Ａ、
選択状態信号ＳＥＬ−Ａ、フリップフロップ１１の出力
信号Ｓ１１、フリップフロップ１２の出力信号Ｓ１２、
ＡＮＤ回路２２の出力信号Ｓ１３、クロック信号clock
Ｂ、選択状態信号ＳＥＬ−Ｂ、フリップフロップ１３の
出力信号Ｓ１４、フリップフロップ１４の出力信号Ｓ１
５、ＡＮＤ回路２４の出力信号Ｓ１６、クロック信号cl
ock Ｃ、選択状態信号ＳＥＬ−Ｃ、フリップフロップ１
５の出力信号Ｓ１７、フリップフロップ１６の出力信号
Ｓ１８、ＡＮＤ回路２６の出力信号Ｓ１９、およびクロ
ック切り換え回路が出力するクロック信号clock ＯＵＴ
の波形を示している。

【００５４】（時刻Ｔ６１）切り換え信号ＣＬＫ−ＳＥ
Ｌ０および切り換え信号ＣＬＫ−ＳＥＬ１に応じて、選
択状態信号ＳＥＬ−Ａがハイレベルからローレベルに変
化するとともに、選択状態信号ＳＥＬ−Ｂがローレベル
からハイレベルに変化する。 （時刻Ｔ６２）クロック信号clock Ｂの立ち下がりエッ
ジにおいて、選択状態信号ＳＥＬ−Ｂを受けたフリップ
フロップ１３の出力信号Ｓ１４がローレベルからハイレ
ベルに変化する。また、信号Ｓ１４がハイレベルとなる
ことにより、ＮＯＲ回路４２の出力信号がハイレベルか
らローレベルに変化する。

【００５５】（時刻Ｔ６３）クロック信号clock Ａの立
ち下がりエッジにおいて、選択状態信号ＳＥＬ−Ａを受
けたフリップフロップ１１の出力信号Ｓ１１がハイレベ
ルからローレベルに変化する。また、ＮＯＲ回路４２の
出力信号はローレベルになっているので、これを受けた
フリップフロップ１２の出力信号Ｓ１２はハイレベルか
らローレベルに変化する。したがって、信号Ｓ１１およ
び信号Ｓ１２を受けたＡＮＤ回路２２の出力信号Ｓ１３
はハイレベルからローレベルに変化する。これにより、
ＡＮＤ回路２１の出力がローレベルになり、ＯＲ回路３
２からのクロック信号clock Ａの出力が停止される。ま
た、ローレベルの信号Ｓ１１および信号Ｓ１７を受けた
ＮＯＲ回路４３の出力がローレベルからハイレベルに変
化する。

【００５６】（時刻Ｔ６４）クロック信号clock Ｂの立
ち下がりエッジにおいて、ＮＯＲ回路４３のハイレベル
の出力を受けたフリップフロップ１４の出力信号Ｓ１５
はローレベルからハイレベルに変化する。これによりハ
イレベルの信号Ｓ１４および信号Ｓ１５を受けたＡＮＤ
回路２４の出力信号Ｓ１６がハイレベルとなって、ＡＮ
Ｄ回路２３によるゲートが開放される。このゲートを通
過したクロック信号clock Ｂが、クロック信号clock Ｏ
ＵＴとしてＯＲ回路３２から出力される。

【００５７】（時刻Ｔ６５）切り換え信号ＣＬＫ−ＳＥ
Ｌ０および切り換え信号ＣＬＫ−ＳＥＬ１に応じて、選
択状態信号ＳＥＬ−Ｂがハイレベルからローレベルに変
化するとともに、選択状態信号ＳＥＬ−Ｃがローレベル
からハイレベルに変化する。 （時刻Ｔ６６）クロック信号clock Ｃの立ち下がりエッ
ジにおいて、選択状態信号ＳＥＬ−Ｃを受けたフリップ
フロップ１５の出力信号Ｓ１７がローレベルからハイレ
ベルに変化する。また、信号Ｓ１７がハイレベルとなる
ことにより、ＮＯＲ回路４３の出力信号がハイレベルか
らローレベルに変化する。

【００５８】（時刻Ｔ６７）クロック信号clock Ｂの立
ち下がりエッジにおいて、選択状態信号ＳＥＬ−Ｂを受
けたフリップフロップ１３の出力信号Ｓ１４がハイレベ
ルからローレベルに変化する。また、ＮＯＲ回路４３の
出力信号はローレベルになっているので、これを受けた
フリップフロップ１４の出力信号Ｓ１５はハイレベルか
らローレベルに変化する。したがって、信号Ｓ１４およ
び信号Ｓ１５を受けたＡＮＤ回路２３の出力信号Ｓ１６
はハイレベルからローレベルに変化する。これにより、
ＡＮＤ回路２３の出力がローレベルになり、ＯＲ回路３
２からのクロック信号clock Ｂの出力が停止される。ま
た、ローレベルの信号Ｓ１１および信号Ｓ１４を受けた
ＮＯＲ回路４４の出力がローレベルからハイレベルに変
化する。

【００５９】（時刻Ｔ６８）クロック信号clock Ｃの立
ち下がりエッジにおいて、ＮＯＲ回路４４のハイレベル
の出力を受けたフリップフロップ１６の出力信号Ｓ１８
はローレベルからハイレベルに変化する。これによりハ
イレベルの信号Ｓ１７および信号Ｓ１８を受けたＡＮＤ
回路２６の出力信号Ｓ１９がハイレベルとなって、ＡＮ
Ｄ回路２５によるゲートが開放される。このゲートを通
過したクロック信号clock Ｃが、クロック信号clock Ｏ
ＵＴとしてＯＲ回路３２から出力される。

【００６０】以上説明したように、第２の実施形態にお
けるクロック切り換え回路によれば、クロック信号の数
が３つの場合においても、第１の実施形態と同様にして
クロックの切り換え時におけるノイズの発生を防止でき
る。なお、本発明においては切り換えるクロック信号の
数は限定されず、３つ以上の場合であっても以上と同様
の回路によってクロックの切り換えが可能である。

【００６１】＜第３の実施形態＞図７は、本発明のクロ
ック切り換え回路を用いて、デュアルポートＲＡＭをシ
ングルポートＲＡＭに置き換える例を示すブロック図で
ある。図７において、１００は本発明の第１の実施形態
におけるクロック切り換え回路を、２００はアドレス切
り換え回路を、３００はシングルポートＲＡＭを示す。

【００６２】アドレス切り換え回路２００は、切り換え
信号ＣＬＫ−ＳＥＬに応じて、データ書き込み時のアド
レスデータおよび制御信号Ｗ−ＡＤ、またはデータ読み
込み時のアドレスデータおよび制御信号Ｒ−ＡＤの何れ
か一方を選択して、シングルポートＲＡＭ３００に供給
する。シングルポートＲＡＭ３００は、クロック切り換
え回路１００によるクロック信号clock ＯＵＴに同期し
て動作し、切り換え回路２００から供給されるアドレス
データと制御信号に応じて、データ入力に供給されるデ
ータＷ−ＤＡＴＡを指定されたアドレスに書き込むか、
または指定されたアドレスからのデータＲ−ＤＡＴＡを
データ出力から出力する。

【００６３】クロック信号clock Ａが書き込み時のクロ
ック信号であり、クロック信号clock Ｂが読み出し時の
クロック信号である場合を例として説明する。シングル
ポートＲＡＭにデータを書き込む場合には、切り換え信
号ＣＬＫ−ＳＥＬによって、クロック切り換え回路１０
０にクロック信号clock Ａを出力させるとともに、アド
レス切り換え回路２００にデータ書き込み時のアドレス
データおよび制御信号Ｗ−ＡＤを出力させる。また、シ
ングルポートＲＡＭからデータを読み出す場合には、切
り換え信号ＣＬＫ−ＳＥＬによって、クロック切り換え
回路１００にクロック信号clock Ｂを出力させるととも
に、アドレス切り換え回路２００にデータ読み出し時の
アドレスデータおよび制御信号Ｒ−ＡＤを出力させる。
このようにして、本発明の簡易な構成による切り換え回
路を用いることによりシングルポートＲＡＭ３００をあ
たかもデュアルポートＲＡＭのように使用することがで
きるので、デュアルポートＲＡＭのために使用していた
回路面積を縮小させることができる。これにより、装置
を小型化でき、またコストを削減できる。

【００６４】

【発明の効果】本発明によれば、クロックの切り換え信
号のタイミングに依らず、クロックの切り換え時におけ
るノイズの発生を防止できる。また、任意の数のクロッ
ク信号から１つのクロック信号を選択して切り換えるこ
とができる。

【図面の簡単な説明】

【図１】本発明によるクロック切り換え回路の第１の実
施形態を示す回路図である。

【図２】図１に示したクロック切り換え回路の動作を説
明するための第１のタイミングチャートである。

【図３】図１に示したクロック切り換え回路の動作を説
明するための第２のタイミングチャートである。

【図４】クロック切り換え時に発生するノイズの影響を
説明するためのタイミングチャートである。

【図５】本発明によるクロック切り換え回路の第２の実
施形態を示す回路図である。

【図６】図５に示したクロック切り換え回路の動作を説
明するためのタイミングチャートである。

【図７】本発明のクロック切り換え回路を用いて、デュ
アルポートＲＡＭをシングルポートＲＡＭに置き換える
例を示すブロック図である。

【図８】切り換え信号に応じてクロック信号を非同期に
切り換える基本的なクロック切り換え回路の回路図であ
る。

【図９】図８に示したクロック切り換え回路の動作を説
明するためのタイミングチャートである。

【符号の説明】

１１〜１６…フリップフロップ、２１〜２６…ＡＮＤ回
路、３１，３２…ＯＲ回路、４１〜４４…ＮＯＲ回路、
５１〜５３…ＮＯＴ回路、６０…デコーダ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 クロック選択信号に応じて、複数のクロ
   ック信号から一つのクロック信号を選択して出力するク
   ロック切り換え回路であって、 上記複数のクロック信号のそれぞれについて、上記クロ
   ック選択信号により選択された状態にあるか否かを検出
   し、当該検出状態を対応するクロック信号に同期して記
   録する第１の記録手段と、 上記複数のクロック信号のそれぞれについて、上記第１
   の記録手段に記録されている状態が、対応するクロック
   信号のみが選択されている第１の選択状態か、または対
   応するクロック信号以外の他のクロック信号の少なくと
   も一つが選択されている第２の選択状態の何れにあるか
   を検出し、当該検出状態を対応するクロック信号に同期
   して記録する第２の記録手段と、 上記第１の記録手段において選択された状態を記録さ
   れ、かつ上記第２の記録手段において上記第１の選択状
   態が記録されたクロック信号を選択して出力する選択手
   段とを有するクロック切り換え回路。
2. 【請求項２】 上記第１の記録手段および上記第２の記
   録手段は、第１のレベルと第２のレベルとの間でレベル
   が変化する上記クロック信号を受けて、当該クロック信
   号が上記第１のレベルから上記第２のレベルに変化する
   時点に同期して検出状態を記録し、 上記選択手段は、上記第１の記録手段において選択され
   た状態を記録され、かつ上記第２の記録手段において上
   記第１の選択状態が記録されたクロック信号が無い場合
   に、上記第２のレベルを出力する、 請求項１に記載のクロック切り換え回路。
3. 【請求項３】 上記クロック選択信号に応じて、それぞ
   れのクロック信号の選択状態を示す選択状態信号を生成
   する選択状態信号生成手段を有し、 上記第１の記録手段は、上記選択状態信号を記録する、 請求項１に記載のクロック切り換え回路。
4. 【請求項４】 選択信号に応じて、複数のクロック信号
   から一つのクロック信号を選択して出力するクロック切
   り換え回路と、 上記選択信号に応じて、複数のアドレス信号から一つの
   アドレス信号を選択して出力するアドレス切り換え回路
   と、 上記クロック切り換え回路によるクロック信号に同期し
   て、上記アドレス切り換え回路によるアドレス信号に応
   じたアドレスに対し、データの書き込みおよび読み出し
   を行う記憶手段とを有する記憶装置。
5. 【請求項５】 上記クロック切り換え回路は、 上記複数のクロック信号のそれぞれについて、上記選択
   信号により選択された状態にあるか否かを検出し、当該
   検出状態を対応するクロック信号に同期して記録する第
   １の記録手段と、 上記複数のクロック信号のそれぞれについて、上記第１
   の記録手段に記録されている状態が、対応するクロック
   信号のみが選択されている第１の選択状態か、または対
   応するクロック信号以外の他のクロック信号の少なくと
   も一つが選択されている第２の選択状態の何れにあるか
   を検出し、当該検出状態を対応するクロック信号に同期
   して記録する第２の記録手段と、 上記第１の記録手段において選択された状態を記録さ
   れ、かつ上記第２の記録手段において上記第１の選択状
   態が記録されたクロック信号を選択して出力する選択手
   段とを含む、 請求項４に記載の記憶装置。
6. 【請求項６】 上記第１の記録手段および上記第２の記
   録手段は、第１のレベルと第２のレベルとの間でレベル
   が変化する上記クロック信号を受けて、当該クロック信
   号が上記第１のレベルから上記第２のレベルに変化する
   時点に同期して検出状態を記録し、 上記選択手段は、上記第１の記録手段において選択され
   た状態を記録され、かつ上記第２の記録手段において上
   記第１の選択状態が記録されたクロック信号が無い場合
   に、上記第２のレベルを出力する、 請求項５に記載の記憶装置。
7. 【請求項７】 上記クロック選択信号に応じて、それぞ
   れのクロック信号の選択状態を示す選択状態信号を生成
   する選択状態信号生成手段を有し、 上記第１の記録手段は、上記選択状態信号を記録する、 請求項５に記載の記憶装置。