JP6629640B2 - コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム - Google Patents
コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム Download PDFInfo
- Publication number
- JP6629640B2 JP6629640B2 JP2016043552A JP2016043552A JP6629640B2 JP 6629640 B2 JP6629640 B2 JP 6629640B2 JP 2016043552 A JP2016043552 A JP 2016043552A JP 2016043552 A JP2016043552 A JP 2016043552A JP 6629640 B2 JP6629640 B2 JP 6629640B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command
- buffers
- state machine
- intermediate processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Memory System (AREA)
Description
以下、図1乃至6を参照して本発明に係るコマンド制御装置について詳説する。
図1において、チャンネルA乃至Dを経由して受信したコマンド信号A乃至Dは、それぞれバッファ200−1乃至200−4に入力される。
通信システムで使用されるコマンド制御装置であって、
複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力する複数のバッファと、
前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力するステートマシンとを備えることを特徴とするコマンド制御装置。
付記1に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を選択した後、前記複数のバッファにおいて、他の中間処理コマンド信号が当該複数のバッファから出力されるまで、破棄されることなく保持され続けることを特徴とするコマンド制御装置。
付記1又は2に記載のコマンド制御装置であって、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御装置。
付記3に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の組み合わせに基づき、前記複数の中間処理コマンド信号の選択及び出力の順序を決定することを特徴とするコマンド制御装置。
付記1乃至4のいずれか1に記載のコマンド制御装置であって、
前記ステートマシンが、当該ステートマシンを初期化するリセット信号を生成し、該リセット信号を当該ステートマシンに送信することを特徴とするコマンド制御装置。
付記1乃至5のいずれか1に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数のバッファを初期化するリセット信号を生成し、該リセット信号を前記複数のバッファに送信することを特徴とするコマンド制御装置。
付記1乃至6のいずれか1に記載のコマンド制御装置であって、
前記複数のバッファの各々が、当該複数のバッファの各々を初期化するリセット信号を生成し、該リセット信号を当該複数のバッファの各々に送信することを特徴とするコマンド制御装置。
通信システムで使用されるコマンド制御方法であって、
複数のバッファが、複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力し、
ステートマシンが、前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力することを特徴とするコマンド制御方法。
付記8に記載のコマンド制御方法であって、
前記ステートマシンが、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を選択した後、前記複数のバッファにおいて、他の中間処理コマンド信号が当該複数のバッファから出力されるまで、破棄されることなく保持され続けることを特徴とするコマンド制御方法。
付記8又は9に記載のコマンド制御方法であって、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御方法。
付記10に記載のコマンド制御方法であって、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の組み合わせに基づき、前記複数の中間処理コマンド信号の選択及び出力の順序を決定することを特徴とするコマンド制御方法。
付記8乃至11のいずれか1に記載のコマンド制御方法であって、
前記ステートマシンが、当該ステートマシンを初期化するリセット信号を生成し、該リセット信号を当該ステートマシンに送信することを特徴とするコマンド制御方法。
付記8乃至12のいずれか1に記載のコマンド制御方法であって、
前記ステートマシンが、前記複数のバッファを初期化するリセット信号を生成し、該リセット信号を前記複数のバッファに送信することを特徴とするコマンド制御方法。
付記8乃至13のいずれか1に記載のコマンド制御方法であって、
前記複数のバッファの各々が、当該複数のバッファの各々を初期化するリセット信号を生成し、該リセット信号を当該複数のバッファの各々に送信することを特徴とするコマンド制御方法。
通信システムで使用されるコマンド制御方法をコンピュータに実行させるためのコマンド制御プログラムであって、
前記コマンド制御方法は、
複数のバッファが、複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力し、
ステートマシンが、前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力することを特徴とするコマンド制御プログラム。
付記15に記載のコマンド制御プログラムであって、
前記コマンド方法は、
前記ステートマシンが、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を選択した後、前記複数のバッファにおいて、他の中間処理コマンド信号が当該複数のバッファから出力されるまで、破棄されることなく保持され続けることを特徴とするコマンド制御プログラム。
付記15又は16に記載のコマンド制御プログラムであって、
前記コマンド方法は、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御プログラム。
付記17に記載のコマンド制御プログラムであって、
前記コマンド制御方法は、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の組み合わせに基づき、前記複数の中間処理コマンド信号の選択及び出力の順序を決定することを特徴とするコマンド制御プログラム。
付記15乃至18のいずれか1に記載のコマンド制御プログラムであって、
前記コマンド制御方法は、
前記ステートマシンが、当該ステートマシンを初期化するリセット信号を生成し、該リセット信号を当該ステートマシンに送信することを特徴とするコマンド制御プログラム。
付記15乃至19のいずれか1に記載のコマンド制御プログラムであって、
前記コマンド制御方法は、
前記ステートマシンが、前記複数のバッファを初期化するリセット信号を生成し、該リセット信号を前記複数のバッファに送信することを特徴とするコマンド制御プログラム。
付記15乃至20のいずれか1に記載のコマンド制御プログラムであって、
前記コマンド制御方法は、
前記複数のバッファの各々が、当該複数のバッファの各々を初期化するリセット信号を生成し、該リセット信号を当該複数のバッファの各々に送信することを特徴とするコマンド制御プログラム。
200 200−1 200−2 200−3 200−4 バッファ
210 カウンタ 220 シフトレジスタ 230 ディテクタ 240 タイミング
300 ステートマシン
310 順序回路 320 セレクタ
Claims (8)
- 通信システムで使用されるコマンド制御装置であって、
複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力する複数のバッファと、
前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力するステートマシンとを備え、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御装置。 - 請求項1に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を選択した後、前記複数のバッファにおいて、他の中間処理コマンド信号が当該複数のバッファから出力されるまで、破棄されることなく保持され続けることを特徴とするコマンド制御装置。 - 請求項1または2に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の組み合わせに基づき、前記複数の中間処理コマンド信号の選択及び出力の順序を決定することを特徴とするコマンド制御装置。 - 請求項1乃至3のいずれか1項に記載のコマンド制御装置であって、
前記ステートマシンが、当該ステートマシンを初期化するリセット信号を生成し、該リセット信号を当該ステートマシンに送信することを特徴とするコマンド制御装置。 - 請求項1乃至4のいずれか1項に記載のコマンド制御装置であって、
前記ステートマシンが、前記複数のバッファを初期化するリセット信号を生成し、該リセット信号を前記複数のバッファに送信することを特徴とするコマンド制御装置。 - 請求項1乃至5のいずれか1項に記載のコマンド制御装置であって、
前記複数のバッファの各々が、当該複数のバッファの各々を初期化するリセット信号を生成し、該リセット信号を当該複数のバッファの各々に送信することを特徴とするコマンド制御装置。 - 通信システムで使用されるコマンド制御方法であって、
複数のバッファが、複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力し、
ステートマシンが、前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力し、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御方法。 - 通信システムで使用されるコマンド制御方法をコンピュータに実行させるためのコマンド制御プログラムであって、
前記コマンド制御方法は、
複数のバッファが、複数の通信チャンネルの各々からコマンド信号を受信し、該コマンド信号の保持とビット検出をし、検出結果が正常であれば該コマンド信号を、前記検出結果が異常であればLOW信号を、中間処理コマンド信号として出力し、
ステートマシンが、前記複数のバッファが出力する複数の中間処理コマンド信号を受信し、前記複数の中間処理コマンド信号の中から1つの中間処理コマンド信号を順次選択して、コマンド処理信号として出力し、
前記複数のバッファの各々が、前記検出結果に基づいてフラグ信号を生成した後、該フラグ信号を前記ステートマシンに送信し、
前記ステートマシンが、前記複数のバッファから受信した複数の前記フラグ信号の各々に基づき、前記複数のバッファの各々のコマンド信号受信状態を検知することを特徴とするコマンド制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016043552A JP6629640B2 (ja) | 2016-03-07 | 2016-03-07 | コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016043552A JP6629640B2 (ja) | 2016-03-07 | 2016-03-07 | コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017161996A JP2017161996A (ja) | 2017-09-14 |
JP6629640B2 true JP6629640B2 (ja) | 2020-01-15 |
Family
ID=59853053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016043552A Active JP6629640B2 (ja) | 2016-03-07 | 2016-03-07 | コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6629640B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7502916B2 (en) * | 2005-12-02 | 2009-03-10 | Infineon Technologies Flash Gmbh & Co. Kg | Processing arrangement, memory card device and method for operating and manufacturing a processing arrangement |
JP5381049B2 (ja) * | 2008-12-01 | 2014-01-08 | 富士通株式会社 | 送信装置、および受信装置 |
JP5428687B2 (ja) * | 2009-09-14 | 2014-02-26 | 株式会社リコー | メモリ制御装置 |
-
2016
- 2016-03-07 JP JP2016043552A patent/JP6629640B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017161996A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3106978B1 (en) | Digital true random number generator based on s-boxes | |
US9311975B1 (en) | Bi-synchronous electronic device and FIFO memory circuit with jump candidates and related methods | |
JP6629640B2 (ja) | コマンド制御装置、コマンド制御方法、及びコマンド制御プログラム | |
US9286260B2 (en) | Serial-to parallel converter using serially-connected stages | |
KR20160068571A (ko) | 반도체 장치 | |
CN106024045B (zh) | 半导体器件 | |
US8290734B2 (en) | Semiconductor integrated circuit | |
EP3641138A1 (en) | Demultiplexer circuit, and semiconductor integrated circuit | |
JP5082954B2 (ja) | 信号処理回路 | |
CN109155798B (zh) | 一种异步fifo电路及时延确定方法 | |
US20140325300A1 (en) | Semiconductor device | |
JP2020145356A (ja) | 集積回路装置 | |
KR20160058501A (ko) | 반도체 장치 및 동작 방법 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
CN111600784B (zh) | 数据处理方法、网络设备、主控板及逻辑芯片 | |
US7401106B2 (en) | Maximum change data pattern | |
JP6492467B2 (ja) | 受信回路及び半導体集積回路 | |
KR100667546B1 (ko) | 직렬 데이터 링크의 테스트 장치 및 방법 | |
JP2018201252A (ja) | 受信回路及び半導体集積回路 | |
US9903911B2 (en) | Test setting circuit, semiconductor device, and test setting method | |
JP6366103B2 (ja) | 半導体装置及びデータ出力方法 | |
JP2009278394A (ja) | メッセージ送信回路及び半導体集積回路 | |
JP2015158824A (ja) | 同期式シリアル通信方法およびスレーブ装置 | |
JP2012039472A (ja) | 半導体集積回路及びエッジ検出方法 | |
JPWO2020144737A1 (ja) | データ通信装置及びデータ通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160921 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170707 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6629640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |