CN111600784B - 数据处理方法、网络设备、主控板及逻辑芯片 - Google Patents

Abstract

本申请实施例提供一种数据处理方法、网络设备、主控板及逻辑芯片，该方法包括：在使能训练过程中，确定采样时钟，采样时钟是原始时钟的N倍；原始时钟是业务板通过数据总线向主控板发送数据时使用的时钟；根据采样时钟对业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；根据多个采样训练数据确定时钟边沿位置；在训练过程结束后，基于时钟边沿位置，根据采样时钟对业务板发送的原始应用数据进行采样，得到目标应用数据，目标应用数据包括N个应用子数据；将N个应用子数据中的一个应用子数据输出给处理器。通过本申请实施例的技术方案，主控板能够正确接收数据，保证读写操作的稳定性。

Description

数据处理方法、网络设备、主控板及逻辑芯片

技术领域

本申请涉及通信技术领域，尤其是涉及一种数据处理方法、网络设备、主控板及逻辑芯片。

背景技术

网络设备(如路由器、交换机等)可以包括主控板和业务板(也可以称为子卡)，主控板可通过低电压差分信号(Low Voltage Differential Signaling，LVDS)总线与业务板连接。例如，主控板通过LVDS总线1与业务板1连接，主控板通过LVDS总线2与业务板2连接，每个LVDS总线之间均是相互独立的。

LVDS总线由3对差分线组成，如差分线A、差分线B和差分线C。主控板向业务板发送数据时，通过差分线A向业务板发送时钟信号，并通过差分线B向业务板发送数据。业务板通过差分线A接收到时钟信号后，根据该时钟信号从差分线B接收数据，从而正确接收数据。但是，业务板向主控板发送数据时，业务板通过差分线C向主控板发送数据，而无法向主控板发送时钟信号，导致主控板无法利用时钟信号从差分线C接收数据，从而无法正确接收数据。

发明内容

本申请提供一种数据处理方法，网络设备包括主控板和业务板，所述主控板通过数据总线与所述业务板连接，所述主控板包括逻辑芯片以及处理器，所述方法应用于所述逻辑芯片，所述方法包括：

在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，所述N为大于或者等于3的正整数；其中，所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；根据所述多个采样训练数据确定时钟边沿位置；

在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；将所述N个应用子数据中的一个应用子数据输出给处理器。

本申请提供一种逻辑芯片，应用于主控板，所述主控板通过数据总线与业务板连接，所述主控板还包括处理器，所述逻辑芯片包括：

确定模块，用于在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或等于3的正整数；所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；

采样模块，用于根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；

所述确定模块，还用于根据所述多个采样训练数据确定时钟边沿位置；

所述采样模块，还用于在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；

输出模块，用于将所述N个应用子数据中的一个应用子数据输出给处理器。

本申请提供一种主控板，所述主控板通过数据总线与业务板连接，所述主控板包括上述的逻辑芯片和处理器；其中：

所述处理器，用于从所述逻辑芯片获取一个应用子数据。

本申请提供一种网络设备，所述网络设备包括主控板和业务板，所述主控板通过数据总线与所述业务板连接，所述主控板包括上述的逻辑芯片和处理器。

由以上技术方案可见，本申请实施例中，能够利用原始训练数据自动训练时钟边沿位置，继而利用时钟边沿位置正确采样应用数据，保证读写操作的稳定性。虽然主控板无法利用时钟信号接收数据，主控板也能够正确接收数据。

附图说明

为了更加清楚地说明本申请实施例或者现有技术中的技术方案，下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据本申请实施例的这些附图获得其他的附图。

图1A和图1B是本申请一种实施方式中的网络设备的硬件结构图；

图2A和图2B是本申请一种实施方式中的数据采样的示意图；

图3是本申请一种实施方式中的数据处理方法的流程图；

图4A和图4B是本申请一种实施方式中的原始训练数据采样的示意图；

图5是本申请一种实施方式中的移位组合的示意图；

图6是本申请一种实施方式中的逻辑芯片的硬件结构图；

图7是本申请一种实施方式中的网络设备的硬件结构图。

具体实施方式

在本申请实施例使用的术语仅仅是出于描述特定实施例的目的，而非限制本申请实施例。本申请实施例和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请实施例可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，此外，所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

本申请实施例中提出一种网络设备(如路由器、交换机等)，该网络设备可以包括主控板和至少一个业务板(也可以称为子卡)，主控板可以通过数据总线与每个业务板连接，该数据总线可以包括但不限于LVDS总线，对此数据总线的类型不做限制，为了方便描述，后续以LVDS总线为例进行说明。

参见图1A和图1B所示，为本申请实施例的应用场景示意图。主控板通过LVDS总线1与业务板1连接，主控板通过LVDS总线2与业务板2连接，以此类推，主控板通过LVDS总线n与业务板n连接。在图1A中，主控板通过LVDS总线与业务板连接，在图1B中，主控板通过LVDS总线连接到背板，业务板通过LVDS总线连接到背板，即主控板通过背板与业务板连接。

LVDS总线由3对差分线组成，如差分线A、差分线B和差分线C。

对于主控板来说，差分线A是时钟发送总线(LVDS_CLK_TX)，即主控板通过差分线A向业务板发送时钟信号(即随路时钟信号)。差分线B是数据发送总线(LVDS_TX)，即主控板通过差分线B向业务板发送数据。差分线C是数据接收总线(LVDS_RX)，即主控板通过差分线C接收业务板发送的数据。

对于业务板来说，差分线A是时钟接收总线(LVDS_CLK_RX)，即业务板通过差分线A接收主控板发送的时钟信号。差分线B是数据接收总线(LVDS_RX)，即业务板通过差分线B接收主控板发送的数据。差分线C是数据发送总线(LVDS_TX)，即业务板通过差分线C向主控板发送数据。

参见图2A所示，主控板根据原始时钟向业务板发送时钟信号，例如，主控板通过差分线A向业务板发送时钟信号。在每个时钟周期，如时刻T1到时刻T2是一个时钟周期，主控板向业务板发送一个高电平时钟信号和一个低电平时钟信号。时钟周期的长度(即时刻T1与时刻T2的间隔)由原始时钟确定，如原始时钟是100M时，表示频率是100M每秒，即每秒对应1亿个时钟周期。

当主控板通过差分线B向业务板发送数据时，需要在下降沿跳变到上升沿的时刻，开始发送数据，且在一个时钟周期，只发送1个bit的数据(如0或1)。

参见图2A所示，时刻T1是下降沿跳变到上升沿的时刻，主控板从时刻T1开始发送数据D0，在时刻T1到时刻T2的这个时钟周期，只发送1个bit的数据D0。时刻T2是下降沿跳变到上升沿的时刻，主控板从时刻T2开始发送数据D1，在时刻T2对应的这个时钟周期，只发送1个bit的数据D1，以此类推。

参见图2A所示，主控板向业务板发送时钟信号后，业务板可以通过差分线A接收到该时钟信号。在每个时钟周期，业务板可以接收到一个高电平时钟信号和一个低电平时钟信号。由于主控板与业务板之间存在传输延迟，因此，当传输延迟是delay时，业务板的一个时钟周期为时刻T1+delay到时刻T2+delay。

主控板向业务板发送数据时，由于主控板在一个时钟周期只发送1个bit的数据，因此，业务板在每个时钟周期只采样一次数据即可。参见图2A所示，业务板在时刻T1+delay接收到高电平时钟信号时，确定时刻T1+delay是下降沿跳变到上升沿的时刻，即时刻T1+delay的数据是起始位置，由于时刻T1+delay到时刻T2+delay是一个时钟周期，因此，时刻T2+delay的数据是结束位置。

理论上，从起始位置到结束位置之间的数据均是数据D0，也就是说，业务板采样起始位置到结束位置之间的任意数据时，均能够得到正确的数据D0。但是，在实际应用中，业务板采样数据D0的边沿位置时，如起始位置附近、结束位置附近等，有可能得到错误的数据。例如，当数据D0是0时，业务板采样数据D0的边沿位置时，得到的数据可能是1，当数据D0是1时，业务板采样数据D0的边沿位置时，得到的数据可能是0，即业务板得到了错误的数据。

针对上述问题，业务板确定时刻T1+delay的数据是起始位置，时刻T2+delay的数据是结束位置后，还可以根据时刻T1+delay和时刻T2+delay确定采样时刻，即上升沿跳变到下降沿的时刻T3。由于时刻T3的数据是数据D0的中心位置，因此，采样中心位置的数据(即时刻T3的数据)时，能够得到正确的数据D0。

综上所述，主控板向业务板发送数据时，业务板基于时钟信号确定上升沿跳变到下降沿的时刻T3，通过采样时刻T3的数据时，得到正确的数据D0。

参见图2B所示，业务板根据原始时钟(业务板的原始时钟与主控板的原始时钟相同或者不同)向主控板发送数据，例如，业务板可以通过差分线C向主控板发送数据，但是，业务板不会通过LVDS总线向主控板发送时钟信号。

在业务板向主控板发送数据时，业务板也需要在下降沿跳变到上升沿的时刻(即时钟周期的开始时刻)，开始发送数据，且业务板在一个时钟周期只发送1个bit的数据(如0或1)，时钟周期的长度可以由原始时钟确定，如原始时钟是100M时，表示频率是100M每秒，即每秒对应1亿个时钟周期。

参见图2B所示，时刻t1是下降沿跳变到上升沿的时刻，业务板从时刻t1开始发送数据F0，且在时刻t1到时刻t2的这个时钟周期，只发送1个bit的数据F0。时刻t2是下降沿跳变到上升沿的时刻，业务板从时刻t2开始发送数据F1，且在时刻t2对应的这个时钟周期，只发送1个bit的数据F1，以此类推。

业务板向主控板发送数据时，由于业务板在一个时钟周期只发送1个bit的数据，因此，主控板在通过差分线C接收到业务板发送的数据后，主控板在每个时钟周期只采样一次数据即可。参见图2B所示，时刻t1+delay的数据是起始位置，时刻t2+delay的数据是结束位置，理论上，从起始位置到结束位置之间的数据均是数据F0，也就是说，主控板采样起始位置到结束位置之间的任意数据时，均能够得到正确的数据F0。但是，在实际应用中，主控板采样数据F0的边沿位置时，有可能得到错误的数据。例如，当数据F0是0时，主控板采样数据F0的边沿位置时，得到的数据可能是1，当数据F0是1时，主控板采样数据F0的边沿位置时，得到的数据可能是0，即主控板得到了错误的数据。

进一步的，在传统方式中，由于业务板不会向主控板发送时钟信号，因此，主控板无法基于时钟信号确定时刻t1+delay和时刻t2+delay，也就是说，主控板无法根据时刻t1+delay和时刻t2+delay确定采样时刻t3，这样，主控板无法采样中心位置的数据(即时刻T3的数据)时，可能无法得到正确的数据F0。

针对上述发现，本申请实施例提出一种数据处理方法，可以应用于网络设备，网络设备可以包括主控板和至少一个业务板，后续以一个业务板为例，且主控板通过数据总线(如LVDS总线)与业务板连接。本申请实施例中，在业务板向主控板发送数据时，业务板在一个时钟周期只发送1个bit的数据。主控板接收到业务板发送的数据时，主控板在每个时钟周期采样多次数据，即每个时钟周期得到多个数据，而不是采样一次数据。针对每个时钟周期得到的多个数据，主控板可以根据时钟边沿位置从所述多个数据中选取正确的数据。

以下结合具体实施例，对本申请实施例的数据处理方法进行说明。

在一个例子中，网络设备包括主控板和业务板，主控板通过数据总线(如LVDS总线)与业务板连接。主控板包括逻辑芯片和处理器，处理器可以为CPU，逻辑芯片可以包括复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、现场可编程门阵列(Field Programmable Gate Array，FPGA)、或者专用集成电路(Application SpecificIntegrated Circuit，ASIC)等。

在上述应用场景下，参见图3所示，为本申请实施例中提出的数据处理方法的流程示意图，该方法应用于主控板的逻辑芯片，该方法可以包括：

步骤301，在使能训练过程中，逻辑芯片确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或者等于3的正整数；其中，所述原始时钟是业务板通过数据总线(如LVDS总线)向主控板发送数据时使用的时钟。

例如，主控板可以配置原始时钟A，主控板通过数据总线向业务板发送数据时，是基于原始时钟A向业务板发送数据，具体发送过程可以参见上述实施例。业务板能够获知主控板的原始时钟A，业务板通过数据总线向主控板发送数据时，是基于原始时钟A向主控板发送数据，也就是说，业务板的原始时钟需要参考主控板的原始时钟，即业务板的原始时钟与主控板的原始时钟相同。

又例如，业务板可以配置原始时钟B，业务板通过数据总线向主控板发送数据时，是基于原始时钟B向主控板发送数据，也就是说，业务板的原始时钟不需要参考主控板的原始时钟，即业务板的原始时钟与主控板的原始时钟可以相同，或者，业务板的原始时钟与主控板的原始时钟也可以不同。

综上所述，无论业务板的原始时钟与主控板的原始时钟是否相同，业务板均基于原始时钟向主控板发送数据，也就是说，该原始时钟是业务板通过数据总线向主控板发送数据时使用的时钟，且逻辑芯片可以获知业务板的原始时钟，如原始时钟可以是50M、100M等，对此不做限制，后续以100M为例。

逻辑芯片获知业务板的原始时钟后，可以确定主控板的采样时钟，采样时钟是原始时钟的N倍，N为大于或者等于3的正整数，如N是4、8、12等，对此不做限制，后续以N是8为例，也就是说，采样时钟是原始时钟的8倍。

在传统方式中，业务板通过原始时钟向主控板发送数据，主控板根据原始时钟确定时钟周期，也就是说，业务板发送数据的时钟周期与主控板采样数据的时钟周期相同。基于此，业务板在一个时钟周期(后续称为时钟周期A)只发送1个bit的数据，而主控板在一个时钟周期A内只采样一次数据。

与传统方式不同的是，本申请实施例中，业务板通过原始时钟向主控板发送数据，主控板根据采样时钟确定时钟周期，也就是说，业务板发送数据的时钟周期与主控板采样数据的时钟周期不同。若采样时钟是原始时钟的8倍，业务板发送数据的时钟周期为时钟周期A，主控板采样数据的时钟周期为时钟周期B，则时钟周期A对应8个时钟周期B。基于此，业务板在时钟周期A发送1个bit的数据，而主控板在每个时钟周期B采样一次数据，这样，主控板在时钟周期A内会采样8次数据，即主控板在时钟周期A得到8个数据。

可选地，在一个例子中，逻辑芯片可以包括对齐训练寄存器，当需要触发对齐训练时，处理器可以将对齐训练寄存器设置为第一标识，第一标识表示未完成对齐操作，即未确定时钟边沿位置。逻辑芯片检测到对齐训练寄存器为第一标识时，确定已使能训练过程。逻辑芯片确定时钟边沿位置后，可以向处理器发送训练成功消息，处理器在接收到训练成功消息后，可以将对齐训练寄存器设置为第二标识，第二标识表示已完成对齐操作，即已确定时钟边沿位置。逻辑芯片检测到对齐训练寄存器为第二标识时，确定训练过程已结束。

示例性的，处理器在检测到业务板的在位信号(表示有业务板插入到背板)时，确定需要触发对齐训练，并将对齐训练寄存器设置为第一标识；或者，在业务板已插入到背板后的任意时刻，处理器可以确定需要触发对齐训练，并将对齐训练寄存器设置为第一标识。当然，上述只是示例，对此不做限制。

步骤302，逻辑芯片根据采样时钟对业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据。

针对业务板通过数据总线向主控板发送的数据，可以区分为原始训练数据和原始应用数据。其中，原始训练数据不是真正有效的数据，可以是业务板随机生成的空闲码，原始训练数据用于确定时钟边沿位置，而不需要利用原始训练数据执行业务操作。在使能训练过程中，业务板向主控板发送的数据是原始训练数据。原始应用数据是真正有效的数据，需要利用原始应用数据执行业务操作。在训练过程结束后，业务板向主控板发送的数据是原始应用数据。

参见图4A所示，业务板的原始时钟是100M，主控板的采样时钟是800M，业务板根据原始时钟确定时钟周期A，逻辑芯片根据采样时钟确定时钟周期B，时钟周期A对应8个时钟周期B。业务板根据时钟周期A发送原始训练数据，逻辑芯片根据时钟周期B对原始训练数据进行采样，得到采样训练数据。

在时钟周期A内，业务板发送1个bit的原始训练数据F0，F0为1，逻辑芯片在每个时钟周期B对原始训练数据进行采样，在时钟周期A对应的8个时钟周期B会采样8次，8次采样的数据都是1，将8次采样得到的“11111111”称为采样训练数据，每次采样的数据称为训练子数据，即采样训练数据包括8个训练子数据。在下一个时钟周期A内，业务板发送1个bit的原始训练数据F1，F1为0，逻辑芯片在每个时钟周期B对原始训练数据进行采样，在时钟周期A对应的8个时钟周期B会采样8次，8次采样的数据都是0，即得到采样训练数据“00000000”。以此类推，业务板每个时钟周期A发送1个bit的原始训练数据，逻辑芯片在时钟周期A对应的8个时钟周期B会得到采样训练数据，这样，逻辑芯片可以得到多个采样训练数据，每个采样训练数据包括8个训练子数据。

步骤303，逻辑芯片根据多个采样训练数据确定时钟边沿位置。

参见图4A所示，针对业务板发送的原始训练数据F0，逻辑芯片采样得到采样训练数据“11111111”，针对采样训练数据“11111111”中的第8个1，即100M数据跳变边沿位置的1，由于位于跳变边沿，因此，采样时可能出现错误，即采样训练数据“11111111”可能为“11111110”。显然，如果将跳变边沿位置的数据输出，就可能得到错误的数据，因此，需要避免输出跳变边沿位置的数据。

在一个例子中，逻辑芯片需要确定时钟边沿位置(如100M数据跳变边沿位置)，如采样训练数据“11111111”的第8个1，正好是时钟边沿位置。但是，逻辑芯片在对原始训练数据进行采样时，不能自动识别出时钟边沿位置。

例如，参见图4B所示，由于传输延迟问题，业务板从时刻R1开始向主控板发送原始训练数据F0，逻辑芯片从时刻R2开始接收原始训练数据F0，也就是说，逻辑芯片得到的采样训练数据可能为“00111111”、“11000000”、“00111111”等，显然，采样训练数据“00111111”中的第8个位置，并不是时钟边沿位置，采样训练数据“11000000”中的第8个位置，也不是时钟边沿位置，以此类推。

针对上述发现，逻辑芯片得到多个采样训练数据后，还可以根据多个采样训练数据确定时钟边沿位置，例如，通过如下步骤确定时钟边沿位置：

步骤3031A，从多个采样训练数据中依次选取连续的两个采样训练数据。

例如，第一次选取，从多个采样训练数据中选取第一个采样训练数据和第二个采样训练数据，基于第一个采样训练数据和第二个采样训练数据进行处理。第二次选取，从多个采样训练数据中选取第二个采样训练数据和第三个采样训练数据，基于第二个采样训练数据和第三个采样训练数据进行处理。第三次选取，从多个采样训练数据中选取第三个采样训练数据和第四个采样训练数据，基于第三个采样训练数据和第四个采样训练数据进行处理，以此类推。

又例如，第一次选取，从多个采样训练数据中选取第一个采样训练数据和第二个采样训练数据，基于第一个采样训练数据和第二个采样训练数据进行处理。第二次选取，从多个采样训练数据中选取第三个采样训练数据和第四个采样训练数据，基于第三个采样训练数据和第四个采样训练数据进行处理。第三次选取，从多个采样训练数据中选取第五个采样训练数据和第六个采样训练数据，基于第五个采样训练数据和第六个采样训练数据进行处理，以此类推。

步骤3032A，根据当前选取的两个采样训练数据获取目标训练数据，所述目标训练数据包括N个训练子数据。也就是说，一个采样训练数据包括N个训练子数据，两个采样训练数据包括2N个训练子数据，将2N个训练子数据中的连续N个训练子数据组成目标训练数据，即目标训练数据包括N个训练子数据。

例如，针对当前选取的两个采样训练数据，从前一个采样训练数据的后面选取连续的N1个训练子数据，从后一个采样训练数据的前面选取连续的N2个训练子数据，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据，N1与N2之和为N，N1大于或等于0，N2大于或等于0。

在一个例子中，根据当前选取的两个采样训练数据获取目标训练数据，可以包括：根据上次目标训练数据的第一窗口确定本次目标训练数据的第二窗口，第二窗口与第一窗口不同，第二窗口包括所述两个采样训练数据中的前一个采样训练数据后面的连续N1个训练子数据、所述两个采样训练数据中的后一个采样训练数据前面的连续N2个训练子数据，N1与N2之和为N；基于第二窗口，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据。

参见图5所示，第一次选取，从多个采样训练数据中选取第一个采样训练数据11111100和第二个采样训练数据00000011，上次目标训练数据的第一窗口为空，本次目标训练数据的第二窗口参见图5所示，因此，基于第二窗口得到目标训练数据“11111100”，并基于目标训练数据“11111100”进行后续处理。

参见图5所示，第二次选取，从多个采样训练数据中选取第二个采样训练数据00000011和第三个采样训练数据11111100。其中，上次目标训练数据的第一窗口(即第一次选取过程中的第二窗口)参见图5所示，本次目标训练数据的第二窗口参见图5所示。显然，第二窗口与第一窗口相比，向左移动了一个训练子数据的位置。当然，这里只是一个示例，还可以移动多个训练子数据的位置，只要第二窗口与第一窗口不同即可。综上所述，基于第二窗口得到目标训练数据“00000001”，并基于目标训练数据“00000001”进行后续处理。

参见图5所示，第三次选取，从多个采样训练数据中选取第三个采样训练数据11111100和第四个采样训练数据11111111。其中，上次目标训练数据的第一窗口(即第二次选取过程中的第二窗口)参见图5所示，本次目标训练数据的第二窗口参见图5所示。显然，第二窗口与第一窗口相比，向左移动了一个训练子数据的位置。综上所述，基于第二窗口得到目标训练数据“11111111”，并基于目标训练数据“11111111”进行后续处理，以此类推。

步骤3033A，判断目标训练数据是否满足数据输出条件。

如果是，则执行步骤3034A，如果否，则返回执行步骤3031A。

在一个例子中，若目标训练数据的N个训练子数据中的连续N3个训练子数据均相同，则确定目标训练数据满足数据输出条件；其中，N3大于或者等于N的一半。例如，N3可以为N，N3可以为N-1等，对此N3的取值不做限制。

例如，当N为8时，则N3的取值可以为4、5、6、7、8等。

第一次选取，假设N3为7，目标训练数据“11111100”不满足连续7个训练子数据均相同，因此，返回执行步骤3031A，执行第二次选取。

第二次选取，假设N3为7，目标训练数据“00000001”满足连续7个训练子数据均相同，因此，执行步骤3034A。假设N3为8，目标训练数据“00000001”不满足连续8个训练子数据均相同，因此，返回执行步骤3031A，执行第三次选取。进一步的，在执行第三次选取时，假设N3为7或8，则目标训练数据“11111111”满足连续7或8个训练子数据均相同，因此，执行步骤3034A。

步骤3034A，根据目标训练数据的边沿位置确定时钟边沿位置，也就是说，可以将目标训练数据的边沿位置(即数据结束位置)确定为时钟边沿位置。

例如，以目标训练数据“11111111”满足数据输出条件为例，参见图5所示，目标训练数据“11111111”后面的8个数值“11111111”也满足数据输出条件，再后面的8个数值“00000000”也满足数据输出条件，以此类推。

综上所述，目标训练数据“11111111”对应的窗口，可以将业务板的1个时钟周期与逻辑芯片的8个时钟周期对齐，也就是说，逻辑芯片的8个时钟周期正好对应业务板的同一个时钟周期，逻辑芯片在这8个时钟周期采样的原始训练数据，正好是业务板在1个时钟周期发送的原始训练数据，因此，目标训练数据“11111111”的数据结束位置就是时钟边沿位置。基于时钟边沿位置，从目标训练数据“11111111”后面的第一个训练子数据开始，连续的8个训练子数据正好是业务板在同一个时钟周期发送的原始训练数据，以此类推。

在另一个例子中，逻辑芯片得到多个采样训练数据后，还可以根据多个采样训练数据确定时钟边沿位置，例如，通过如下步骤确定时钟边沿位置：

步骤3031B，从多个采样训练数据中依次选取连续的两个采样训练数据。

步骤3032B，根据当前选取的两个采样训练数据获取目标训练数据，所述目标训练数据包括N个训练子数据。也就是说，一个采样训练数据包括N个训练子数据，两个采样训练数据包括2N个训练子数据，将2N个训练子数据中的连续N个训练子数据组成目标训练数据，即目标训练数据包括N个训练子数据。

步骤3033B，判断目标训练数据是否满足数据输出条件。

如果是，则执行步骤3034B，如果否，则返回执行步骤3031B。

步骤3031B-步骤3033B可以参见步骤3031A-步骤3033A，在此不再赘述。

步骤3034B，将计数器的值加指定数值，并判断计数器的值是否达到预设阈值，该预设阈值可以根据经验进行配置，如256、260等，对此不做限制。

如果是，则执行步骤3035B，如果否，则返回执行步骤3031B。

例如，计数器的初始值为0，在执行第三次选取时，目标训练数据满足数据输出条件，将计数器的值加1，即计数器的值为1。若数值1未达到预设阈值，则返回执行步骤3031B，执行第四次选取。然后，根据当前选取的两个采样训练数据获取目标训练数据，在获取目标训练数据时，本次目标训练数据的第二窗口与上次目标训练数据的第一窗口相同，具体获取过程参见上述实施例。

在执行第四次选取时，若目标训练数据满足数据输出条件，将计数器的值加1，若更新后的数值2未达到预设阈值，返回执行步骤3031B，执行第五次选取。根据当前选取的两个采样训练数据获取目标训练数据，在获取目标训练数据时，本次目标训练数据的第二窗口与上次目标训练数据的第一窗口相同。

在执行第四次选取时，若目标训练数据不满足数据输出条件，将计数器的值清0，即计数器的值为0，返回执行步骤3031B，执行第五次选取。然后，根据当前选取的两个采样训练数据获取目标训练数据，在获取目标训练数据时，本次目标训练数据的第二窗口与上次目标训练数据的第一窗口不同。

以此类推，一直到计数器的值达到预设阈值，执行步骤3035B。

综上所述，每次得到目标训练数据后，若目标训练数据满足数据输出条件，则将计数器的值加1，且下次选取过程中，在获取目标训练数据时，本次目标训练数据的第二窗口与上次目标训练数据的第一窗口相同。若目标训练数据不满足数据输出条件，则将计数器的值清0，且下次选取过程中，在获取目标训练数据时，本次目标训练数据的第二窗口与上次目标训练数据的第一窗口不同。

步骤3035B，根据目标训练数据的边沿位置确定时钟边沿位置，也就是说，可以将目标训练数据的边沿位置(即数据结束位置)确定为时钟边沿位置。

其中，步骤3035B可以参见步骤3034A，在此不再赘述。

步骤304，在训练过程结束后，逻辑芯片基于时钟边沿位置，根据采样时钟对业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据，也就是说，每个原始应用数据对应N个应用子数据。

在一个例子中，逻辑芯片在确定时钟边沿位置之后，可以向处理器发送训练成功消息，处理器在接收到训练成功消息后，可以将对齐训练寄存器设置为第二标识，该第二标识表示已完成对齐操作，即已确定时钟边沿位置。逻辑芯片在检测到对齐训练寄存器为第二标识时，可以确定训练过程已结束。

参见上述实施例，在训练过程中，逻辑芯片的时钟周期与业务板的时钟周期已经对齐，即通过时钟边沿位置将逻辑芯片的8个时钟周期与业务板的1个时钟周期对齐，也就是说，时钟边沿位置是逻辑芯片的8个时钟周期的边沿位置，也是业务板的1个时钟周期的边沿位置，即时钟边沿位置是对齐位置。

基于此，在业务板向主控板发送原始应用数据时，逻辑芯片在8个时钟周期采样的原始应用数据，能够对应业务板在1个时钟周期发送的原始应用数据，且基于时钟边沿位置确定8个时钟周期的原始应用数据，将这8个时钟周期的原始应用数据称为目标应用数据，所述目标应用数据包括8个应用子数据。

例如，时钟边沿位置之后的第(8*m-7)个应用子数据至第(8*m)个应用子数据，就组成目标应用数据，且目标应用数据对应业务板在1个时钟周期发送的原始应用数据。m可以为1、2、3…，可以将时钟边沿位置之后的第1个应用子数据至第8个应用子数据，划分成目标应用数据1；将时钟边沿位置之后的第9个应用子数据至第16个应用子数据，划分成目标应用数据2，以此类推。

最终，逻辑芯片可以利用时钟边沿位置得到多个目标应用数据，每个目标应用数据包括8个应用子数据，且这8个应用子数据对应业务板在1个时钟周期发送的原始应用数据。例如，假设业务板在1个时钟周期发送的原始应用数据是0时，则逻辑芯片得到的目标应用数据可以为00000000。

步骤305，针对每个目标应用数据包括的N个应用子数据，逻辑芯片将N个应用子数据中的一个应用子数据输出给处理器，具体的，逻辑芯片可以从N个应用子数据中选取一个应用子数据，并将选取的应用子数据输出给处理器。

在一个例子中，逻辑芯片可以从N个应用子数据中选取中间位置的应用子数据，并将中间位置的应用子数据输出给处理器。例如，当N为8时，逻辑芯片可以从目标应用数据的8个应用子数据中，选取第4个应用子数据或者第5个应用子数据，并将第4个应用子数据或者第5个应用子数据输出给处理器。

由于业务板在1个时钟周期发送1个bit的原始应用数据，逻辑芯片会采样8个应用子数据，这8个应用子数据组成一个目标应用数据，因此，对于目标应用数据来说，只需要输出1个应用子数据即可，其它7个应用子数据是重复的。

例如，业务板在4个时钟周期发送原始应用数据0011，逻辑芯片根据采样时钟对业务板发送的原始应用数据进行采样，得到目标应用数据1(00000000)、目标应用数据2(00000000)、目标应用数据3(11111111)、目标应用数据4(11111111)。从目标应用数据1中选取第4个应用子数据0，向处理器输出应用子数据0；从目标应用数据2中选取第4个应用子数据0，向处理器输出应用子数据0；从目标应用数据3中选取第4个应用子数据1，向处理器输出应用子数据1；从目标应用数据4中选取第4个应用子数据1，向处理器输出应用子数据1；至此，逻辑芯片输出0011，与业务板发送的原始应用数据相同。

由以上技术方案可见，本申请实施例中，能够利用原始训练数据自动训练时钟边沿位置，继而利用时钟边沿位置采样出正确的原始应用数据，保证读写操作的稳定性。而且，虽然逻辑芯片无法利用时钟信号接收数据，逻辑芯片也能够得到正确的数据。而且，逻辑芯片可以根据时钟边沿位置从多个应用子数据中确定位于中心位置的应用子数据，继而能够得到正确的应用数据。

基于与上述方法同样的申请构思，本申请实施例还提出一种逻辑芯片，应用于主控板，所述主控板通过数据总线与业务板连接，所述主控板还包括处理器，参见图6所示，为所述逻辑芯片的结构示意图，所述逻辑芯片包括：

确定模块61，用于在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或等于3的正整数；所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；

采样模块62，用于根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；

所述确定模块61，还用于根据所述多个采样训练数据确定时钟边沿位置；

所述采样模块62，还用于在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；

输出模块63，用于将N个应用子数据中的一个应用子数据输出给处理器。

所述确定模块61根据所述多个采样训练数据确定时钟边沿位置时具体用于：从所述多个采样训练数据中依次选取连续的两个采样训练数据；

根据所述两个采样训练数据获取目标训练数据，并判断所述目标训练数据是否满足数据输出条件，所述目标训练数据包括N个训练子数据；

如果是，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果否，则返回执行从所述多个采样训练数据中依次选取连续的两个采样训练数据。

所述确定模块61根据所述两个采样训练数据获取目标训练数据时具体用于：根据上次目标训练数据的第一窗口确定本次目标训练数据的第二窗口，第二窗口与第一窗口不同；所述第二窗口包括所述两个采样训练数据中的前一个采样训练数据后面的连续N1个训练子数据、所述两个采样训练数据中的后一个采样训练数据前面的连续N2个训练子数据，N1与N2之和为N；基于第二窗口，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据。

所述确定模块61判断所述目标训练数据是否满足数据输出条件时具体用于：若所述目标训练数据的N个训练子数据中的连续N3个训练子数据均相同，确定所述目标训练数据满足数据输出条件；其中，N3大于或者等于N的一半。

所述确定模块61还用于：当所述目标训练数据满足数据输出条件时，将计数器的值加指定数值，并判断所述计数器的值是否达到预设阈值；如果达到，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果未达到，则从所述多个采样训练数据中依次选取连续的两个采样训练数据。

所述输出模块63将所述N个应用子数据中的一个应用子数据输出给处理器时具体用于：从所述N个应用子数据中选取中间位置的应用子数据；将所述中间位置的应用子数据输出给所述处理器。

基于与上述方法同样的申请构思，本申请实施例还提出一种主控板，所述主控板通过数据总线与业务板连接，所述主控板包括逻辑芯片和处理器；其中：

所述逻辑芯片，用于在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或等于3的正整数；所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；根据所述多个采样训练数据确定时钟边沿位置；

在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；将所述N个应用子数据中的一个应用子数据输出给处理器；

所述处理器，用于从所述逻辑芯片获取所述一个应用子数据。

相应地，基于与上述方法同样的申请构思，本申请实施例还提出一种网络设备，参见图7所示，网络设备包括主控板71和业务板72，主控板71通过数据总线与业务板72连接，主控板71包括逻辑芯片711和处理器712；

所述逻辑芯片711，用于在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或等于3的正整数；所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；根据所述多个采样训练数据确定时钟边沿位置；

在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；将所述N个应用子数据中的一个应用子数据输出给处理器；

所述处理器712，用于接收所述逻辑芯片发送的所述一个应用子数据。

所述逻辑芯片711根据所述多个采样训练数据确定时钟边沿位置时具体用于：从所述多个采样训练数据中依次选取连续的两个采样训练数据；

根据所述两个采样训练数据获取目标训练数据，并判断所述目标训练数据是否满足数据输出条件，所述目标训练数据包括N个训练子数据；

如果是，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果否，则继续从所述多个采样训练数据中依次选取连续的两个采样训练数据。

所述逻辑芯片711根据所述两个采样训练数据获取目标训练数据时具体用于：根据上次目标训练数据的第一窗口确定本次目标训练数据的第二窗口，第二窗口与第一窗口不同；所述第二窗口包括所述两个采样训练数据中的前一个采样训练数据后面的连续N1个训练子数据、所述两个采样训练数据中的后一个采样训练数据前面的连续N2个训练子数据，N1与N2之和为N；基于第二窗口，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据。

所述逻辑芯片711判断所述目标训练数据是否满足数据输出条件时具体用于：若所述目标训练数据的N个训练子数据中的连续N3个训练子数据均相同，确定所述目标训练数据满足数据输出条件；其中，N3大于或者等于N的一半。

所述逻辑芯片711还用于：当所述目标训练数据满足数据输出条件时，将计数器的值加指定数值，并判断所述计数器的值是否达到预设阈值；如果达到，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果未达到，则从所述多个采样训练数据中依次选取连续的两个采样训练数据。

所述逻辑芯片711将所述N个应用子数据中的一个应用子数据输出给处理器时具体用于：从所述N个应用子数据中选取中间位置的应用子数据；将所述中间位置的应用子数据输出给所述处理器。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可以由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其它可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其它可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

而且，这些计算机程序指令也可以存储在能引导计算机或其它可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或者多个流程和/或方框图一个方框或者多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其它可编程数据处理设备上，使得在计算机或者其它可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其它可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (9)

1.一种数据处理方法，其特征在于，网络设备包括主控板和业务板，所述主控板通过数据总线与所述业务板连接，所述主控板包括逻辑芯片以及处理器，所述方法应用于所述逻辑芯片，所述方法包括：

在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，所述N为大于或者等于3的正整数；其中，所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；

根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；

从所述多个采样训练数据中依次选取连续的两个采样训练数据；

根据所述两个采样训练数据获取目标训练数据，并判断所述目标训练数据是否满足数据输出条件，所述目标训练数据包括N个训练子数据；

如果是，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果否，则返回执行从所述多个采样训练数据中依次选取连续的两个采样训练数据；

在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；将所述N个应用子数据中的一个应用子数据输出给处理器。

2.根据权利要求1所述的方法，其特征在于，

所述根据所述两个采样训练数据获取目标训练数据，包括：

根据上次目标训练数据的第一窗口确定本次目标训练数据的第二窗口，第二窗口与第一窗口不同；所述第二窗口包括所述两个采样训练数据中的前一个采样训练数据后面的连续N1个训练子数据、所述两个采样训练数据中的后一个采样训练数据前面的连续N2个训练子数据，N1与N2之和为N；

基于所述第二窗口，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据。

3.根据权利要求1所述的方法，其特征在于，

所述判断所述目标训练数据是否满足数据输出条件，包括：

若所述目标训练数据的N个训练子数据中的连续N3个训练子数据均相同，确定所述目标训练数据满足数据输出条件；其中，N3大于或者等于N的一半。

4.根据权利要求1所述的方法，其特征在于，

当所述目标训练数据满足数据输出条件时，所述方法还包括：

将计数器的值加指定数值，并判断所述计数器的值是否达到预设阈值；

如果达到，则根据所述目标训练数据的边沿位置确定时钟边沿位置；

如果未达到，则返回执行从所述多个采样训练数据中依次选取连续的两个采样训练数据。

5.根据权利要求1所述的方法，其特征在于，

所述将所述N个应用子数据中的一个应用子数据输出给处理器，包括：

从所述N个应用子数据中选取中间位置的应用子数据；

将所述中间位置的应用子数据输出给所述处理器。

6.一种逻辑芯片，其特征在于，应用于主控板，所述主控板通过数据总线与业务板连接，所述主控板还包括处理器，所述逻辑芯片包括：

确定模块，用于在使能训练过程中，确定采样时钟，所述采样时钟是原始时钟的N倍，N为大于或等于3的正整数；所述原始时钟是所述业务板通过所述数据总线向所述主控板发送数据时使用的时钟；

采样模块，用于根据所述采样时钟对所述业务板发送的原始训练数据进行采样，得到多个采样训练数据，每个采样训练数据包括N个训练子数据；

所述确定模块，还用于从所述多个采样训练数据中依次选取连续的两个采样训练数据；根据所述两个采样训练数据获取目标训练数据，并判断所述目标训练数据是否满足数据输出条件，所述目标训练数据包括N个训练子数据；如果是，则根据所述目标训练数据的边沿位置确定时钟边沿位置；如果否，则继续从所述多个采样训练数据中依次选取连续的两个采样训练数据；

所述采样模块，还用于在训练过程结束后，基于所述时钟边沿位置，根据所述采样时钟对所述业务板发送的原始应用数据进行采样，得到目标应用数据，所述目标应用数据包括N个应用子数据；

输出模块，用于将所述N个应用子数据中的一个应用子数据输出给处理器。

7.根据权利要求6所述的逻辑芯片，其特征在于，

所述确定模块根据所述两个采样训练数据获取目标训练数据时具体用于：

根据上次目标训练数据的第一窗口确定本次目标训练数据的第二窗口，第二窗口与第一窗口不同；所述第二窗口包括所述两个采样训练数据中的前一个采样训练数据后面的连续N1个训练子数据、所述两个采样训练数据中的后一个采样训练数据前面的连续N2个训练子数据，N1与N2之和为N；

基于所述第二窗口，将所述N1个训练子数据和所述N2个训练子数据组合，得到目标训练数据。

8.一种主控板，其特征在于，所述主控板通过数据总线与业务板连接，所述主控板包括权利要求6或7任一项所述的逻辑芯片和处理器；其中：

所述处理器，用于从所述逻辑芯片获取一个应用子数据。

9.一种网络设备，其特征在于，所述网络设备包括主控板和业务板，所述主控板通过数据总线与所述业务板连接，所述主控板包括权利要求6或7任一项所述的逻辑芯片和处理器。

Images