JP2008084951A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008084951A JP2008084951A JP2006260852A JP2006260852A JP2008084951A JP 2008084951 A JP2008084951 A JP 2008084951A JP 2006260852 A JP2006260852 A JP 2006260852A JP 2006260852 A JP2006260852 A JP 2006260852A JP 2008084951 A JP2008084951 A JP 2008084951A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrodes
- circuit board
- insulating material
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 175
- 239000011810 insulating material Substances 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 64
- 239000007790 solid phase Substances 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 12
- 239000011135 tin Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229920006332 epoxy adhesive Polymers 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 91
- 239000011347 resin Substances 0.000 description 91
- 238000007789 sealing Methods 0.000 description 26
- 238000005520 cutting process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 239000006061 abrasive grain Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体基板と回路基板との接合を確実に達成する。
【解決手段】一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料が埋め込まれて、絶縁材料が接着性を発現する第１の温度にて、半導体基板が回路基板に対して傾けられ、仮固定されて、仮固定した複数の一対の基板が真空引きされて、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第２の温度にて、接合された絶縁材料が硬化させられて、電極同士が固相拡散を発現もしくは電極同士が融解する第３の温度にて、接合された電極間に金属接合が形成されるようになる。
【選択図】図１
【解決手段】一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料が埋め込まれて、絶縁材料が接着性を発現する第１の温度にて、半導体基板が回路基板に対して傾けられ、仮固定されて、仮固定した複数の一対の基板が真空引きされて、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第２の温度にて、接合された絶縁材料が硬化させられて、電極同士が固相拡散を発現もしくは電極同士が融解する第３の温度にて、接合された電極間に金属接合が形成されるようになる。
【選択図】図１
Description
本発明は半導体装置の製造方法に関し、特にフリップチップ実装を有する半導体装置の製造方法に関する。
電子機器の小型化、薄型化に伴い、電子部品の高密度実装の要求が高まってきている。特に、電子部品などに係る半導体基板の実装では、ワイヤボンディングによる接合方法に代わって、半導体基板を、その表面にアレイ状に配置されたバンプ電極を介して、回路基板に直接搭載し、半導体基板と回路基板との間に注入された封止樹脂によって接合させるフリップチップ実装が用いられている。
近年、このフリップチップ実装において、半導体基板の高密度化にともなって、配列された複数のバンプ電極の間隔が小さくなってきている。このために、実装後に注入された封止樹脂中に、ボイドや気泡などが発生してしまうため、熱ストレスが印加された場合に圧力変動が生じ電極接合部を破壊する。この結果、半導体基板と回路基板との接合性が低下してしまうという問題が生じる。このように、バンプ電極の間隔が小さくなってきているために、半導体基板と回路基板との間に、封止樹脂を密に充填することが困難となっている。
これらの課題を克服するために、半導体基板側もしくは回路基板側に封止樹脂層をあらかじめ形成し、半導体基板のバンプ電極と回路基板とを一括して接合する方法が提案されている。例えば、導電性粒子を配合した接着剤シートを用いて導電性粒子の接触接合と封止樹脂の封入を一括して行う方法や、半導体基板上および回路基板上に形成されたバンプ電極上に、エポキシ樹脂を主成分とする封止樹脂シートを形成して実装を行う方法などがある。ところが、このような方法において、特に、上述のエポキシ樹脂を利用した場合については、実装すると封止樹脂が対向するバンプ電極間に挟まり、導通不良になりやすい。このために、切削や研磨によって、封止樹脂から電極を露出させて確実にバンプ電極と回路基板とを接触させて、フリップチップ実装を行うことが試みられている（例えば、特許文献１参照。）。
一方、さらなるプロセス時間の短縮や回路基板の両面に実装を行うことができるようにするために、複数の半導体素子に対して、一括して、フリップチップ実装を行うことができるようなプロセスが考案されている。例えば、封止樹脂の接着力により半導体素子と回路基板とを逐次仮固定し、その後、仮固定した半導体素子と回路基板とに加圧することによって一括して封止樹脂の硬化と溶融接合などが行われている（例えば、特許文献２参照。）。なお、この場合においても、バンプ電極と回路基板とにおいて確実に導通を確保するために、特許文献１と同様にして、切削や研磨によって、封止樹脂から電極を露出させて確実にバンプ電極と回路基板とを接触させて、フリップチップ実装を行うことが試みられている。
特開２００５−１２０９８号公報
特開２０００−３９２２号公報
しかし、バンプ電極が設けられた半導体基板にあらかじめ封止樹脂層を形成して、封止樹脂層の表面およびバンプ電極の表面を切削や研磨によって、平坦化することには、以下のような問題点があった。
図１２は、半導体基板と回路基板との従来例であり、図１３は、実装された半導体基板と回路基板との従来例である。
半導体基板と回路基板１００は、電極が形成された半導体基板１１０と電極が形成された回路基板１２０が対になって構成されている。そして、電極が形成された半導体基板１１０は、半導体基板１０１上にバンプ電極１０２が複数形成されることによって、構成されている。また、同様に、電極が形成された回路基板１２０は、回路基板１１１上にバンプ電極１１２が複数形成されることによって構成されている。
半導体基板と回路基板１００は、電極が形成された半導体基板１１０と電極が形成された回路基板１２０が対になって構成されている。そして、電極が形成された半導体基板１１０は、半導体基板１０１上にバンプ電極１０２が複数形成されることによって、構成されている。また、同様に、電極が形成された回路基板１２０は、回路基板１１１上にバンプ電極１１２が複数形成されることによって構成されている。
すなわち、封止樹脂層が形成されていない場合は、半導体基板１０１上および回路基板１１１上にそれぞれ形成されたバンプ電極１０２，１１２の高さにばらつきがあっても、半導体基板１０１と回路基板１１１とを接合させると、図１３に示すように、バンプ電極１０２，１１２が変形することによって、高さのばらつきの影響が吸収されて、片当たりが表れない。
図１４は、平坦化された半導体基板と回路基板との従来例であり、図１５は、平坦化されて実装された半導体基板と回路基板との従来例である。
半導体基板と回路基板２００は、封止された半導体基板２１０と封止された回路基板２２０とが対になって構成されている。そして、封止された半導体基板２１０は、半導体基板２０１上にバンプ電極２０２が複数形成されて、バンプ電極２０２の間を埋めるようにして封止樹脂２０３が形成されることによって構成されている。また、同様に、封止された回路基板２２０は、回路基板２１１上にバンプ電極２１２が複数形成されて、バンプ電極２１２の間を埋めるようにして封止樹脂２１３が形成されることによって構成されている。
半導体基板と回路基板２００は、封止された半導体基板２１０と封止された回路基板２２０とが対になって構成されている。そして、封止された半導体基板２１０は、半導体基板２０１上にバンプ電極２０２が複数形成されて、バンプ電極２０２の間を埋めるようにして封止樹脂２０３が形成されることによって構成されている。また、同様に、封止された回路基板２２０は、回路基板２１１上にバンプ電極２１２が複数形成されて、バンプ電極２１２の間を埋めるようにして封止樹脂２１３が形成されることによって構成されている。
一方、このように封止樹脂層が形成されている場合は、図１４、図１５に示すように、切削や研磨により平坦化された封止された半導体基板２１０と封止された回路基板２２０とにフリップチップ接合を行うと、封止された半導体基板２１０および封止された回路基板２２０の全面を変形させる必要があるために接合装置の平行度や封止された半導体基板２１０または封止された回路基板２２０の厚さのばらつきによって片当たりが顕著に表れる。
そこで、封止樹脂層を容易に変形させるために、フリップチップ実装の際、封止樹脂の粘度が低下する温度で接合させる方法が考えられる。しかし、この温度では、最初に接合した箇所から封止樹脂が押し出されるために露出した電極上に封止樹脂が流れ込み、流れ込んだ状態で実装を行った場合に、封止樹脂が対向するバンプ電極間に挟まり、導通不良が発生する。また、封止樹脂が容易に流動する状態で加圧した場合には、不均等な圧力や回路基板の厚さのばらつきの影響によりボイドが生じやすい。このようなボイドが接合部に残留すると、前述の通り熱ストレスの印加でボイドの圧力が増大し電極接合部を破壊するという問題があった。
また、平坦化された半導体基板と回路基板とを接合させることによって仮固定し、仮固定した半導体基板と回路基板との複数個を同時に一軸メタルプレスなどの加圧装置に接合させて加圧する場合、半導体基板と回路基板とは厚みにそれぞればらつきがあるために、そのばらつきの影響のために片当たりの影響がさらに著しくなる。
一方、例えば、バンプ電極の接合として、錫銀（Sn−Ag）系のハンダを用いて溶融接合を行う場合、ハンダの融点は２２０℃前後である。また、金（Au）または銅（Cu）などのメッキバンプ電極による固相拡散を行う場合は、一般的に２００℃以上の高い温度が必要とされる。ところが固相拡散が進展する温度まで封止樹脂の温度を上昇させた場合、すぐに硬化がはじまらずに一旦粘度が低下してから徐々に硬化が進展する。すなわち、封止樹脂が流動性を有しているために対向するバンプ電極間に挟まりやすいという別の問題があった。
本発明はこのような点に鑑みてなされたものであり、半導体基板と回路基板との接合を確実に達成することができる接合性信頼の高い半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、図１のフローチャート図に示すように、フリップチップ構造を有する半導体装置の製造方法において、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程（Ｓ１１）と、絶縁材料が接着性を発現する第１の温度にて、半導体基板を回路基板に対して傾けて、仮固定する工程（Ｓ１２）と、仮固定した複数の一対の基板を真空引きする工程（Ｓ１３）と、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第２の温度にて、接合された絶縁材料を硬化させる工程（Ｓ１４）と、電極同士が固相拡散を発現もしくは電極同士が融解する第３の温度にて、接合された電極間に金属接合を形成させる工程（Ｓ１５）と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料が埋め込まれて、絶縁材料が接着性を発現する第１の温度にて、半導体基板が回路基板に対して傾けられ、仮固定されて、仮固定した複数の一対の基板が真空引きされて、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第２の温度にて、接合された絶縁材料が硬化させられて、電極同士が固相拡散を発現もしくは電極同士が融解する第３の温度にて、接合された電極間に金属接合が形成されるようになる。
本発明では、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料を埋め込み、絶縁材料が接着性を発現する第１の温度にて、半導体基板を回路基板に対して傾け、仮固定して、仮固定した複数の一対の基板を真空引きして、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第２の温度にて、接合された絶縁材料を硬化させて、電極同士が固相拡散を発現もしくは電極同士が融解する第３の温度にて、接合された電極間に金属接合を形成するようになる。このような半導体装置の製造方法によって、半導体基板と回路基板とのフリップチップ実装の電極同士の接合信頼性が向上する。
以下、本発明の概要を、図面を参照して詳細に説明する。
まず、本発明の概要について説明し、その後に、本発明の実施の形態について説明を行う。
まず、本発明の概要について説明し、その後に、本発明の実施の形態について説明を行う。
図１は、本発明の概要を表すフローチャート図である。
本発明では、以下のステップＳ１１からステップＳ１５を経ることによって、半導体基板と回路基板とにフリップチップ実装が実現される。
本発明では、以下のステップＳ１１からステップＳ１５を経ることによって、半導体基板と回路基板とにフリップチップ実装が実現される。
［ステップＳ１１］半導体基板と回路基板との表面に形成された複数の電極の間を、絶縁樹脂を用いて埋め込む。ただし、電極は露出されるようにする。
［ステップＳ１２］電極が露出されるように絶縁樹脂に覆われた半導体基板および回路基板を、それぞれの電極同士および絶縁樹脂同士が対向するように接合する。絶縁樹脂が流動化せずに、接着性を発現する温度にて、回路基板に対し半導体基板を傾けた状態で、半導体基板周辺部４辺のうち何れか１辺のみで回路基板に絶縁樹脂の接着力を利用して仮固定させる。
［ステップＳ１２］電極が露出されるように絶縁樹脂に覆われた半導体基板および回路基板を、それぞれの電極同士および絶縁樹脂同士が対向するように接合する。絶縁樹脂が流動化せずに、接着性を発現する温度にて、回路基板に対し半導体基板を傾けた状態で、半導体基板周辺部４辺のうち何れか１辺のみで回路基板に絶縁樹脂の接着力を利用して仮固定させる。
［ステップＳ１３］仮固定させた半導体基板と回路基板との外気を真空引きし、半導体基板と回路基板の間の残留空気を排出させる。
［ステップＳ１４］仮固定された半導体基板と回路基板との表面を均等に加圧する。加圧して、一定の圧力を維持しながら、絶縁樹脂が硬化する温度にて、仮固定された半導体基板と回路基板との絶縁樹脂を硬化させる。
［ステップＳ１４］仮固定された半導体基板と回路基板との表面を均等に加圧する。加圧して、一定の圧力を維持しながら、絶縁樹脂が硬化する温度にて、仮固定された半導体基板と回路基板との絶縁樹脂を硬化させる。
［ステップＳ１５］仮固定された半導体基板と回路基板との電極同士を、電極が固相拡散を発現もしくは電極が融解する温度にて、金属接合によって接合させる。
以上のように、絶縁樹脂が流動性を発現する温度以下で接合された半導体基板と回路基板とを加圧し、絶縁樹脂の接着力により半導体基板と回路基板とが仮固定されるために、露出された電極への絶縁樹脂の流入を防止することができる。さらに半導体基板の外周部のみで仮固定した状態で真空引きすることにより、半導体基板と回路基板との間の残留空気を排出した状態で仮固定された半導体基板と回路基板とを加圧することにより、ボイドの生成を抑制する。引き続き、一定圧力を維持したまま、絶縁樹脂を硬化させることによって、絶縁樹脂の膨張を抑え込むことができ、電極への絶縁樹脂の流入を防止することができる。また、半導体基板と回路基板とを均等圧によって加圧することから、確実に対向する電極同士の接合を実現することが可能となる。さらに、仮固定後、電極が固相拡散を発現もしくは電極が融解する温度にて、対向する電極同士を接合させると、電極間に金属接合が生じるために、確実に電極同士の接合を実現することが可能となる。
以上のように、絶縁樹脂が流動性を発現する温度以下で接合された半導体基板と回路基板とを加圧し、絶縁樹脂の接着力により半導体基板と回路基板とが仮固定されるために、露出された電極への絶縁樹脂の流入を防止することができる。さらに半導体基板の外周部のみで仮固定した状態で真空引きすることにより、半導体基板と回路基板との間の残留空気を排出した状態で仮固定された半導体基板と回路基板とを加圧することにより、ボイドの生成を抑制する。引き続き、一定圧力を維持したまま、絶縁樹脂を硬化させることによって、絶縁樹脂の膨張を抑え込むことができ、電極への絶縁樹脂の流入を防止することができる。また、半導体基板と回路基板とを均等圧によって加圧することから、確実に対向する電極同士の接合を実現することが可能となる。さらに、仮固定後、電極が固相拡散を発現もしくは電極が融解する温度にて、対向する電極同士を接合させると、電極間に金属接合が生じるために、確実に電極同士の接合を実現することが可能となる。
このようにして、本発明では、電極同士の接合信頼性が向上したフリップチップ構造を有する半導体装置を実現することが可能となる。
次に実施の形態について、図２〜図１１を用いて以下に説明する。
次に実施の形態について、図２〜図１１を用いて以下に説明する。
まず、半導体基板の表面に形成されたバンプ電極を、絶縁樹脂を用いて埋め込む。
図２は、バンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
半導体基板１１上に、電極材料のCuを用いて複数のバンプ電極１２ａを形成する。エポキシ系の接着剤である絶縁樹脂１３ａを印刷法により、複数のバンプ電極１２ａ間に塗布して、バンプ電極１２ａの間を埋め込む。
図２は、バンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
半導体基板１１上に、電極材料のCuを用いて複数のバンプ電極１２ａを形成する。エポキシ系の接着剤である絶縁樹脂１３ａを印刷法により、複数のバンプ電極１２ａ間に塗布して、バンプ電極１２ａの間を埋め込む。
なお、半導体基板１１上のバンプ電極１２ａは、例えば、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプによって形成することができる。
また、絶縁樹脂１３ａによってバンプ電極１２ａの間を埋め込むとき、図２に示すように、バンプ電極１２ａ全体を覆うように絶縁樹脂１３ａを形成した場合は、次に説明するように、平坦化処理を行うことによって、バンプ電極１２ａを露出させることができる。
また、絶縁樹脂１３ａによってバンプ電極１２ａの間を埋め込むとき、図２に示すように、バンプ電極１２ａ全体を覆うように絶縁樹脂１３ａを形成した場合は、次に説明するように、平坦化処理を行うことによって、バンプ電極１２ａを露出させることができる。
次に、絶縁樹脂で埋め込まれた半導体基板の表面を平坦化する。
図３は、平坦化されているバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図であり、図４は、平坦化されたバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
図３は、平坦化されているバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図であり、図４は、平坦化されたバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
封止された半導体基板１０ａを、例えば１００℃程度の温度にて約３０分間程度乾燥させて、半硬化の状態にする。なお、塗布した絶縁樹脂１３ａを乾燥させて、半硬化の状態にする代わりに、最初から半硬化の状態のエポキシ樹脂シートを半導体基板１１上に貼り付けるようにしても、同様の効果を得ることができる。
そして、半硬化の状態の封止された半導体基板１０ａを、図３に示すように、バイト１４によって切削平坦化する。切削平坦化することによって、封止された半導体基板１０ａの表面の凹凸が減少されるだけでなく、絶縁樹脂１３ａによって埋もれていたバンプ電極１２ａが露出される。なお、平坦化の手法にはＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）、研削、切削などがある。しかし、このように半硬化絶縁樹脂とバンプ電極を平坦化する場合には、ＣＭＰでは薬液使用による絶縁樹脂変質の問題があり、研削は砥粒が絶縁樹脂に埋没する問題がある。切削は、薬液や砥粒などを用いないためにこれらの問題はなく、確実にバンプ電極１２ａが露出される。
そして、封止された半導体基板１０ａを切削平坦化すると、図４に示すように、封止された半導体基板１０となる。封止された半導体基板１０は、半導体基板１１上に、露出されたバンプ電極１２と、バンプ電極１２間に埋め込まれた絶縁樹脂１３とによって構成される。
次に、回路基板上の表面にバンプ電極を形成し、形成した後にバンプ電極の間を絶縁樹脂で埋め込む。
図５は、表面に形成されたバンプ電極の間が絶縁樹脂にて埋め込まれた回路基板の断面模式図である。
図５は、表面に形成されたバンプ電極の間が絶縁樹脂にて埋め込まれた回路基板の断面模式図である。
回路基板２１上に、封止された半導体基板１０と異なり、電極材料のSnを用いてバンプ電極２２を形成する。エポキシ系の接着剤である絶縁樹脂２３を印刷法により、バンプ電極２２の間に塗布して、バンプ電極２２の間を埋め込むことによって、図５に示すような、封止された回路基板２０が形成される。
なお、封止された回路基板２０上のバンプ電極２２は、半導体基板１１上のバンプ電極１２ａと同様に、例えば、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプによって形成することができる。
また、封止された回路基板２０においても、バンプ電極２２全体が覆われるように絶縁樹脂２３が形成された場合は、封止された半導体基板１０の形成の際に説明したように、封止された回路基板２０の表面およびバンプ電極２２の表面を平坦化することによって、バンプ電極２２を露出させることができる。なお、回路基板２０においては、絶縁樹脂２３を完全硬化させてもよい。完全硬化させた場合、砥粒の埋没が減るために切削する以外に研削、研磨によって平坦化しバンプ電極を露出させることができる。
また、バンプ電極２２全体が絶縁樹脂２３に覆われたときのように、封止された回路基板２０に平坦化が必要な場合は、平坦化処理の代わりに、バンプ電極形成の際に用いるソルダーレジストを、バンプ電極との段差が３μｍ以内とするように塗布することによって、平坦化処理と同様の効果が得られる。
次に、上述のように作成された半導体基板と回路基板とを接合する。
封止された半導体基板１０と封止された回路基板２０とを実装する工程には、大きく分けて「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の３つに分けられる。
封止された半導体基板１０と封止された回路基板２０とを実装する工程には、大きく分けて「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の３つに分けられる。
図６は、仮固定された半導体基板と回路基板との断面模式図である。
フリップチップボンダにより「仮固定」し、バンプ電極１２，２２同士および絶縁樹脂１３，２３同士が対向するようにする。ここで、半導体基板１１は、回路基板２１に対して傾いた状態で仮固定されている。続いて、均等圧力接合装置で、「樹脂硬化」し、さらに連続して均等圧力接合装置を用いるか、もしくは加熱炉またはリフロー炉を用いて電極同士を「金属接合」させる。
フリップチップボンダにより「仮固定」し、バンプ電極１２，２２同士および絶縁樹脂１３，２３同士が対向するようにする。ここで、半導体基板１１は、回路基板２１に対して傾いた状態で仮固定されている。続いて、均等圧力接合装置で、「樹脂硬化」し、さらに連続して均等圧力接合装置を用いるか、もしくは加熱炉またはリフロー炉を用いて電極同士を「金属接合」させる。
図７は、半導体基板と回路基板とを接合させる時の温度、圧力、気圧のグラフである。
半導体基板と回路基板とを接合させるために、「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の３つの工程が、図７に示すような、温度、圧力、気圧に従って行われる。
半導体基板と回路基板とを接合させるために、「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の３つの工程が、図７に示すような、温度、圧力、気圧に従って行われる。
「仮固定」処理の工程では、半導体基板と回路基板とを、絶縁樹脂を介して、仮固定する。次の「樹脂硬化」処理の工程では、仮固定した半導体基板と回路基板とに圧力を加えて、加熱することにより、絶縁樹脂を硬化させる。最後の「金属接合」処理の工程では、バンプ電極間に金属接合を形成させる。以上のような、３つの工程によって半導体基板と回路基板とのフリップチップ接合が完了する。
図８は、均等圧力接合装置に搭載された半導体基板と回路基板との断面模式図である。
なお、均等圧力接合装置４０には、ヒータ４１ａ，４１ｂ、ポンプ４２、フリップチップボンダ４３および側壁４４ａ，４４ｂにより構成されている。
なお、均等圧力接合装置４０には、ヒータ４１ａ，４１ｂ、ポンプ４２、フリップチップボンダ４３および側壁４４ａ，４４ｂにより構成されている。
ポンプ４２は、均等圧力接合装置４０中の気圧を自由に調節して、真空にすることができる。そして、弾性材料にて構成されるフリップチップボンダ４３は、均等圧力接合装置４０の側壁４４ａ，４４ｂに沿って上下に動くことができて、均等圧力接合装置４０内に搭載された、封止された半導体基板１０と封止された回路基板２０とに自由に圧力を加えることができる。
それでは、以下に「仮固定」処理、「樹脂硬化」処理、「金属接合」処理の各工程の詳細について説明する。
まず、「仮固定」処理の工程について説明する。
まず、「仮固定」処理の工程について説明する。
図６に示したように、フリップチップボンダ４３により対となった封止された半導体基板１０と封止された回路基板２０の位置合わせを行った後に、封止された半導体基板１０と封止された回路基板２０とを、バンプ電極１２，２２同士および絶縁樹脂１３，２３同士が対向するようにし、絶縁樹脂１３，２３の接着性を利用して仮固定する。このとき、封止された半導体基板１０の周辺部４辺のうち何れか１辺のみで仮固定するために、封止された半導体基板１０を封止された回路基板２０と平行の位置から１μｍ〜２μｍ程度傾けておく。
なお、この時の、仮固定温度は、半硬化のエポキシ系の接着剤の絶縁樹脂１３，２３が接着性を発現する１００℃程度とする。そして、仮固定のための、フリップチップボンダ４３の圧力は、０．０１ＭＰａ〜１ＭＰａとする。
次に「樹脂硬化」処理の工程について説明する。
図８に示したように、均等圧力接合装置４０内にフリップチップボンダ４３によって仮固定された封止された半導体基板１０と封止された回路基板２０とが複数搭載される。
図８に示したように、均等圧力接合装置４０内にフリップチップボンダ４３によって仮固定された封止された半導体基板１０と封止された回路基板２０とが複数搭載される。
図９は、加熱および加圧されている均等圧力接合装置に搭載された半導体基板と回路基板との断面模式図である。
なお、「樹脂硬化」処理では、さらに２段階の工程を有する。
なお、「樹脂硬化」処理では、さらに２段階の工程を有する。
まず、仮固定された封止された半導体基板１０と封止された回路基板２０とが搭載された均等圧力接合装置４０内を、絶縁樹脂１３，２３が流動化しない温度、例えば１００℃程度に、ヒータ４１ａ，４１ｂを用いて調節するとともに、ポンプ４２を用いて真空にする。この条件下で、仮固定された封止された半導体基板１０と封止された回路基板２０とを、図９に示すように、フリップチップボンダ４３を用いて、０．３ＭＰａ〜数１０ＭＰａの圧力で加圧し、一定の圧力を維持する。
次に、均等圧力接合装置４０内の温度を、絶縁樹脂１３，２３が硬化する温度、例えば１８０℃程度に、１０分間程度、ヒータ４１ａ，４１ｂを用いて調節して保持して、絶縁樹脂１３，２３を硬化させる。
最後に「金属接合」処理の工程について説明する。
「樹脂硬化」処理とともに、図９に示したように、バンプ電極１２，２２間では、Cu電極とSn電極とで固相拡散が生じて、CuとSnとの金属間化合物（Cu6Sn6およびCu3Sn）が生成される。
「樹脂硬化」処理とともに、図９に示したように、バンプ電極１２，２２間では、Cu電極とSn電極とで固相拡散が生じて、CuとSnとの金属間化合物（Cu6Sn6およびCu3Sn）が生成される。
さらに、圧力を保持したまま、１００℃程度まで冷却する。そして、圧力および気圧を解除してから、接合された封止された半導体基板１０と封止された回路基板２０とを均等圧力接合装置４０から取り出す。
図１０は、加熱されている接合された半導体基板と回路基板との断面模式図である。
図１０に示すように、均等圧力接合装置４０から取り出された、接合された封止された半導体基板１０と封止された回路基板２０とをオーブンなどによって、２５０℃〜３００℃の温度によって加熱する。接合された封止された半導体基板１０と封止された回路基板２０とが、再び加熱されることによって、バンプ電極１２，２２間の固相拡散がさらに進展する。固相拡散がさらに進展すると、リン青銅において、Cu6Sn6からCu3Snへの変化が促進され応力集中の少ない電極構造となり、バンプ電極１２，２２の接合が強化されて、フリップチップ構造を有する半導体装置が完成する。
図１０に示すように、均等圧力接合装置４０から取り出された、接合された封止された半導体基板１０と封止された回路基板２０とをオーブンなどによって、２５０℃〜３００℃の温度によって加熱する。接合された封止された半導体基板１０と封止された回路基板２０とが、再び加熱されることによって、バンプ電極１２，２２間の固相拡散がさらに進展する。固相拡散がさらに進展すると、リン青銅において、Cu6Sn6からCu3Snへの変化が促進され応力集中の少ない電極構造となり、バンプ電極１２，２２の接合が強化されて、フリップチップ構造を有する半導体装置が完成する。
したがって、図７のグラフに示したように、「仮固定」処理では、封止された半導体基板１０と封止された回路基板２０との絶縁樹脂１３，２３が流動性を発現する温度（温度Ａ）以下で、加圧（圧力Ｘ）して、封止された半導体基板１０と封止された回路基板２０との仮固定を行うことにより、露出されたバンプ電極１２，２２への絶縁樹脂１３，２３の流入を防止することができる。さらに「仮固定」処理で、封止された半導体基板１０の周辺部４辺のうち何れか１辺のみで封止された回路基板２０に仮固定した状態で真空引きをして加圧することで、封止された半導体基板１０と封止された回路基板２０に残留する空気を確実に排出してボイド生成を抑制することができる。そして、「樹脂硬化」処理において、引き続き、加圧し、一定圧力（圧力Ｙ）を維持するとともに、絶縁樹脂１３，２３が硬化する温度（温度Ｂ）前後にて、絶縁樹脂１３，２３を硬化させるため、絶縁樹脂１３，２３の膨張を抑え込むことができ、露出されたバンプ電極１２，２２への絶縁樹脂１３，２３の流入を防止することができる。また、フリップチップボンダ４３による均等圧により加圧することから、確実にバンプ電極１２，２２間の接合を実現することが可能となる。さらに、「金属接合」処理において、「樹脂硬化」処理後、一定圧力（圧力Ｚ）を加圧するとともに、バンプ電極１２，２２の固相拡散が発現または融解する温度（温度Ｃ）にて、バンプ電極１２，２２同士に金属接合が生じて、確実にバンプ電極１２，２２同士の接合を実現することが可能となる。
このようにして、本発明では、電極同士の接合信頼性が向上したフリップチップ構造を有する半導体装置を実現することが可能となる。
図１１は、樹脂と電極との組み合わせによる接合条件の表である。
図１１は、樹脂と電極との組み合わせによる接合条件の表である。
本実施の形態では、絶縁樹脂にエポキシ系の接着剤、バンプ電極にCu−Sn電極を用いて、図７のエポキシ系、温度、圧力、時間などの条件にて、半導体基板と回路基板との接合を行った。
本実施の形態で挙げた材料以外でも、図１１に示した通り、例えば、絶縁樹脂にベンゾシクロブテン、バンプ電極にAu−Sn基合金を、それぞれに適した温度、圧力、時間などの条件にて、接合された半導体基板と回路基板とでも、本実施の形態と同様の効果を得ることができる。
本実施の形態において、半導体基板と回路基板とを接合する場合を例に挙げて説明したが、半導体基板同士または回路基板同士の接合にも本実施の形態を利用することができ、同様の効果を得ることができる。一方、特に作成方法の記載が無い場合は、公知従来の方法を用いて作成するものとする。また、絶縁樹脂、電極を構成する材料や接合条件として、実施の形態に挙げた材料や条件、または、図７に示した材料や条件が考えられる。しかし、実施の形態を構成可能な材料系および条件の組み合わせにしても同様の効果を得ることができる。
（付記１） フリップチップ構造を有する半導体装置の製造方法において、
一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程と、
前記絶縁材料が接着性を発現する第１の温度にて、前記半導体基板を前記回路基板に対して傾けて、仮固定する工程と、
仮固定した複数の前記一対の基板を真空引きする工程と、
仮固定した複数の前記一対の基板の表面に均等に圧力を加えて、前記一対の基板を接合し、前記圧力を維持するとともに、前記絶縁材料が硬化する第２の温度にて、接合された前記絶縁材料を硬化させる工程と、
前記電極同士が固相拡散を発現もしくは前記電極同士が融解する第３の温度にて、接合された前記電極間に金属接合を形成させる工程と、
を有することを特徴とする半導体装置の製造方法。
一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程と、
前記絶縁材料が接着性を発現する第１の温度にて、前記半導体基板を前記回路基板に対して傾けて、仮固定する工程と、
仮固定した複数の前記一対の基板を真空引きする工程と、
仮固定した複数の前記一対の基板の表面に均等に圧力を加えて、前記一対の基板を接合し、前記圧力を維持するとともに、前記絶縁材料が硬化する第２の温度にて、接合された前記絶縁材料を硬化させる工程と、
前記電極同士が固相拡散を発現もしくは前記電極同士が融解する第３の温度にて、接合された前記電極間に金属接合を形成させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記電極の間を前記絶縁材料にて埋め込む工程の後に、前記絶縁材料の表面および前記電極の表面を平坦化する工程をさらに有することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 切削によって前記平坦化を行うことを特徴とする付記２記載の半導体装置の製造方法。
（付記４） 前記平坦化する工程の前に、前記絶縁材料を半硬化する工程をさらに有することを特徴とする付記２又は３記載の半導体装置の製造方法。
（付記４） 前記平坦化する工程の前に、前記絶縁材料を半硬化する工程をさらに有することを特徴とする付記２又は３記載の半導体装置の製造方法。
（付記５） 前記絶縁材料にエポキシ系接着剤もしくはベンゾシクロブテン系接着剤を用いることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
（付記６） 前記電極に、金、銅、錫または錫合金のうちいずれか１種もしくは２種を用いることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記６） 前記電極に、金、銅、錫または錫合金のうちいずれか１種もしくは２種を用いることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記７） 前記電極が前記基板上に、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプを用いて形成されることを特徴とする付記６記載の半導体装置の製造方法。
（付記８） 真空中において、前記絶縁材料を硬化させる工程を行うことを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
（付記８） 真空中において、前記絶縁材料を硬化させる工程を行うことを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
（付記９） １００℃において、前記仮固定する工程を行うことを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
（付記１０） ０．０１ＭＰａから１ＭＰａの圧力下において、前記仮固定する工程を行うことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１０） ０．０１ＭＰａから１ＭＰａの圧力下において、前記仮固定する工程を行うことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１１） 前記絶縁材料に前記エポキシ系接着剤を使用した時、１２０℃から２００℃において、前記絶縁材料を硬化させる工程を行うことを特徴とする付記５記載の半導体装置の製造方法。
（付記１２） 前記電極に、銅および錫を使用したとき、３００℃において、前記金属接合を形成させる工程を行うことを特徴とする付記６記載の半導体装置の製造方法。
（付記１３） 前記均等な圧力は、０．３ＭＰａから１０ＭＰａであることを特徴とする付記１乃至１２のいずれか１項に記載の半導体装置の製造方法。
（付記１３） 前記均等な圧力は、０．３ＭＰａから１０ＭＰａであることを特徴とする付記１乃至１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４） 前記第２の温度は前記第１の温度よりも高く、前記第３の温度は前記第２の温度よりも高いことを特徴とする付記１乃至１３のいずれか１項に記載の半導体装置の製造方法。
１０ 封止された半導体基板
１１ 半導体基板
１２ バンプ電極
１３ 絶縁樹脂
２０ 封止された回路基板
２１ 回路基板
２２ バンプ電極
２３ 絶縁樹脂
４０ 均等圧力接合装置
４１ａ，４１ｂ ヒータ
４２ ポンプ
４３ フリップチップボンダ
４４ａ，４４ｂ 側壁
１１ 半導体基板
１２ バンプ電極
１３ 絶縁樹脂
２０ 封止された回路基板
２１ 回路基板
２２ バンプ電極
２３ 絶縁樹脂
４０ 均等圧力接合装置
４１ａ，４１ｂ ヒータ
４２ ポンプ
４３ フリップチップボンダ
４４ａ，４４ｂ 側壁
Claims (5)
- フリップチップ構造を有する半導体装置の製造方法において、
一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程と、
前記絶縁材料が接着性を発現する第１の温度にて、前記半導体基板を前記回路基板に対して傾けて、仮固定する工程と、
仮固定した複数の前記一対の基板を真空引きする工程と、
仮固定した複数の前記一対の基板の表面に均等に圧力を加えて、前記一対の基板を接合し、前記圧力を維持するとともに、前記絶縁材料が硬化する第２の温度にて、接合された前記絶縁材料を硬化させる工程と、
前記電極同士が固相拡散を発現もしくは前記電極同士が融解する第３の温度にて、接合された前記電極間に金属接合を形成させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記電極の間を前記絶縁材料にて埋め込む工程の後に、前記絶縁材料の表面および前記電極の表面を平坦化する工程をさらに有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記絶縁材料にエポキシ系接着剤もしくはベンゾシクロブテン系接着剤を用いることを特徴とする請求項１乃至２のいずれか１項に記載の半導体装置の製造方法。
- 前記電極に、金、銅、錫または錫合金のうちいずれか１種もしくは２種を用いることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 前記電極が前記基板上に、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプを用いて形成されることを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260852A JP4983181B2 (ja) | 2006-09-26 | 2006-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260852A JP4983181B2 (ja) | 2006-09-26 | 2006-09-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008084951A true JP2008084951A (ja) | 2008-04-10 |
| JP4983181B2 JP4983181B2 (ja) | 2012-07-25 |
Family
ID=39355523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006260852A Expired - Fee Related JP4983181B2 (ja) | 2006-09-26 | 2006-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4983181B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235527A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
| WO2010013728A1 (ja) * | 2008-07-31 | 2010-02-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7687314B2 (en) | 2007-12-28 | 2010-03-30 | Fujitsu Limited | Electronic apparatus manufacturing method |
| JP2011216565A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Ltd | 電子部品、電子機器及びそれらの製造方法 |
| JP2012222184A (ja) * | 2011-04-11 | 2012-11-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2013073955A (ja) * | 2011-09-26 | 2013-04-22 | Hitachi Chemical Co Ltd | 回路接続構造体の製造方法 |
| JP2013168625A (ja) * | 2012-01-20 | 2013-08-29 | Fujitsu Ltd | 電子装置とその製造方法及び電子装置の製造装置 |
| JP2013251584A (ja) * | 2013-09-19 | 2013-12-12 | Dexerials Corp | 半導体チップの製造方法 |
| JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
| WO2014091836A1 (ja) * | 2012-12-14 | 2014-06-19 | オリンパス株式会社 | 半導体装置、撮像装置および半導体装置の製造方法 |
| JP2014120768A (ja) * | 2012-12-17 | 2014-06-30 | Imec | 半導体基板の接合方法及び装置 |
| JP2014130993A (ja) * | 2012-11-28 | 2014-07-10 | Waseda Univ | 積層構造体の製造方法 |
| JP2014183100A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 電子部品の接合方法および電子機器 |
| JP2017028216A (ja) * | 2015-07-28 | 2017-02-02 | 新光電気工業株式会社 | 実装構造体及びその製造方法 |
| JP2017028156A (ja) * | 2015-07-24 | 2017-02-02 | 新光電気工業株式会社 | 実装構造体及びその製造方法 |
| JPWO2021131081A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
| WO2022230899A1 (ja) * | 2021-04-28 | 2022-11-03 | 富士フイルム株式会社 | 接合体の製造方法、半導体デバイスの製造方法、及び、樹脂組成物。 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003922A (ja) * | 1998-06-16 | 2000-01-07 | Nitto Denko Corp | 半導体装置の製法 |
| JP2001284399A (ja) * | 2000-03-29 | 2001-10-12 | Nec Corp | 半導体装置の実装方法 |
| JP2005012098A (ja) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-09-26 JP JP2006260852A patent/JP4983181B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003922A (ja) * | 1998-06-16 | 2000-01-07 | Nitto Denko Corp | 半導体装置の製法 |
| JP2001284399A (ja) * | 2000-03-29 | 2001-10-12 | Nec Corp | 半導体装置の実装方法 |
| JP2005012098A (ja) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235527A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
| US7687314B2 (en) | 2007-12-28 | 2010-03-30 | Fujitsu Limited | Electronic apparatus manufacturing method |
| WO2010013728A1 (ja) * | 2008-07-31 | 2010-02-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US8513810B2 (en) | 2008-07-31 | 2013-08-20 | Nec Corporation | Semiconductor device and method of manufacturing same |
| JP5585447B2 (ja) * | 2008-07-31 | 2014-09-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2011216565A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Ltd | 電子部品、電子機器及びそれらの製造方法 |
| JP2012222184A (ja) * | 2011-04-11 | 2012-11-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2013073955A (ja) * | 2011-09-26 | 2013-04-22 | Hitachi Chemical Co Ltd | 回路接続構造体の製造方法 |
| JP2013168625A (ja) * | 2012-01-20 | 2013-08-29 | Fujitsu Ltd | 電子装置とその製造方法及び電子装置の製造装置 |
| US9911642B2 (en) | 2012-01-20 | 2018-03-06 | Fujitsu Limited | Method of manufacturing an electronic device, and electronic device manufacturing apparatus |
| JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
| JP2014130993A (ja) * | 2012-11-28 | 2014-07-10 | Waseda Univ | 積層構造体の製造方法 |
| WO2014091836A1 (ja) * | 2012-12-14 | 2014-06-19 | オリンパス株式会社 | 半導体装置、撮像装置および半導体装置の製造方法 |
| JP2014120573A (ja) * | 2012-12-14 | 2014-06-30 | Olympus Corp | 半導体装置、撮像装置および半導体装置の製造方法 |
| US9343498B2 (en) | 2012-12-14 | 2016-05-17 | Olympus Corporation | Semiconductor device, imaging device and semiconductor device manufacturing method |
| JP2014120768A (ja) * | 2012-12-17 | 2014-06-30 | Imec | 半導体基板の接合方法及び装置 |
| JP2014183100A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 電子部品の接合方法および電子機器 |
| JP2013251584A (ja) * | 2013-09-19 | 2013-12-12 | Dexerials Corp | 半導体チップの製造方法 |
| JP2017028156A (ja) * | 2015-07-24 | 2017-02-02 | 新光電気工業株式会社 | 実装構造体及びその製造方法 |
| JP2017028216A (ja) * | 2015-07-28 | 2017-02-02 | 新光電気工業株式会社 | 実装構造体及びその製造方法 |
| JPWO2021131081A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
| JP7319724B2 (ja) | 2019-12-27 | 2023-08-02 | ボンドテック株式会社 | 接合方法および接合装置 |
| WO2022230899A1 (ja) * | 2021-04-28 | 2022-11-03 | 富士フイルム株式会社 | 接合体の製造方法、半導体デバイスの製造方法、及び、樹脂組成物。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4983181B2 (ja) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4983181B2 (ja) | 半導体装置の製造方法 | |
| JP4659262B2 (ja) | 電子部品の実装方法及びペースト材料 | |
| JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
| JP5228479B2 (ja) | 電子装置の製造方法 | |
| JPWO2008120564A1 (ja) | 電子部品の実装構造、及び電子部品の実装方法 | |
| CN108538726B (zh) | 半导体芯片的制造方法 | |
| JP2009009994A (ja) | 半導体装置およびその製造方法 | |
| JP2007035880A (ja) | バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置 | |
| WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
| JP2007142232A (ja) | バンプ付電子部品の実装方法 | |
| JP3376861B2 (ja) | バンプ付きワークの実装方法 | |
| JP7472484B2 (ja) | 複合配線基板及び複合配線基板の製造方法 | |
| JP2006156794A (ja) | 半導体装置の接合方法及び接合構造 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JP3804586B2 (ja) | 半導体装置の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2021064659A (ja) | 半導体装置の製造方法及び封止材 | |
| JP2009004462A (ja) | 半導体装置の実装方法 | |
| JP2008244277A (ja) | 半導体装置及びその製造方法 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JPWO2020122014A1 (ja) | 半導体装置用配線基板とその製造方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4983181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |