JP2013168625A - 電子装置とその製造方法及び電子装置の製造装置 - Google Patents

電子装置とその製造方法及び電子装置の製造装置 Download PDF

Info

Publication number
JP2013168625A
JP2013168625A JP2012149410A JP2012149410A JP2013168625A JP 2013168625 A JP2013168625 A JP 2013168625A JP 2012149410 A JP2012149410 A JP 2012149410A JP 2012149410 A JP2012149410 A JP 2012149410A JP 2013168625 A JP2013168625 A JP 2013168625A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
chamber
electronic device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012149410A
Other languages
English (en)
Other versions
JP6011074B2 (ja
Inventor
Taiji Sakai
泰治 酒井
Nobuhiro Imaizumi
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012149410A priority Critical patent/JP6011074B2/ja
Priority to US13/671,970 priority patent/US8922027B2/en
Priority to TW101141742A priority patent/TWI475620B/zh
Priority to CN201210495330.3A priority patent/CN103212776B/zh
Publication of JP2013168625A publication Critical patent/JP2013168625A/ja
Priority to US14/452,754 priority patent/US9911642B2/en
Application granted granted Critical
Publication of JP6011074B2 publication Critical patent/JP6011074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/26—Auxiliary equipment
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K5/00—Irradiation devices
    • G21K5/02—Irradiation devices having no beam-forming means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81031—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/8109—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2021—Ultraviolet radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】電子装置とその製造方法及び電子装置の製造装置において、電子部品が受けるダメージを低減すること。
【解決手段】第１の電子部品３０の第１の電極３５ａの上面を有機酸に曝す工程と、有機酸に曝した第１の電極３５ａの上面に紫外線を照射する工程と、第１の電極３５ａと、第２の電子部品４０の第２の電極３５ｂとを加熱しながら互いに押圧して接合する工程とを有する電子装置の製造方法による。
【選択図】図７

Description

本発明は、電子装置とその製造方法及び電子装置の製造装置に関する。
回路基板に半導体素子を実装する方法の一つとしてフリップチップ実装がある。このフリップチップ実装では、回路基板と半導体素子の各々の表面に形成されたはんだバンプをリフローして互いに接続することにより、回路基板と半導体素子とを電気的かつ機械的に接続する。
但し、はんだバンプの微細化が進むと、隣接するはんだバンプ同士の間隔が狭くなり、リフローによって溶融したはんだバンプ同士が電気的にショートするおそれがある。更に、微細化によってはんだバンプの直径が小さくなると、はんだバンプを流れる電流密度が増大し、電流に沿ってはんだ材料が流れるエレクトロマイグレーションの発生が顕著となるおそれもある。
そこで、このような問題を回避するために、はんだバンプを用いた接続方法に代えて、銅バンプ等の電極同士を熱圧着することにより各電極の金属材料を固相拡散させ、電極同士を接合する方法が提案されている。このような接合方法は、固相拡散接合法とも呼ばれる。
固相拡散接合法によれば、はんだバンプとは異なり電極をリフローして溶融させる必要がないため、隣接する電極の間隔を狭めてもこれらの電極が電気的にショートする危険性がなく、電子装置の微細化に有利である。
しかしながら、固相拡散接合法では、電極同士の原子の拡散を促すために高い温度と大きな圧力とを半導体素子に印加するため、半導体素子がダメージを受けるおそれがある。
特開平０４−３０９４７４号公報 特開平０５−１３１２７９号公報
電子装置とその製造方法及び電子装置の製造装置において、電子部品が受けるダメージを低減することを目的とする。
以下の開示の一観点によれば、第１の電子部品の第１の電極の上面を有機酸に曝す工程と、有機酸に曝した前記第１の電極の前記上面に紫外線を照射する工程と、前記第１の電極と、第２の電子部品の第２の電極とを加熱しながら互いに押圧して接合する工程とを有する電子装置の製造方法が提供される。
更に、その開示の他の一観点によれば、第１の電極を備えた第１の電子部品と、前記第１の電極と接合した第２の電極を備えた第２の電子部品とを備え、前記第１の電極と前記第２の電極との間に結晶層が形成された電子装置が提供される。
また、その開示の別の一観点によれば、チャンバーと、前記チャンバー内に設けられ、電極を有する電子部品を載置するステージと、前記チャンバー内に設けられ、前記電極に紫外線を照射する紫外線ランプとを備え、前記紫外線ランプが、前記電極の上面に前記紫外線が照射される位置に設けられた電子装置の製造装置が提供される。
そして、その開示の更に別の開示によれば、第１の電子部品が備える第１の電極と、第２の電子部品が備える第２の電極の少なくとも一方の表面の酸化膜を除去する第１のチャンバーと、前記第１のチャンバーに連結され、前記第１の電極と前記第２の電極の少なくとも一方に紫外線を照射する第２のチャンバーと、前記第２のチャンバーに連結され、前記第１の電極と前記第２の電極とを位置合わせするボンダーと、前記ボンダーに連結され、前記第１の電子部品と前記第２の電子部品とを加熱しながら互いに押圧する第３のチャンバーと有する電子装置の製造装置が提供される。
以下の開示によれば、有機酸に曝された第１の電極の上面に紫外線を照射することにより当該上面にアモルファス層や微結晶層等の変質層を形成し、その変質層を介して第１の電極と第２の電極とを接合する。その変質層は、結晶状態にある層と比較して再結晶温度が低く柔軟であるため、第１の電極と第２の電極とを接合する際の温度と荷重とを低減でき、ひいては第１の電子部品と第２の電子部品に加わるダメージを低減できる。
図１は、固相拡散接合法による電子部品の接合工程を示す断面図である。 図２（ａ）〜（ｃ）は、第１の電極と第２の電極との接合途中の拡大断面図である。 図３は、第１実施形態で使用する電子装置の製造装置の構成図である。 図４（ａ）〜（ｃ）は、第１実施形態に係る電子装置の製造途中の断面図（その１）である。 図５（ａ）〜（ｃ）は、第１実施形態に係る電子装置の製造途中の断面図（その２）である。 図６（ａ）、（ｂ）は、第１実施形態に係る電子装置の製造途中の断面図（その３）である。 図７（ａ）〜（ｃ）は、第１実施形態に係る電子装置の製造途中の断面図（その４）である。 図８は、第１実施形態で製造された電子装置の断面図である。 図９（ａ）〜（ｃ）は第２実施形態に係る電子装置の製造途中の断面図（その１）である。 図１０は第２実施形態に係る電子装置の製造途中の断面図（その２）である。 図１１は、第２実施形態の実験結果について説明するための図である。 図１２は、第３実施形態に係る電子装置の製造装置の断面図である。 図１３（ａ）は、第４実施形態に係る電子装置の製造装置の平面図であり、図１３（ｂ）はその断面図である。 図１４（ａ）〜（ｃ）は第４実施形態に係る電子部品の製造方法を示す断面図（その１）である。 図１５（ａ）、（ｂ）は第４実施形態に係る電子部品の製造方法を示す断面図（その２）である。 図１６（ａ）、（ｂ）は第４実施形態に係る電子部品の製造方法を示す断面図（その３）である。 図１７は、本実施形態に係る電子装置の製造装置の断面図である。 図１８（ａ）〜（ｃ）は、第６実施形態に係る電子装置の製造途中の断面図（その１）である。 図１９（ａ）、（ｂ）は、第６実施形態に係る電子装置の製造途中の断面図（その２）である。
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
図１は、固相拡散接合法による電子部品の接合工程を示す断面図である。
この例では、第１の電子部品３０と第２の電子部品４０とを接合する場合について説明する。
これらの電子部品のうち、第１の電子部品３０は回路基板であって、第１のシリコン基材３１の表面に第１の電極パッド３４ａと第１のパッシベーション膜３３ａとを形成してなる。
第１の電極パッド３４ａの上には、電解めっき法により銅を材料とする柱状の第１の電極３５ａが形成される。柱状の電極は、バンプ電極又はポスト電極と呼ばれることもある。
一方、第２の電子部品４０は半導体素子であって、第２のシリコン基材３２の表面に第２の電極パッド３４ｂと第２のパッシベーション膜３３ｂとを形成してなる。その第２の電極パッド３４ｂの上には、電解めっきより形成された銅を材料とする柱状の第２の電極３５ｂが形成される。
第２の電極３５ｂの大きさは特に限定されないが、この例では平面視したときの第２の電極３５ｂの形状を一辺が約１０μmの正方形とする。
そして、第２の電子部品４０をフェイスダウンの状態で第１の電子部品３０と対向させた状態で、不図示のフリップチップボンダーによって第１の電極３５ａと第２の電極３５ｂとの位置合わせを行う。
なお、この位置合わせを容易にするために、第１の電極３５ａは第２の電極３５ｂよりも大きくするのが好ましいく、この例では平面視したときの第１の電極３５ａの形状を一辺が約１５μmの正方形とする。
図２（ａ）〜（ｃ）は、図１の第１の電極３５ａと第２の電極３５ｂとの接合途中の拡大断面図である。
図２（ａ）に示すように、接合前においては、第１の電極３５ａ及び第２の電極３５ｂの各々には複数の銅の結晶粒３６が形成されている。そして、第１の電極３５ａ及び第２の電極３５ｂの上面は、相互の密着性を確保するべく、ＣＭＰ（Chemical Mechanical Polishing）法により予め平坦化されている。このＣＭＰ法により、第１の電極３５ａ及び第２の電極３５ｂの各々の上面には上記の結晶粒３６が表出する。
次に、図２（ｂ）に示すように、上記のフリップチップボンダーからの熱によって第１の電極３５ａと第２の電極３５ｂの各々を加熱しながらこれらの電極を互いに押圧する。
ここで、加熱温度が低かったり押圧時の荷重が弱かったりすると、第１の電極３５ａと第２の電極３５ｂの電極との境界部分で両者の結晶粒３６が不連続の状態となり、これらの電極が容易に分離してしまう。そこで、この境界部分の結晶粒３６を一体化させて接合するために、本工程では、銅の結晶粒３６の再結晶温度である３００℃よりも高い温度に第１の電極３５ａと第２の電極３５ｂとを加熱し、さらに一つのバンプあたり２０ｇｆ以上の荷重で十分に押圧する。
このような条件で加熱と押圧とを行うことで、図２（ｃ）に示すように第１の電極３５ａと第２の電極３５ｂとの境界付近の結晶粒が３６一体化し、第１の電極３５ａと第２の電極３５ｂとを機械的に強固に接続することができる。
しかしながら、この方法では、上記のように３００℃という高温と２０ｇｆ以上の荷重によって第１の電子部品３０と第２の電子部品４０とがダメージを受けるおそれがある。
以下、実施形態について、添付の図面を参照して説明する。
（第１実施形態）
図３は、第１実施形態で使用する電子装置の製造装置の構成図である。
本実施形態に係る電子装置の製造装置２０は、第１のチャンバー２１と、第２のチャンバー２４と、フリップチップボンダー２５と、第３のチャンバー２６とを備え、これらの間に搬送部２３ａ〜２３ｃが設けられている。
第１のチャンバー２１には有機酸供給部２２が接続されており、有機酸を含んだガスが第１のチャンバー２１に供給される。また、第１のチャンバー２１、第２のチャンバー２４及び第３のチャンバー２６の各々には不図示の真空ポンプが接続されており、これらのチャンバー内が減圧可能となっている。
なお、第１〜第３のチャンバー２１、２４、２６と搬送部２３ａ〜２３ｃとの間には不図示のバルブが設けられており、そのバルブによって第１〜第３のチャンバー２１、２４、２６の内部の気密性が維持される。
本実施形態では、この電子装置の製造装置２０を用いることにより、図１に示した第１の電子部品３０と第２の電子部品４０の各々を以下のようにして互いに電気的かつ機械的に接続する。
図４〜図７は、本実施形態に係る電子装置の製造途中の断面図である。
まず、図４（ａ）に示すように、第１のチャンバー２１内のステージ２１ｃ上に上記の第１の電子部品３０と第２の電子部品４０とを載置する。
なお、以下では第１の電子部品３０と第２の電子部品４０の各々がウエハから切り出されて個片化されている場合を例にして説明するが、ウエハレベルで以下の工程を行ってもよい。更に、第１の電子部品３０と第２の電子部品４０の一方をウエハ状態とし、他方をチップに個片化した状態で以下の工程を行ってもよい。
そして、この状態でガス導入口２１ａから有機酸を含んだガスを供給しながら、チャンバー２１内の余分なガスをガス排出口２１ｂから外部に排出する。
第１のチャンバー２１に導入されるガスは有機酸供給部２２で生成される。有機酸供給部２２は、例えば窒素などの不活性ガスを封入したボンベ２２ａと、液体の有機酸２２ｃを収容する容器２２ｃとを備え、不活性ガスのバブリングによって有機酸を含んだガスを発生させる。
特に限定されないが、本実施形態では有機酸として蟻酸を用いる。なお、蟻酸に代えて、酢酸やシュウ酸等のカルボン酸を有機酸として用いてもよい。
図４（ｂ）に示すように、有機酸に曝す直前の第１の電極３５ａの上面は、銅が自然酸化したことにより厚さが５ｎｍ〜１０ｎｍ程度の銅の酸化膜１で覆われている。なお、このような自然酸化膜に代えて、酸化膜１として銅の熱酸化膜を自然酸化膜よりも厚い厚さ、例えば１０ｎｍ〜１５０ｎｍ程度の厚さに形成してもよい。
このように酸化膜１が形成された第１の電極３５ａの上面を上記のように蟻酸に曝すと、酸化膜１の組成に応じ、以下の反応式（１）、（２）のいずれかの反応が進む。
ＣｕＯ ＋ ２ＨＣＯＯＨ → Ｃｕ（ＨＣＯＯ）2 ＋ Ｈ2Ｏ・・・（１）
ＣｕＯ2＋ ２ＨＣＯＯＨ → Ｃｕ（ＨＣＯＯ）2 ＋Ｈ2＋Ｏ2・・・（２）
上記の反応により、図４（ｃ）に示すように、第１の電極３５ａの上面に蟻酸銅を含む有機酸金属膜２が形成される。
なお、上記の反応をより迅速に進めるために、第１のチャンバー２１に内蔵した不図示のヒーターによって第１の電極３５ａを１２０℃程度に加熱することが好ましい。
但し、後述のように本実施形態では有機酸金属膜２から銅のアモルファス層や微結晶層等の銅の変質層を形成する。そのため、その銅の変質層の形成が阻害されないように、本工程における加熱温度は、アモルファス状態又は微結晶状態の銅の再結晶化温度である１３０℃よりも低い温度とするのが好ましい。
また、第１のチャンバー２１内の圧力も特に限定されないが、酸化膜１として自然酸化膜を形成した場合には、酸化膜１の膜厚が薄いため減圧下においても酸化膜１の全体を有機酸金属膜２にすることができる。本実施形態では、第１のチャンバー２１内の圧力を約６００mTorr程度の減圧雰囲気とし、３０分間本工程を行う。
一方、酸化膜１として自然酸化膜よりも厚い熱酸化膜を形成する場合は、大気圧よりも高い圧力下で蟻酸に酸化膜１を曝すことで、酸化膜１の全体を確実に有機酸金属膜２とすることができる。
なお、第２の電極３５ｂ（図４（ａ）参照）の上面についても、上記と同様の反応により有機酸金属膜２が形成される。
次に、図５（ａ）に示すように、第１の電子部品３０及び第２の電子部品４０を、搬送部２３ａ（図３参照）を用いて第２のチャンバー２４に搬送する。
図５（ａ）に示すように、第２のチャンバー２４は紫外線ランプ２４ｂとステージ２１ｃとを備えており、第１の電子部品３０と第２の電子部品４０の各々がそれらの電極３５ａ、３５ｂを上にしてステージ２４ｃの上に載置される。
これにより、第１の電極３５ａと第２の電極３５ｂの各々の上面が、紫外線ランプ２４ｂで発生した紫外線に照射されることになる。
紫外線ランプ２４ｂの光源は特に限定されない。但し、有機酸金属膜２中の蟻酸銅を効率的に分解するために、蟻酸銅を分解し得る波長よりも短い波長、例えば波長が１７２ｎｍのエキシマランプを紫外線ランプ２４ｂとして用いるのが好ましい。なお、この波長の紫外線は、真空紫外光（Vacuum Ultra Violet: VUV）とも呼ばれる。
その紫外線は、図５（ｂ）に示すように有機酸金属膜２に照射される。その結果、以下の反応式（３）に従って有機酸金属膜２が分解される。
Ｃｕ（ＨＣＯＯ）2 → Ｃｕ ＋ ＣＯ ＋ ＣＯ2 ＋ Ｈ2・・・（３）
この反応により、図５（ｃ）に示すように、結晶性のないアモルファス状態又は微結晶状態の銅を含む銅の変質層３が第１の電極３５ａの上面に形成される。
なお、紫外線の照射時間は特に限定されないが、本実施形態では５分〜１５分程度の時間だけ紫外線を照射する。
更に、反応式（３）による分解反応を促進すべく、第１の電極３５ａの温度を室温（２０℃）〜１５０℃程度の温度に加熱するのが好ましい。
但し、アモルファス状態又は微結晶状態の変質層３の再結晶温度は１３０℃であるため、これよりも高い温度で本工程を行うと変質層３が結晶化してしまう。そのため、紫外線を照射している際の第１の電極３５ａの加熱温度は、アモルファス状態又は微結晶状態の銅の再結晶化温度である１３０℃未満、例えば１２０℃程度とするのが好ましい。
第２の電極３５ｂについても、図４（ａ）〜図５（ｃ）と同様の工程で、上面に銅の変質層３を形成する。
その後、図６（ａ）に示すように、第１の電子部品３０と第２の電子部品４０とをフリップチップボンダー２５（図３参照）に搬送する。そして、そのフリップチップボンダー２５において、第１の電極３５ａと第２の電極３５ｂとを位置合わせした後、一つの電極あたり５ｇｆ〜１０ｇｆの荷重を加えながら、第１の電極３５ａと第２の電極３５ｂとを１００℃に加熱してその各々を仮付けする。
図６（ｂ）は、本工程を終了後の拡大断面である。図６（ｂ）に示すように、仮付け直後においては、第１の電極３５ａと第２の電極３５ｂの各々の変質層３は一体化してない。
また、仮付を行う前に、第１の電極３５ａと第２の電極３５ｂの各々の変質層３の表面を紫外線に曝すことにより、変質層３の表面の有機物を分解して除去し、当該表面を清浄化するのが好ましい。なお、紫外線に代えて変質層３を酸素プラズマに曝すことにより、有機物を酸化して除去してもよい。
このように有機物を除去することにより、有機物が原因で第１の電極３５ａと第２の電極３５ｂとの接合強度が低下するのを防止できる。
なお、清浄化を促すために、紫外線や酸素プラズマを照射しているときに第１の電極３５ａと第２の電極３５ｂを室温よりも高い温度に加熱してもよい。但し、変質層３の再結晶化を防止するため、加熱時の第１の電極３５ａと第２の電極３５ｂの温度の上限を、変質層３内のアモルファス状態又は微結晶状態の銅の再結晶化温度である１３０℃未満、例えば１２０℃程度とするのが好ましい。
次に、図７（ａ）に示すように、互いに仮付けされた第１の電子部品３０及び第２の電子部品４０を第３のチャンバー２６に搬送する。
図７（ａ）に示すように、第３のチャンバー２６は、第１の電子部品３０及び第２の電子部品４０を載置するステージ２６ｃと、そのステージ２６ｃに対向して配置されたプレス板２６ｂとを備える。
プレス板２６ｂにはプレス部２６ａが接続されており、プレス部２６ａからの荷重により、プレス板２６ｂとステージ２６ｃとの間に配置された第１の電子部品３０及び第２の電子部品４０が押圧される。押圧時の荷重は特に限定されないが、本実施形態では一つの電極あたり例えば１０ｇｆの荷重を加えるものとする。
そして、これと同時に、第１の電子部品３０及び第２の電子部品４０を変質層３の再結晶温度よりも高い１５０℃〜２５０℃に１０分〜３０分程度の時間だけ加熱する。なお、この加熱は、ステージ２６ｃに内蔵された不図示のヒーターにより行われる。
図７（ｂ）はこのように押圧を開始した直後の第１の電極３５ａと第２の電極３５ｂの断面図である。
図７（ｂ）に示すように、第１の電極３５ａと第２の電極３５ｂの各々の上面の変質層３は柔軟なため、図１の場合よりも少ない荷重でも容易に変形して相互に隙間なく密着する。
特に、酸化膜１（図４（ｂ）参照）として熱酸化膜を形成する場合には変質層３が十分に厚いため、変質層３の変形が容易となり、第１の電極３５ａと第２の電極３５ｂとの密着性が更に良好となる。
また、本工程では、変質層３の再結晶温度よりも高い温度に当該変質層３を加熱するため、各変質層３の境界部分が一体化しながら銅の結晶が成長する。
その結果、図７（ｃ）に示すように、各変質層３が銅の結晶層３ｘとなり、その結晶層３ｘを介して第１の電極３５ａと第２の電極３５ｂとが機械的に強固に接合される。
ここで、アモルファス状態や微結晶状態の銅が結晶化してなる結晶層３ｘにおいては、第１の電極３５ａや第２の電極３５ｂにおけるのと比較して銅の結晶粒サイズが小さくなる。本実施形態の場合、第１の電極３５ａや第２の電極３５ｂにおける銅の結晶粒３６の平均直径が約５μm程度であるのに対し、結晶層３ｘにおける銅の結晶粒３ｙの平均直径はこれよりも小さい１μm〜３μm程度となる。
更に、第１の電極３５ａと結晶層３ｘの界面においては、両者における銅の結晶粒の方位が不連続になることもある。これと同様のことが第２の電極３５ｂと結晶層３ｘとの界面においても生じ得る。
なお、このように第１の電極３５ａと第２の電極３５ｂとを接合する前に、これらの電極の上面を蟻酸等の有機酸を含むガスに曝すことにより、これらの電極の表面の酸化膜を予め除去してもよい。
これにより、第１の電極３５ａと第２の電極３５ｂの接合界面に酸化膜が形成されるのを抑制でき、その酸化膜が原因で第１の電極３５ａと第２の電極３５ｂとの接合が阻害されるのを防止できる。
また、接合界面に酸化膜が形成される危険性を更に低減するために、第３のチャンバー２６内の雰囲気を、酸素を排除した不活性ガスの雰囲気や真空雰囲気とし、第１の電極３５ａと第２の電極３５ｂとを接合してもよい。
なお、第３のチャンバー内の雰囲気を蟻酸等の有機酸を含む雰囲気とし、第１の電極３５ａと第２の電極３５ｂとの接合界面に酸化膜が形成されるのをその有機酸によって防止してもよい。
以上により、本実施形態に係る電子装置の製造方法の基本工程が終了する。
図８は、このようにして製造された電子装置５９の断面図である。
上記した本実施形態によれば、結晶化した銅よりも再結晶温度が低く柔軟な銅の変質層３を介して第１の電極３５ａと第２の電極３５ｂとを接合する。そのため、変質層３を形成しない場合と比較して、第１の電極３５ａと第２の電極３５ｂの各々の加熱温度や荷重を低減することができると共に、これらの電極を短時間で接合できる。
その結果、第１の電極３５ａと第２の電極３５ｂの接合時に第１の電子部品３０や第２の電子部品４０が受ける熱的ダメージや機械的ダメージを低減できる。
更に、このように第１の電極３５ａと第２の電極３５ｂとを短時間で接合できるため、電子装置の製造工程のスループットが向上すると共に、その製造時における消費電力を削減して環境負荷を低減することもできる。
また、有機酸金属膜２や変質層３の形成をドライ雰囲気で行うことができるので、ウエット用の製造装置を用意する必要がなく、簡便なプロセスで電子装置を製造することができる。
なお、本実施形態は上記に限定されない。例えば、上記では、第１の電極３５ａと第２の電極３５ｂの双方に変質層３を形成したが、これらの電極の一方のみに変質層３を形成してもよい。
更に、上記では、第１の電子部品３０として回路基板を用い、第２の電子部品４０として半導体素子を用いたが、接続の対象となる電子部品の組み合わせはこれに限定されない。例えば、回路基板である第１の電子部品３０同士を接続したり、半導体素子である第２の電子部品４０同士を接続したりしてもよい。これについては後述の各実施形態でも同様である。
更に、図３では各チャンバー２１、２４、２６とフリップチップボンダー２５の全てを搬送部２３ａ〜２３ｃで連結した例を示したが、これらの全てを連結させなくてもよい。例えば、フリップチップボンダー２５において第１の電子部品３０と第２の電子部品４０と仮付けした後、これらの電子部品を第３のチャンバー２６に搬送する前に、第１の電子部品３０と第２の電子部品４０とを大気に暴露してもよい。暴露時間が１０時間以内となるように管理すれば、第１の電子部品３０と第２の電子部品４０との接合強度は劣化せず、これらの電子部品の信頼性に影響は出ない。
（第２実施形態）
第１実施形態では、酸化膜１（図４（ｂ））を利用してアモルファス状態や微結晶状態の銅の変質層３（図５（ｃ））を形成した。
これに対し、本実施形態では、機械加工を併用することで変質層を第１実施形態よりも厚く形成する。
図９〜図１０は第２実施形態に係る電子装置の製造途中の断面図である。なお、図９〜図１０において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図９（ａ）に示すように、ダイヤモンドバイト７０により第１の電極３５ａの表面を切削することにより、第１の電極３５ａの表面にアモルファス状態又は微結晶状態の銅の変質層７３を形成する。
本実施形態では、ダイヤモンドバイト７０を例えば周速１５ｍ／秒〜２０ｍ／秒で回転させながら、一回転あたりダイヤモンドバイト７０を基板横方向に約２０μｍづつ移動させる条件で第１の電極３５ａ表面を切削する。
このような機械加工によって第１の電極３５ａの表面の銅の結晶が乱れるため、図９（ｂ）に示すように、第１の電極３５ａの表層から１００ｎｍ〜２００ｎｍの深さの範囲に結晶構造を持たない銅の変質層７３が形成される。
なお、これと同様の方法を用いることで、図９（ｃ）のように第２の電極３５ｂの表層にも銅の変質層７３を形成する。
そして、第１実施形態で説明した図４（ａ）〜図５（ｃ）の工程を行うことにより、図１０に示す断面構造を得る。図１０に示すように、第１の電極３５ａと第２の電極３５ｂの各々において、上記の機械加工に由来する変質層７３の上に、UV照射（図５（ｂ）参照）によって有機酸金属膜２から得られた変質層３が形成されることになる。
この後は、第１実施形態の図７（ａ）〜（ｃ）の工程を行うことにより、図８に示した電子装置の基本構造を完成させる。
以上説明した本実施形態によれば、機械加工に由来する銅の変質層７３を形成することによって、酸化膜１に由来する銅の変質層３のみを形成する第１実施形態よりも変質層の全体を厚くすることができる。これにより、第１の電極３５ａと第２の電極３５ｂとを接合する際に変質層が変形する余地が更に増え、柔軟な変質層３、７３によって第１の電極３５ａと第２の電極３５ｂとを更に良好に密着させることが可能となる。
次に、本実施形態の実験結果について説明する。
その実験では、本実施形態で作製した電子装置５９（図８参照）のダイシェア強度について調査をした。ダイシェア強度は、第２の電子部品４０に基板横方向の力を加えたときに、第１の電極３５ａと第２の電極３５ｂとがこれらの界面から剥離する最大の力として定義される。
この実験結果を図１１に示す。
図１１において、横軸は、図７（ｂ）の工程における第１の電極３５ａと第２の電極３５ｂの加熱温度を示す。そして、その縦軸は上記のダイシェア強度を示す。
図１１におけるグラフAは、本実施形態で得られた結果を表す。そして、グラフBは、図９（ａ）の機械加工のみを行い、図１０の酸化膜１に由来する変質層３の形成を省略した場合の結果を表す。更に、グラフCは、機械加工（図９（ａ））も変質層３の形成（図１０）も行わずに第１の電極３５ａと第２の電極３５ｂとを直接接合した比較例の結果を表す。
上記のダイシェア強度は、第１の電極３５ａと第２の電極３５ｂとの界面の状態に依存する。
例えば、ダイシェア強度が０g/chip〜３０００g/chip程度と小さい領域Iでは第１の電極３５ａと第２の電極３５ｂとの間に明確な界面が存在し、第１の電極３５ａと第２の電極３５ｂとの接合強度が弱くなる。
また、ダイシェア強度が３０００g/chip〜７０００g/chip程度の領域IIでは、各電極の間の界面が消失し、第１の電極３５ａと第２の電極３５ｂとが略一体化する。但し、この領域IIは各電極が完全には一体化していると言える程ダイシェア強度は高くなく、各電極の間に既述のような結晶層３ｘが形成される。
一方、ダイシェア強度が７０００g/chip〜１２０００g/chip程度の領域IIIでは第１の電極３５ａと第２の電極３５ｂとが略完全に一体化し、これらの間に結晶層３ｘは存在しないと考えられる。
図１１に示されるように、同一の接合温度では、グラフA〜Cのうち比較例に係るグラフCの値が最も小さい。
また、機械加工のみを施したグラフBでは、比較例よりもダイシェア強度が高められているものの、１７５℃の接合温度では十分なダイシェア強度が得られていない。
これに対し、本実施形態に係るグラフAでは、１７５℃におけるダイシェア強度が、機械加工のみの場合の約２倍にもなっている。
このことから、本実施形態のように機械加工とUV照射とを併用することが、１７５℃程度の低温における接合強度の向上に有用であることが確認できた。このように１７５℃程度の低温で十分な接合強度が得られるため、本実施形態では第１の電極３５ａと第２の電極３５ｂとを接合するのにこれらを高い温度に加熱する必要がなく、第１の電子部品３０と第２の電子部品４０が熱によるダメージを受け難くなる。
（第３実施形態）
第１実施形態では、図３に示したように、有機酸用の第１のチャンバー２１と紫外線照射用の第２のチャンバー２４を用いた。
これに対し、本実施形態では、一つのチャンバー内において第１の電子部品３０と第２の電子部品４０を有機酸と紫外線の各々に曝すことができる電子装置の製造装置について説明する。
図１２は、本実施形態に係る電子装置の製造装置の断面図である。
図１２に示すように、本実施形態に係る電子装置の製造装置６０は、チャンバー２９と、その中に収容されたステージ２９ｆとを有する。そして、ステージ２９ｆの上方には耐熱ガラス製の窓２９ｃが設けられており、この窓２９ｃによってチャンバー２９が二つの部屋に仕切られる。これらの部屋のうち、窓２９ｃの上方の部屋は、紫外線ランプ２９ａを収容する収容部２９ｂとして供される。
一方、窓２９ｃの下方の部屋には、有機酸供給部２２と接続されたガス導入口２９ｄとガス排出口２９ｅとが設けられる。なお、ステージ２９ｆには不図示のヒーターが内蔵されており、第１の電子部品３０や第２の電子部品４０を所定の温度に加熱することができる。
このような電子装置の製造装置６０では、第１の電子部品３０と第２の電子部品４０の各々を、ガス導入口２９ｄから供給された蟻酸等の有機酸に曝すことで、有機酸金属膜２（図４（ｃ）参照）を形成することができる。
更に、その有機酸金属膜２に紫外線ランプ２９ａの紫外線を照射することで、アモルファス状態や微結晶状態の銅の変質層３（図５（ｃ）参照）を形成することができる。
このように、本実施形態では一つのチャンバー２９内で第１の電子部品３０と第２の電子部品４０の各々を紫外線と有機酸に曝すことができるので、第１実施形態と比較して装置構成が簡単になる。
更に、このように一つのチャンバー２９のみを用いることにより、第１実施形態のように有機酸用の第１のチャンバー２１から紫外線用の第２のチャンバー２４に第１の電子部品３０等を搬送する必要がなくなるため、搬送時間を削減することが可能となる。
しかも、窓２９ｃによって収容部２９ｂをステージ２９ｆから隔離したので、ステージ２９ｆからの輻射熱で紫外線ランプ２９ａが損傷するおそれがない。そのため、窓２９ｃがない場合と比較してステージ２９ｆの温度を高温にすることができ、広い温度範囲で第１の電子部品３０と第２の電子部品４０の各々に紫外線を照射することができる。
なお、ステージ２９ｆに不図示の昇降機構を設けることにより、第１の電子部品３０と紫外線ランプ２９ａとの距離や、第２の電子部品４０と紫外線ランプ２９ａとの距離を調節できるようにしてもよい。この場合、第１の電子部品３０や第２の電子部品４０に照射される紫外線の強度が最も強くなるように上記の距離を調節することで、これらの電子部品に効率的に紫外線を照射することができる。
（第４実施形態）
本実施形態では、以下のように第１の電子部品３０と第２の電子部品４０とを仮止め材で固定する。
図１３（ａ）は、第４実施形態で使用する電子装置の製造装置の平面図である。
図１３（ａ）に示すように、本実施形態に係る電子部品の製造装置５０は、第１のチャンバー５１と第２のチャンバー５２とを備える。
第１のチャンバー５１と第２のチャンバー５２には一対の搬送レール５４が挿通されるており、その搬送レール５４の上には、その延在方向に沿って移動可能なステージ５５が設けられる。
また、第１のチャンバー５１は、その側面に紫外線ランプ５６を備えるとともに、有機酸供給部２２に接続される。
なお、第１のチャンバー５１と第２のチャンバー５２の各々の側面には、ステージ５５が出入り可能な不図示のバルブが設けられており、そのバルブによって第１のチャンバー５１と第２のチャンバー５２の内部の気密性が維持される。
図１３（ｂ）は、この電子装置の製造装置の断面図である。
図１３（ｂ）に示すように、第２のチャンバー５２は、プレス板５８とプレス部５７を備える。プレス部５７は伸縮可能であって、プレス部５７の伸縮運動によってプレス板５８が昇降する。
また、第１のチャンバー５１と第２のチャンバー５２との間には、連絡部５３が設けられる。連絡部５３はその内部が気密にされており、ステージ５５上に載せられた電子部品を大気に曝すことなしに、その電子部品を第１のチャンバー５１から第２のチャンバー５２に移動させることができる。
以下に、この製造装置５０を用いた電子装置の製造方法について説明する。
図１４〜図１６は、本実施形態に係る電子装置の製造途中の断面図である。なお、図１４〜図１６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図１４（ａ）に示すように第１の電子部品３０を用意した後、図１４（ｂ）に示すように第１の電子部品３０の表面の上に仮止め材６１を付着させる。
仮止め材６１の材料は特に限定されないが、加熱によって揮発、溶融、又は分解によりタック性を発現する材料であるのが好ましい。そのような材料としては、例えば、分子量が２０００程度のポリエチレングリコール（PEG2000）がある。このポリエチレングリコールは、融点が約５０℃であり室温では固体であるが、加熱してその一部を融解させることにより第１の電子部品３０に付着させることができる。
また、ポリエチレングリコールに代えてポリプロピレングリコール、ブチルカルビトールアセテート、ポリエステル、又はポリヒドロキシポリエーテルを仮止め材６１として使用してもよい。更に、これらに代えて、ポリスルホン酸や酢酸ビニルとエチレンからなる共重合体を仮止め材６１として用いてもよい。また、１００℃〜２００℃程度で揮発する無水酢酸、無水コハク酸、及びアクリル酸メチル等も仮止め材６１として用いることができる。更に、１００℃程度の温度で分解し易いメチルメタクリレートやエチルメタクリレート等を仮止め材６１として用いてもよい。
なお、仮止め材６１は、第１の電子部品３０をダイシングによりウエハから切り分ける前に付着させておくことが生産性の観点から好ましい。
その後、図１４（ｃ）のように、不図示のフリップチップボンダーを用いて第１の電子部品３０の上に第２の電子部品４０を配置し、第１の電極３５ａと第２の電極３５ｂとの位置合わせを行う。
そして、フリップチップボンダーからの熱を利用して、第２の電子部品４０を例えば１２０℃で１５秒間加熱することで仮止め材６１を溶融する。これにより、第１の電極３５ａと第２の電極３５ｂとの間に隙間が存在する状態で第１の電子部品３０と第２の電子部品が仮止めされる。
次に、図１５（ａ）に示すように、第１の電子部品３０と第２の電子部品４０とをステージ５５の上に載置して第１のチャンバー５１内に搬送する。
そして、ガス導入口５１ａを通じて第１のチャンバー５１内に蟻酸等の有機酸を含むガスを導入して、第１の電極３５ａ及び第２の電極３５ｂの上面を有機酸に曝す。これにより、第１の電極３５ａ及び第２の電極３５ｂの表面の自然酸化膜と有機酸とが反応して有機酸金属膜２（図４（ｃ）参照）が形成される。
次に、有機酸を含むガスの導入を停止するとともに、ガス排気口５１ｂから内部のガスを排気する。
そして、図１５（ｂ）に示すように、第１の電極３５ａ及び第２の電極３５ｂの横に設けられた紫外線ランプ５６から第１の電極３５ａと第２の電極３５ｂの各々の上面に紫外線を照射し、当該上面に銅の変質層３（図５（ｃ）参照）を形成する。
本実施形態では、既述のように第１のチャンバー５１の側面に紫外線ランプ５６を設けたので、その紫外線ランプ５６により生成した紫外線が第１の電極３５ａと第２の電極３５ｂの隙間に入り、これらの電極の上面に確実に紫外線を照射することができる。
なお、ステージ５５に不図示の回転機構と昇降機構とを設け、これらを駆動させて第１の電極３５ａと第２の電極３５ｂの各上面に均等に紫外線を照射してもよい。
次に、図１６（ａ）に示すように、搬送レール５４に沿ってステージ５５を移動させることにより、第１の電子部品３０と第２の電子部品４０を第２のチャンバー５２に移動させる。
そして、プレス板５８で第２の電子部品４０を押圧しながら、変質層３（図６（ｂ）参照）の再結晶温度である１３０℃よりも低い温度に第１の電極３５ａと第２の電極３５ｂとを加熱することにより、これらの電極を仮付けする。なお、この加熱は、プレス板５８又はステージ５５に内蔵されている不図示のヒーターにより行うことができる。
その後、プレス板５８による押圧を維持しながら、ヒータの加熱温度を高めて第１の電子部品３０と第２の電子部品４０を１７０℃にまで加熱して、仮止め材６１のポリエチレングリコールを揮発させて除去する。
その後、図１６（ｂ）に示すように、プレス板５８による押圧を続けながら、第１の電子部品３０と第２の電子部品４０の各々を１５０℃〜２５０℃に加熱する。そして、この状態を３０分程度保持することにより、変質層３（図６（ｂ）参照）を結晶化させて第１の電極３５ａと第２の電極３５ｂとを接合し、図８に示した電子装置５９を完成させる。
以上説明した本実施形態によれば、仮止め材６１によって第１の電子部品３０と第２の電子部品４０とを仮止めした状態で、第１の電子部品３０と第２の電子部品４０の各々を有機酸や紫外線に曝す。そのため、第１の電子部品３０や第２の電子部品４０に個別に有機酸や紫外線を曝す場合と比較して、効率的に電子装置を製造することができる。
更に、連絡部５３（図１３（ｂ）参照）内が気密に維持されるので、第１のチャンバー５１から第２のチャンバー５２への搬送途中で銅の変質層３が大気に曝されるのを防止できる。そのため、変質層３が再酸化されるのを抑制でき、酸化が原因で第１の電極３５ａと第２の電極３５ｂとの接合強度が低下するのを防止することが可能となる。
なお、上記では仮止め材６１として加熱により揮発する材料を用いたが、仮止め材６１としてエポキシ樹脂ペーストやエポキシ樹脂フィルムを用いてもよい。この場合には、仮止め材６１は加熱によって揮発せず、アンダーフィル樹脂の一部として残すことができる。
（第５実施形態）
第４実施形態では、図１３（ａ）、（ｂ）に示したように第１のチャンバー５１と第２のチャンバー５２を用いた。これに対し、本実施形態では、これらの二つのチャンバーの機能を一つにまとめた電子装置の製造装置について説明する。
図１７は、本実施形態に係る電子装置の製造装置の断面図である。なお、図１７において、第４実施形態で説明したのと同じ要素には第４実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
この製造装置８０は、チャンバー５３内に、紫外線ランプ５６、プレス部５７、プレス板５８を備える。そして、そのチャンバー５３には、ガス導入口５３ａを介して有機酸供給部２２から蟻酸等の有機酸を含むガスが供給される。
更に、チャンバー５３内には、第１の電子部品３０を載置したステージ８１ｃが設けられる。
これによれば、有機酸の供給、紫外線の照射、及び第１の電子部品３０への第２の電子部品４０の押圧といった複数の工程を一つの製造装置８０で行うことができ、装置構成が簡単となる。
（第６実施形態）
第１実施形態では、第１の電極３５ａと第２の電極３５ｂの材料として銅を用いた。これに対し、本実施形態では、これらの電極の上に予めスズ層を形成しておく。
図１８〜図１９は、本実施形態に係る電子装置の製造途中の断面図である。なお、図１８〜図１９において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図１８（ａ）に示すように、第１の電極３５ａの上面にメッキ法によりスズ層６６等の低融点金属層を約２μｍ〜５μｍの厚さに形成する。そのスズ層６６を大気中に放置しておくと、スズ層６６の表面にＳｎＯ又はＳｎＯ2を含んだ酸化膜６７が形成される。
次に、図１８（ｂ）に示すように、スズ層６６の上面を有機酸に曝す。ここでは、有機酸として蟻酸を用いるものとし、蟻酸と酸化膜６７とを約１２０℃の温度で約３０分間反応させる。これによりスズ層６６の表面に形成された自然酸化膜６７が以下の反応式（４）、（５）のいずれかに従って反応する。
ＳｎＯ＋２ＨＣＯＯＨ→Ｓｎ（ＨＣＯＯ）2＋Ｈ2Ｏ・・・（４）
ＳｎＯ2＋２ＨＣＯＯＨ→Ｓｎ（ＨＣＯＯ）2＋Ｈ2＋Ｏ2・・・（５）
このような反応により、第１の電極３５ａの上面には、蟻酸スズを含む有機酸金属膜６８が形成される。なお、この時の加熱により、銅を材料とする第１の電極３５ａとスズ層６６の界面ではスズと銅の金属間化合物（Ｃｕ6Ｓｎ5）層６６ａが形成される。
次に、上記の有機酸金属膜６８の表面に紫外線を照射する。これにより有機酸金属膜６８が下記の反応式（６）に従って分解される。
Ｓｎ（ＨＣＯＯ）2→Ｓｎ＋ＣＯ＋ＣＯ2＋Ｈ2・・・（６）
この反応で生成したスズは、図１８（ｃ）に示すように結晶構造をもたないアモルファス状態又は微結晶状態のスズの変質層６９となる。
第２の電極３５ｂについても、上記と同様の工程を行うことで、上面にスズの変質層６９を形成する。
次に、図１９（ａ）に示すように、第１の電子部品３０と第２の電子部品４０とを不図示のフリップチップボンダーで位置合わせした後、第１の電子部品３０と第２の電子部品４０とを加熱した状態で互いに押圧する。ここでは、１５０℃の温度で５分間加熱と押圧とを行う。
これにより、図１９（ｂ）に示すように、各変質層６９が結晶化すると共に、各スズ層６６同士が一体化して、第１の電極３５ａと第２の電極３５ｂが互いに接合される。なお、この時の加熱によって金属間化合物層６６ａがさらに厚く成長する。
以上により、図８に示したような電子装置５９の基本構造が完成する。
上記した本実施形態によれば、低融点金属であるスズの変質層６９を介して第１の電極３５ａと第２の電極３５ｂとを接合する。そのため、銅の変質層３（図７（ｂ）参照）を利用する第１実施形態と比較して低い温度で短時間で第１の電極３５ａと第２の電極３５ｂとを接合できるので、第１の電子部品３０と第２の電子部品４０が受けるダメージを更に低減することができる。
なお、本実施形態は上記に限定されない。上記では、第１の電極３５ａと第２の電極３５ｂの両方にスズ層６６を形成したが、これらの電極の一方のみにスズ層６６を形成するようにしてもよい。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 第１の電子部品の第１の電極の上面を有機酸に曝す工程と、
有機酸に曝した前記第１の電極の前記上面に紫外線を照射する工程と、
前記第１の電極と、第２の電子部品の第２の電極とを加熱しながら互いに押圧して接合する工程と、
を有することを特徴とする電子装置の製造方法。
（付記２） 前記第２の電極の上面を前記有機酸に曝す工程と、
前記有機酸に曝した前記第２の電極の上面に紫外線を照射する工程とを更に有することを特徴とする付記１に記載の電子装置の製造方法。
（付記３） 前記第１の電極と前記第２の電極とを接合する工程の前に、前記第１の電子部品と前記第２の電子部品とを仮止め材により仮止めする工程を更に有することを特徴とする付記１又は付記２に記載の電子装置の製造方法。
（付記４） 前記仮止め材として、前記第１の電極と前記第２の電極とを接合する工程における熱で揮発、溶融、又は分解する材料を使用することを特徴とする付記３に記載の電子装置の製造方法。
（付記５） 前記有機酸に曝す工程の前に、前記第１の電極の前記上面を熱酸化する工程を更に有することを特徴とする付記１乃至付記４のいずれかに記載の電子装置の製造方法。
（付記６） 前記第１の電極と前記第２の電極とを接合する工程は、酸素を排除した雰囲気中、又は有機酸を含む雰囲気中で行われることを特徴とする付記１乃至付記５のいずれかに記載の電子装置の製造方法。
（付記７） 前記第１の電極と第２の電極とを接合する工程の前に、前記第１の電極と前記第２の電極の少なくとも一方の上面を紫外線又は酸素プラズマに曝す工程を更に有することを特徴とする付記１乃至付記６のいずれかに記載の電子装置の製造方法。
（付記８） 前記第１の電極と第２の電極とを接合する工程において、前記紫外線の照射によって前記第１の電極の前記上面に形成された変質層の再結晶温度よりも高い温度に、前記第１の電極と前記第２の電極とを加熱することを特徴とする付記１乃至付記７のいずれかに記載の電子装置の製造方法。
（付記９） 前記第１の電極の上面を有機酸に曝す工程の前に、該上面に切削加工を施す工程を更に有することを特徴とする付記１乃至付記８のいずれかに記載の電子装置の製造方法。
（付記１０） 第１の電極を備えた第１の電子部品と、
前記第１の電極と接合した第２の電極を備えた第２の電子部品とを備え、
前記第１の電極と前記第２の電極との間に結晶層が形成されたことを特徴とする電子装置。
（付記１１） 前記結晶層における結晶粒の平均直径は、前記第１の電極と前記第２の電極の各々の結晶粒の平均直径よりも小さいことを特徴とする付記１０に記載の電子装置。
（付記１２） 前記第１の電極、前記第２の電極、及び前記結晶層の各々の材料は同一であることを特徴とする付記１０又は付記１１に記載の電子装置。
（付記１３） 前記材料は銅であることを特徴とする付記１２に記載の電子装置。
（付記１４） チャンバーと、
前記チャンバー内に設けられ、電極を有する電子部品を載置するステージと、
前記チャンバー内に設けられ、前記電極に紫外線を照射する紫外線ランプとを備え、
前記紫外線ランプが、前記電極の上面に前記紫外線が照射される位置に設けられたことを特徴とする電子装置の製造装置。
（付記１５） 第１の電子部品が備える第１の電極と、第２の電子部品が備える第２の電極の少なくとも一方の表面の酸化膜を除去する第１のチャンバーと、
前記第１のチャンバーに連結され、前記第１の電極と前記第２の電極の少なくとも一方に紫外線を照射する第２のチャンバーと、
前記第２のチャンバーに連結され、前記第１の電極と前記第２の電極とを位置合わせするボンダーと、
前記ボンダーに連結され、前記第１の電子部品と前記第２の電子部品とを加熱しながら互いに押圧する第３のチャンバーと、
を有することを特徴とする電子装置の製造装置。
１、６７…自然酸化膜、２、６、６８…有機酸金属膜、３、７、６９、７３…変質層、３ｘ…結晶層、３ｙ…結晶粒、５…熱酸化膜、２０、５０、８０…電子装置の製造装置、２１…第１のチャンバー、２１ａ、２９ｄ、５１ａ、５３ａ…ガス導入口、２１ｂ、２４ａ、２９ｅ、２６ｅ、５１ｂ、５２ａ、５３ｂ…ガス排出口、２１ｃ、２４ｃ、２６ｃ、２９ｆ、５５、８１ｃ…ステージ、２２…有機酸供給部、２２ａ…ボンベ、２２ｂ…容器、２２ｃ…有機酸、２３ａ〜２３ｃ…搬送部、２４…第２のチャンバー、２４ｂ、２９ａ、５６…紫外線ランプ、２５…フリップチップボンダー、２６…第３のチャンバー、２６ａ、５７…プレス部、２６ｂ、５８…プレス板、２９…チャンバー、２９ｂ…収容部、２９ｃ…窓、３０…第１の電子部品、３１…第１のシリコン基材、３２…第２のシリコン基材、３３ａ、３３ｂ…第１及び第２のパッシベーション膜、３４ａ、３４ｂ…第１及び第２の電極パッド、３５ａ…第１の電極、３５ｂ…第２の電極、３６…結晶粒、４０…第２の電子部品、５１、５２…第１及び第２のチャンバー、５３…連絡部、５４…搬送レール、６６…スズ層、６６ａ…金属間化合物層、７０…ダイヤモンドバイト。

Claims (11)

  1. 第１の電子部品の第１の電極の上面を有機酸に曝す工程と、
    有機酸に曝した前記第１の電極の前記上面に紫外線を照射する工程と、
    前記第１の電極と、第２の電子部品の第２の電極とを加熱しながら互いに押圧して接合する工程と、
    を有することを特徴とする電子装置の製造方法。
  2. 前記第１の電極と前記第２の電極とを接合する工程の前に、前記第１の電子部品と前記第２の電子部品とを仮止め材により仮止めする工程を更に有することを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記仮止め材として、前記第１の電極と前記第２の電極とを接合する工程における熱で揮発、溶融、又は分解する材料を使用することを特徴とする請求項２に記載の電子装置の製造方法。
  4. 前記有機酸に曝す工程の前に、前記第１の電極の前記上面を熱酸化する工程を更に有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子装置の製造方法。
  5. 前記第１の電極と前記第２の電極とを接合する工程は、酸素を排除した雰囲気中、又は有機酸を含む雰囲気中で行われることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子装置の製造方法。
  6. 前記第１の電極と第２の電極とを接合する工程において、前記紫外線の照射によって前記第１の電極の前記上面に形成された変質層の再結晶温度よりも高い温度に、前記第１の電極と前記第２の電極とを加熱することを特徴とする請求項１乃至請求項５のいずれか１項に記載の電子装置の製造方法。
  7. 前記第１の電極の上面を有機酸に曝す工程の前に、該上面に切削加工を施す工程を更に有することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子装置の製造方法。
  8. 第１の電極を備えた第１の電子部品と、
    前記第１の電極と接合した第２の電極を備えた第２の電子部品とを備え、
    前記第１の電極と前記第２の電極との間に結晶層が形成されたことを特徴とする電子装置。
  9. 前記結晶層における結晶粒の平均直径は、前記第１の電極と前記第２の電極の各々の結晶粒の平均直径よりも小さいことを特徴とする請求項８に記載の電子装置。
  10. チャンバーと、
    前記チャンバー内に設けられ、電極を有する電子部品を載置するステージと、
    前記チャンバー内に設けられ、前記電極に紫外線を照射する紫外線ランプとを備え、
    前記紫外線ランプが、前記電極の上面に前記紫外線が照射される位置に設けられたことを特徴とする電子装置の製造装置。
  11. 第１の電子部品が備える第１の電極と、第２の電子部品が備える第２の電極の少なくとも一方の表面の酸化膜を除去する第１のチャンバーと、
    前記第１のチャンバーに連結され、前記第１の電極と前記第２の電極の少なくとも一方に紫外線を照射する第２のチャンバーと、
    前記第２のチャンバーに連結され、前記第１の電極と前記第２の電極とを位置合わせするボンダーと、
    前記ボンダーに連結され、前記第１の電子部品と前記第２の電子部品とを加熱しながら互いに押圧する第３のチャンバーと、
    を有することを特徴とする電子装置の製造装置。
JP2012149410A 2012-01-20 2012-07-03 電子装置の製造方法及び電子装置の製造装置 Expired - Fee Related JP6011074B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012149410A JP6011074B2 (ja) 2012-01-20 2012-07-03 電子装置の製造方法及び電子装置の製造装置
US13/671,970 US8922027B2 (en) 2012-01-20 2012-11-08 Electronic device having electrodes bonded with each other
TW101141742A TWI475620B (zh) 2012-01-20 2012-11-09 電子裝置、其製造方法及電子裝置製造設備
CN201210495330.3A CN103212776B (zh) 2012-01-20 2012-11-28 电子器件、制造方法和电子器件制造装置
US14/452,754 US9911642B2 (en) 2012-01-20 2014-08-06 Method of manufacturing an electronic device, and electronic device manufacturing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012009728 2012-01-20
JP2012009728 2012-01-20
JP2012149410A JP6011074B2 (ja) 2012-01-20 2012-07-03 電子装置の製造方法及び電子装置の製造装置

Publications (2)

Publication Number Publication Date
JP2013168625A true JP2013168625A (ja) 2013-08-29
JP6011074B2 JP6011074B2 (ja) 2016-10-19

Family

ID=48796572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012149410A Expired - Fee Related JP6011074B2 (ja) 2012-01-20 2012-07-03 電子装置の製造方法及び電子装置の製造装置

Country Status (4)

Country Link
US (2) US8922027B2 (ja)
JP (1) JP6011074B2 (ja)
CN (1) CN103212776B (ja)
TW (1) TWI475620B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197255A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2014175425A (ja) * 2013-03-07 2014-09-22 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
KR20170099883A (ko) * 2014-12-23 2017-09-01 에베 그룹 에. 탈너 게엠베하 기질들을 예비고정하기 위한 방법 및 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9725367B2 (en) * 2013-03-29 2017-08-08 Mitsubishi Materials Corporation Apparatus and method for producing (metal plate)-(ceramic board) laminated assembly, and apparatus and method for producing power-module substrate
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
EP3276652A3 (de) * 2015-04-02 2018-04-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
TWI777232B (zh) * 2020-08-31 2022-09-11 欣興電子股份有限公司 電子元件之接合結構及其製造方法
CN116722093B (zh) * 2023-08-04 2023-12-08 季华实验室 显示基板及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309474A (ja) * 1991-04-09 1992-11-02 Ishikawajima Harima Heavy Ind Co Ltd 金属材の常温接合方法と常温接合による試験片の作製方法
JP2001060606A (ja) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造
JP2005095534A (ja) * 2003-09-22 2005-04-14 Kazuyuki Sano 微細振動・育毛マッサージ・シャンプーブラシ
WO2005097396A1 (ja) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. 接合方法及びその装置
JP2006007321A (ja) * 2004-05-28 2006-01-12 Matsushita Electric Ind Co Ltd 接合装置及び接合方法
JP2008084951A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd 半導体装置の製造方法
JP2009239288A (ja) * 2009-04-13 2009-10-15 Univ Waseda 接合方法及び接合装置
JP2010161296A (ja) * 2009-01-09 2010-07-22 Stanley Electric Co Ltd 回路装置、回路装置の製造方法および回路装置の評価方法
JP2010212638A (ja) * 2009-03-12 2010-09-24 Nikon Corp 半導体装置を製造する製造装置及び半導体装置を製造する製造方法
JP2011200930A (ja) * 2010-03-26 2011-10-13 Gunma Univ 金属部材の接合方法
JP2012204523A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2013219313A (ja) * 2012-04-12 2013-10-24 Fujitsu Ltd 電子装置の製造方法及び電子部品
JP2014100711A (ja) * 2011-02-28 2014-06-05 Sanyo Electric Co Ltd 金属接合構造および金属接合方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05131279A (ja) 1991-11-12 1993-05-28 Fukui Pref Gov Sangyo Shinko Zaidan アモルフアス金属を用いた金属の接合法
US7692676B1 (en) * 1995-08-30 2010-04-06 Alps Electric Co., Ltd. Thermal head
JP2000261149A (ja) 1999-03-08 2000-09-22 Ibiden Co Ltd 多層プリント配線板およびその製造方法
WO2000015015A1 (fr) 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
TW570856B (en) * 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8240539B2 (en) 2004-05-28 2012-08-14 Panasonic Corporation Joining apparatus with UV cleaning
CN100468673C (zh) * 2004-09-03 2009-03-11 松下电器产业株式会社 凸块形成方法及焊接凸块
JP4744213B2 (ja) 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
CN101410953B (zh) * 2006-03-27 2011-04-13 东京毅力科创株式会社 基板处理方法和装置、半导体装置的制造方法
CN101512741B (zh) * 2006-09-29 2013-10-16 富士通半导体股份有限公司 半导体器件的制造方法及制造装置
JP5336785B2 (ja) * 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
MY155481A (en) * 2008-05-02 2015-10-30 Shinko Seiki Company Ltd Bonding method and bonding apparatus
JP4987823B2 (ja) * 2008-08-29 2012-07-25 株式会社東芝 半導体装置
JP5513496B2 (ja) * 2009-05-19 2014-06-04 昭和電工株式会社 電極の表面処理方法および電極ならびに有機エレクトロルミネッセンス素子の製造方法
CA2760623A1 (en) * 2009-07-17 2011-01-20 Sumitomo Bakelite Co., Ltd. Method for manufacturing electronic component, and electronic component

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309474A (ja) * 1991-04-09 1992-11-02 Ishikawajima Harima Heavy Ind Co Ltd 金属材の常温接合方法と常温接合による試験片の作製方法
JP2001060606A (ja) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造
JP2005095534A (ja) * 2003-09-22 2005-04-14 Kazuyuki Sano 微細振動・育毛マッサージ・シャンプーブラシ
WO2005097396A1 (ja) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. 接合方法及びその装置
JP2006007321A (ja) * 2004-05-28 2006-01-12 Matsushita Electric Ind Co Ltd 接合装置及び接合方法
JP2008084951A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd 半導体装置の製造方法
JP2010161296A (ja) * 2009-01-09 2010-07-22 Stanley Electric Co Ltd 回路装置、回路装置の製造方法および回路装置の評価方法
JP2010212638A (ja) * 2009-03-12 2010-09-24 Nikon Corp 半導体装置を製造する製造装置及び半導体装置を製造する製造方法
JP2009239288A (ja) * 2009-04-13 2009-10-15 Univ Waseda 接合方法及び接合装置
JP2011200930A (ja) * 2010-03-26 2011-10-13 Gunma Univ 金属部材の接合方法
JP2014100711A (ja) * 2011-02-28 2014-06-05 Sanyo Electric Co Ltd 金属接合構造および金属接合方法
JP2012204523A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2013219313A (ja) * 2012-04-12 2013-10-24 Fujitsu Ltd 電子装置の製造方法及び電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197255A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2014175425A (ja) * 2013-03-07 2014-09-22 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
KR20170099883A (ko) * 2014-12-23 2017-09-01 에베 그룹 에. 탈너 게엠베하 기질들을 예비고정하기 위한 방법 및 장치
JP2018506841A (ja) * 2014-12-23 2018-03-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
US10340161B2 (en) 2014-12-23 2019-07-02 Ev Group E. Thallner Gmbh Device for prefixing of substrates
KR102311942B1 (ko) * 2014-12-23 2021-10-13 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치

Also Published As

Publication number Publication date
TWI475620B (zh) 2015-03-01
JP6011074B2 (ja) 2016-10-19
CN103212776A (zh) 2013-07-24
US9911642B2 (en) 2018-03-06
CN103212776B (zh) 2016-02-24
US20140342504A1 (en) 2014-11-20
US8922027B2 (en) 2014-12-30
US20130187293A1 (en) 2013-07-25
TW201332028A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP6011074B2 (ja) 電子装置の製造方法及び電子装置の製造装置
US11854795B2 (en) Integrate rinse module in hybrid bonding platform
TW570856B (en) Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
US10354977B2 (en) Semiconductor device and manufacturing method thereof
JP4663165B2 (ja) 半導体装置およびその製造方法
CN102484100B (zh) 在晶片上接合芯片的方法
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
US20220285156A1 (en) Apparatus and method for wafer bonding
TWI723424B (zh) 半導體裝置之製造方法
JP4577130B2 (ja) 半導体装置の製造方法
JP5935468B2 (ja) 電子装置の製造方法及び電子部品
JP2005123609A (ja) ダイボンダー設備及びこれを用いた半導体チップ付着方法
TW202133697A (zh) 半導體裝置及其製造方法
Fowler et al. Dual-carrier process using mechanical and laser release technologies for advanced wafer-level packaging
Unami et al. Investigations of fluxless flip-chip bonding using vacuum ultraviolet and formic acid vapor surface treatment
JP6003564B2 (ja) 半導体装置及びその製造方法
WO2024145033A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
JP2004311602A (ja) Ｉｃチップの実装方法
JP2021040012A (ja) 半導体装置の製造方法
JP2000349124A (ja) 半導体装置の製造方法および半導体装置
JP2000349117A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6011074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees