JP2001060606A - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JP2001060606A JP2001060606A JP23518299A JP23518299A JP2001060606A JP 2001060606 A JP2001060606 A JP 2001060606A JP 23518299 A JP23518299 A JP 23518299A JP 23518299 A JP23518299 A JP 23518299A JP 2001060606 A JP2001060606 A JP 2001060606A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pressing
- electrodes
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体チップの冷却能力が大きく、且つ半導体
チップを容易に交換できるプリント基板実装構造を提供
する。 【解決手段】半導体チップ1aの電極11a がプリント基板
2aの電極22a に直接接触している状態で、半導体チップ
1aが仮止め用接着剤８でプリント基板2aに仮止めされ
る。その半導体チップ1aに、凹状の冷却用フィン7aが裏
返して被せられ、冷却用フィン7aの脚部71がプリント基
板2aのグランド電極21a に位置合わせされ、プリント基
板2aにはんだ付けされている固定用治具９のばね機構に
よって、冷却用フィン7aが半導体チップ1a及びグランド
電極21a に押圧され、その結果として半導体チップ電極
11a がプリント基板電極22a に押圧される。
チップを容易に交換できるプリント基板実装構造を提供
する。 【解決手段】半導体チップ1aの電極11a がプリント基板
2aの電極22a に直接接触している状態で、半導体チップ
1aが仮止め用接着剤８でプリント基板2aに仮止めされ
る。その半導体チップ1aに、凹状の冷却用フィン7aが裏
返して被せられ、冷却用フィン7aの脚部71がプリント基
板2aのグランド電極21a に位置合わせされ、プリント基
板2aにはんだ付けされている固定用治具９のばね機構に
よって、冷却用フィン7aが半導体チップ1a及びグランド
電極21a に押圧され、その結果として半導体チップ電極
11a がプリント基板電極22a に押圧される。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント基板上
への半導体チップの実装構造に関する。
への半導体チップの実装構造に関する。
【０００２】
【従来の技術】電子機器用プリント基板にＣＰＵ等の半
導体チップを実装する従来技術としては、接合媒体によ
って半導体チップをプリント基板上に接合し、電極にワ
イヤをボンディングする方法と、プリント基板の電極に
半導体チップの電極を接合媒体を介して接合するフリッ
プチップ実装とが一般的である。図２は、前者の方法に
よって半導体チップ１をプリント基板２へ実装した構造
の１例を示す断面図である。この例は冷却用フィン７を
備えた構造である。
導体チップを実装する従来技術としては、接合媒体によ
って半導体チップをプリント基板上に接合し、電極にワ
イヤをボンディングする方法と、プリント基板の電極に
半導体チップの電極を接合媒体を介して接合するフリッ
プチップ実装とが一般的である。図２は、前者の方法に
よって半導体チップ１をプリント基板２へ実装した構造
の１例を示す断面図である。この例は冷却用フィン７を
備えた構造である。
【０００３】半導体チップ１は、プリント基板２のグラ
ンド電極21に、接合媒体としての導電性接着剤（図２で
は単に接着剤）３で接合されている。半導体チップ１の
電極11とプリント基板２の電極22とは、超音波ボンディ
ングされたアルミ線４によって接続されている。半導体
チップ１とアルミ線４とを包むようにして、封止樹脂５
がプリント基板２の表面を被い、封止樹脂５の上面に、
半導体チップ１等が発生する熱を放散するための冷却用
フィン７が接着剤６によって接合されている。熱放散を
良くするために、封止樹脂として高熱伝導性樹脂が使わ
れることもある。また、接合媒体としては、導電性接着
剤３に代えて、錫鉛系のはんだが使われることも多い。
ンド電極21に、接合媒体としての導電性接着剤（図２で
は単に接着剤）３で接合されている。半導体チップ１の
電極11とプリント基板２の電極22とは、超音波ボンディ
ングされたアルミ線４によって接続されている。半導体
チップ１とアルミ線４とを包むようにして、封止樹脂５
がプリント基板２の表面を被い、封止樹脂５の上面に、
半導体チップ１等が発生する熱を放散するための冷却用
フィン７が接着剤６によって接合されている。熱放散を
良くするために、封止樹脂として高熱伝導性樹脂が使わ
れることもある。また、接合媒体としては、導電性接着
剤３に代えて、錫鉛系のはんだが使われることも多い。
【０００４】図２の構造においては、半導体チップ１と
冷却用フィン７との間に封止樹脂５や接着剤６があり、
熱抵抗が大きくなって、十分な冷却能力を得ることが難
しい。また、半導体チップ１の実装時には、半導体ベア
チップに含まれる不良品や実装工程時の接合不良等によ
って、プリント基板ユニットが不良となることがあり、
プリント基板ユニットが不良となった場合には、プリン
ト基板ユニット全体の廃棄を余儀なくされる。半導体べ
アチップのみの価格であれば僅かであっても、プリント
基板ユニットを廃棄するため、コストへの影響が大きく
なっている。参考までに数値例を上げると、半導体べア
チップの良品率は96％程度であり、実装時の接合不良率
は約100ppmである。
冷却用フィン７との間に封止樹脂５や接着剤６があり、
熱抵抗が大きくなって、十分な冷却能力を得ることが難
しい。また、半導体チップ１の実装時には、半導体ベア
チップに含まれる不良品や実装工程時の接合不良等によ
って、プリント基板ユニットが不良となることがあり、
プリント基板ユニットが不良となった場合には、プリン
ト基板ユニット全体の廃棄を余儀なくされる。半導体べ
アチップのみの価格であれば僅かであっても、プリント
基板ユニットを廃棄するため、コストへの影響が大きく
なっている。参考までに数値例を上げると、半導体べア
チップの良品率は96％程度であり、実装時の接合不良率
は約100ppmである。
【０００５】フリップチップ実装の場合には、半導体チ
ップの裏面（非接合面）を大気中に露出させ、自然対流
あるいは強制対流によって、その露出面を冷却する方法
が採用されており、冷却能力を高めるための冷却用フィ
ンを備えた実装構造のものはない。この構造の場合に
も、接合媒体としては、導電性接着剤やはんだが使用さ
れ、不良半導体チップの交換は非常に難しい。
ップの裏面（非接合面）を大気中に露出させ、自然対流
あるいは強制対流によって、その露出面を冷却する方法
が採用されており、冷却能力を高めるための冷却用フィ
ンを備えた実装構造のものはない。この構造の場合に
も、接合媒体としては、導電性接着剤やはんだが使用さ
れ、不良半導体チップの交換は非常に難しい。
【０００６】
【発明が解決しようとする課題】この発明の課題は、上
記の問題点を解消して、半導体チップの冷却能力が大き
く、且つ半導体チップを容易に交換できるプリント基板
実装構造を提供することである。
記の問題点を解消して、半導体チップの冷却能力が大き
く、且つ半導体チップを容易に交換できるプリント基板
実装構造を提供することである。
【０００７】
【課題を解決するための手段】この発明においては、プ
リント基板の電極と半導体チップの電極とを対向接続し
て半導体チップをプリント基板に実装するフリップチッ
プ実装構造であって、半導体チップの電極形成面の反対
側の面に接触して半導体チップを押圧し且つ半導体チッ
プを冷却するための押圧兼冷却用フィンと、押圧兼冷却
用フィンに荷重をかけ且つ押圧兼冷却用フィンを着脱可
能に固定するための押圧兼固定用治具とが備えられ、プ
リント基板の電極と半導体チップの電極とが直接に接触
した状態で、半導体チップが、押圧兼冷却用フィンを介
して押圧兼固定用治具によってプリント基板に押圧され
て実装されている。
リント基板の電極と半導体チップの電極とを対向接続し
て半導体チップをプリント基板に実装するフリップチッ
プ実装構造であって、半導体チップの電極形成面の反対
側の面に接触して半導体チップを押圧し且つ半導体チッ
プを冷却するための押圧兼冷却用フィンと、押圧兼冷却
用フィンに荷重をかけ且つ押圧兼冷却用フィンを着脱可
能に固定するための押圧兼固定用治具とが備えられ、プ
リント基板の電極と半導体チップの電極とが直接に接触
した状態で、半導体チップが、押圧兼冷却用フィンを介
して押圧兼固定用治具によってプリント基板に押圧され
て実装されている。
【０００８】押圧兼冷却用フィンが半導体チップの電極
形成面の反対側の面（通常、グランド電位面である）に
接触しているので、半導体チップの冷却能力が大きい。
また、押圧兼冷却用フィンが着脱可能であり、プリント
基板の電極と半導体チップの電極とは直接に接触した状
態にあって接合されていないため、半導体チップの交換
が容易である。
形成面の反対側の面（通常、グランド電位面である）に
接触しているので、半導体チップの冷却能力が大きい。
また、押圧兼冷却用フィンが着脱可能であり、プリント
基板の電極と半導体チップの電極とは直接に接触した状
態にあって接合されていないため、半導体チップの交換
が容易である。
【０００９】
【発明の実施の形態】この発明によるフリップチップ実
装構造の実施の形態について実施例を用いて説明する。
なお、従来技術と同じ機能の部分には同じ符号を用い
た。図１は、この発明によるフリップチップ実装構造の
実施例の構造を示す断面図である。このフリップチップ
実装構造の組立方法は以下の通りである。
装構造の実施の形態について実施例を用いて説明する。
なお、従来技術と同じ機能の部分には同じ符号を用い
た。図１は、この発明によるフリップチップ実装構造の
実施例の構造を示す断面図である。このフリップチップ
実装構造の組立方法は以下の通りである。
【００１０】まず、ＣＰＵ等の半導体チップ1aは、プリ
ント基板2aの電極22a に半導体チップ1aの電極11a が丁
度接触するように位置決めされ、半導体チップ1aの中央
部辺りで表面がパッシベーション膜である部分に塗布さ
れたシリコーン等のゴム状の接着剤（図１では仮止め用
接着剤）８でプリント基板2a上に仮固定される。この接
着剤８の目的は仮止めであるから、接着剤８としては強
固な接着力をもたないものが使用される。したがって、
半導体チップ1aの取り外しは容易である。
ント基板2aの電極22a に半導体チップ1aの電極11a が丁
度接触するように位置決めされ、半導体チップ1aの中央
部辺りで表面がパッシベーション膜である部分に塗布さ
れたシリコーン等のゴム状の接着剤（図１では仮止め用
接着剤）８でプリント基板2a上に仮固定される。この接
着剤８の目的は仮止めであるから、接着剤８としては強
固な接着力をもたないものが使用される。したがって、
半導体チップ1aの取り外しは容易である。
【００１１】次に、凹状に加工・成形されたアルミ製の
押圧兼冷却用フィン（図１では、冷却用フィン）7aが、
その凹み部を下向きにして半導体チップ1aを覆うように
半導体チップ1aに被せられ、且つプリント基板2aのグラ
ンド電極21a の位置に押圧兼冷却用フィン7aの脚部71が
位置決めされる。
押圧兼冷却用フィン（図１では、冷却用フィン）7aが、
その凹み部を下向きにして半導体チップ1aを覆うように
半導体チップ1aに被せられ、且つプリント基板2aのグラ
ンド電極21a の位置に押圧兼冷却用フィン7aの脚部71が
位置決めされる。
【００１２】続いて、押圧兼冷却用フィン7aが、プリン
ト基板2aにはんだ付けまたはねじ止めされた銅製の押圧
兼固定用治具（図１では、固定用治具）９のばね機構に
よって、半導体チップ1a及びプリント基板2aに押圧固定
される。この押圧固定によって、プリント基板電極22a
と半導体チップ電極11a とが電気的に十分に低い接触抵
抗で接触し、半導体チップ1aの裏面（電極11a が形成さ
れていない側の面）と押圧兼冷却用フィン7aとが密接に
接触して熱抵抗の低い状態となる。この押圧は、10mm角
の大きさの半導体チップ1aの場合において、押圧兼固定
用治具９のばね機構によって、５〜10kgに調節されてい
る。この下限は、電気的及び熱的に良好な接触状態が得
られる条件から決められ、上限は、半導体チップ1aを損
傷しない条件から決められる。
ト基板2aにはんだ付けまたはねじ止めされた銅製の押圧
兼固定用治具（図１では、固定用治具）９のばね機構に
よって、半導体チップ1a及びプリント基板2aに押圧固定
される。この押圧固定によって、プリント基板電極22a
と半導体チップ電極11a とが電気的に十分に低い接触抵
抗で接触し、半導体チップ1aの裏面（電極11a が形成さ
れていない側の面）と押圧兼冷却用フィン7aとが密接に
接触して熱抵抗の低い状態となる。この押圧は、10mm角
の大きさの半導体チップ1aの場合において、押圧兼固定
用治具９のばね機構によって、５〜10kgに調節されてい
る。この下限は、電気的及び熱的に良好な接触状態が得
られる条件から決められ、上限は、半導体チップ1aを損
傷しない条件から決められる。
【００１３】なお、押圧兼固定用治具９が銅製であるの
は、アルミ製の押圧兼冷却用フィン7aより熱膨張係数が
小さい材料として銅が選択されたのであり、銅に代え
て、同様の熱膨張係数をもつ別の材料を使用することも
できる。更に詳しく説明すると、半導体チップ1aの熱膨
張係数は非常に小さい（シリコンの常温の熱膨張係数は
2.4 ×10-6／℃）ので、半導体チップ1aとアルミ製の押
圧兼冷却用フィン7aとが重なっている部分の熱膨張に、
押圧兼固定用治具９の熱膨張を合致させるためには、ア
ルミより熱膨張係数の小さい材料が選ばれることにな
る。この合致が悪いと、温度が変化した時に、押圧兼固
定用治具９の発生する荷重が変化して、所定の荷重が得
られなくなったり、荷重が大きくなり過ぎたりするから
である。
は、アルミ製の押圧兼冷却用フィン7aより熱膨張係数が
小さい材料として銅が選択されたのであり、銅に代え
て、同様の熱膨張係数をもつ別の材料を使用することも
できる。更に詳しく説明すると、半導体チップ1aの熱膨
張係数は非常に小さい（シリコンの常温の熱膨張係数は
2.4 ×10-6／℃）ので、半導体チップ1aとアルミ製の押
圧兼冷却用フィン7aとが重なっている部分の熱膨張に、
押圧兼固定用治具９の熱膨張を合致させるためには、ア
ルミより熱膨張係数の小さい材料が選ばれることにな
る。この合致が悪いと、温度が変化した時に、押圧兼固
定用治具９の発生する荷重が変化して、所定の荷重が得
られなくなったり、荷重が大きくなり過ぎたりするから
である。
【００１４】参考までに、アルミの常温の熱膨張係数は
23.1×10-6／℃であり、銅の常温の熱膨張係数は16.7×
10-6／℃である。例えば、半導体チップ1aの厚さが0.5m
m で、押圧兼冷却用フィン7aの上面の厚さが１mmである
とすると、両者を合わせた平均の熱膨張係数は16.1×10
-6／℃となり、押圧兼冷却用フィン7aの上面の厚さが２
mmであるとすると、平均の熱膨張係数は18.9×10-6／℃
となる。
23.1×10-6／℃であり、銅の常温の熱膨張係数は16.7×
10-6／℃である。例えば、半導体チップ1aの厚さが0.5m
m で、押圧兼冷却用フィン7aの上面の厚さが１mmである
とすると、両者を合わせた平均の熱膨張係数は16.1×10
-6／℃となり、押圧兼冷却用フィン7aの上面の厚さが２
mmであるとすると、平均の熱膨張係数は18.9×10-6／℃
となる。
【００１５】この実施例には次のような利点がある。 (1) この実施例では、接合媒体を使用せず、押圧兼固定
用治具９のばね機構によって接触部分に必要な押圧を得
ており、押圧兼固定用治具９の負荷を解除することによ
って、半導体チップ1aを容易に交換することができる。 (2) この実施例では、半導体チップ1aの裏面と押圧兼冷
却用フィン7aとが直接に密着しているので、半導体チッ
プ1aの冷却能力が非常に大きくなる。計算推定による
と、図２に示した構造の場合に比べて熱抵抗値が１桁以
上も小さくなる。 (3) この実施例では、半導体チップ電極11a がプリント
基板電極22a に接合されていないので、周囲温度の変化
や負荷の変動に伴う温度変化及び構成材料間の熱膨張係
数の違いによって発生する熱歪みも軽減され、熱歪みに
よる半導体チップ1aの破損の確率が大幅に軽減される。 (4) この実施例には電極間をワイアボンディングする部
分がないので、接続部の電気抵抗値が低減し、発熱量が
低減する。 (5) この実施例では、押圧兼冷却用フィン7aがプリント
基板2aのグランド電極21a に接触しており、且つ押圧兼
冷却用フィン7aが半導体チップ1aの裏面と接触している
ので、プリント基板2aのグランド電極21a と半導体チッ
プ1aの裏面とが電気的に接続状態となる。したがって、
従来のフリップチップ実装構造では採用できなかった、
半導体チップの裏面からグランド電位を取る構造の半導
体チップを使用することも可能である。 (6) この実施例では、押圧兼冷却用フィン7aがグランド
電位にあって、且つ半導体チップ1aの側面と上面とを覆
っている。したがって、電磁ノイズに対してある程度の
シールド効果をもっている。
用治具９のばね機構によって接触部分に必要な押圧を得
ており、押圧兼固定用治具９の負荷を解除することによ
って、半導体チップ1aを容易に交換することができる。 (2) この実施例では、半導体チップ1aの裏面と押圧兼冷
却用フィン7aとが直接に密着しているので、半導体チッ
プ1aの冷却能力が非常に大きくなる。計算推定による
と、図２に示した構造の場合に比べて熱抵抗値が１桁以
上も小さくなる。 (3) この実施例では、半導体チップ電極11a がプリント
基板電極22a に接合されていないので、周囲温度の変化
や負荷の変動に伴う温度変化及び構成材料間の熱膨張係
数の違いによって発生する熱歪みも軽減され、熱歪みに
よる半導体チップ1aの破損の確率が大幅に軽減される。 (4) この実施例には電極間をワイアボンディングする部
分がないので、接続部の電気抵抗値が低減し、発熱量が
低減する。 (5) この実施例では、押圧兼冷却用フィン7aがプリント
基板2aのグランド電極21a に接触しており、且つ押圧兼
冷却用フィン7aが半導体チップ1aの裏面と接触している
ので、プリント基板2aのグランド電極21a と半導体チッ
プ1aの裏面とが電気的に接続状態となる。したがって、
従来のフリップチップ実装構造では採用できなかった、
半導体チップの裏面からグランド電位を取る構造の半導
体チップを使用することも可能である。 (6) この実施例では、押圧兼冷却用フィン7aがグランド
電位にあって、且つ半導体チップ1aの側面と上面とを覆
っている。したがって、電磁ノイズに対してある程度の
シールド効果をもっている。
【００１６】
【発明の効果】この発明によれば、プリント基板の電極
と半導体チップの電極とを対向接続して半導体チップを
実装するフリップチップ実装構造であって、半導体チッ
プの電極形成面の反対側の面に接触して半導体チップを
押圧し且つ半導体チップを冷却するための押圧兼冷却用
フィンと、押圧兼冷却用フィンに荷重をかけ且つ押圧兼
冷却用フィンを着脱可能に固定するための押圧兼固定用
治具とが備えられ、プリント基板の電極と半導体チップ
の電極とが直接に接触した状態で、半導体チップが、押
圧兼冷却用フィンを介して押圧兼固定用治具によってプ
リント基板に押圧されて実装されているので、半導体チ
ップの冷却能力が大きく、半導体チップの交換が容易で
ある。したがって、半導体チップの冷却能力が大きく、
且つ半導体チップを容易に交換できるプリント基板実装
構造を提供することができる。
と半導体チップの電極とを対向接続して半導体チップを
実装するフリップチップ実装構造であって、半導体チッ
プの電極形成面の反対側の面に接触して半導体チップを
押圧し且つ半導体チップを冷却するための押圧兼冷却用
フィンと、押圧兼冷却用フィンに荷重をかけ且つ押圧兼
冷却用フィンを着脱可能に固定するための押圧兼固定用
治具とが備えられ、プリント基板の電極と半導体チップ
の電極とが直接に接触した状態で、半導体チップが、押
圧兼冷却用フィンを介して押圧兼固定用治具によってプ
リント基板に押圧されて実装されているので、半導体チ
ップの冷却能力が大きく、半導体チップの交換が容易で
ある。したがって、半導体チップの冷却能力が大きく、
且つ半導体チップを容易に交換できるプリント基板実装
構造を提供することができる。
【図１】この発明によるフリップチップ実装構造の実施
例の構造を示す断面図
例の構造を示す断面図
【図２】従来技術によるプリント基板実装構造の一例の
構造を示す断面図
構造を示す断面図
１, 1a 半導体チップ 11, 11a 半導体チップ電極 ２, 2a プリント基板 21, 21a グランド電極 22, 22a プリント基板電極 ３ 接着剤 ４ アルミ線 ５ 封止樹脂 ６ 接着剤 ７, 7a 冷却用フィン ８ 仮止め用接着剤 ９ 固定用治具
Claims (1)
- 【請求項１】プリント基板の電極と半導体チップの電極
とを対向接続して半導体チップをプリント基板に実装す
るフリップチップ実装構造であって、 半導体チップの電極形成面の反対側の面に接触して半導
体チップをプリント基板に押圧し且つ半導体チップを冷
却するための押圧兼冷却用フィンと、 押圧兼冷却用フィンに荷重をかけ且つ押圧兼冷却用フィ
ンを着脱可能に固定するための押圧兼固定用治具とが備
えられ、 プリント基板の電極と半導体チップの電極とが直接に接
触した状態で、半導体チップが、押圧兼冷却用フィンを
介して押圧兼固定用治具によってプリント基板に押圧さ
れて実装されていることを特徴とするフリップチップ実
装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23518299A JP2001060606A (ja) | 1999-08-23 | 1999-08-23 | フリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23518299A JP2001060606A (ja) | 1999-08-23 | 1999-08-23 | フリップチップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060606A true JP2001060606A (ja) | 2001-03-06 |
Family
ID=16982290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23518299A Pending JP2001060606A (ja) | 1999-08-23 | 1999-08-23 | フリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060606A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013168625A (ja) * | 2012-01-20 | 2013-08-29 | Fujitsu Ltd | 電子装置とその製造方法及び電子装置の製造装置 |
| JP2018113400A (ja) * | 2017-01-13 | 2018-07-19 | ブラザー工業株式会社 | 電子装置 |
-
1999
- 1999-08-23 JP JP23518299A patent/JP2001060606A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013168625A (ja) * | 2012-01-20 | 2013-08-29 | Fujitsu Ltd | 電子装置とその製造方法及び電子装置の製造装置 |
| JP2018113400A (ja) * | 2017-01-13 | 2018-07-19 | ブラザー工業株式会社 | 電子装置 |
| JP7130916B2 (ja) | 2017-01-13 | 2022-09-06 | ブラザー工業株式会社 | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP2974552B2 (ja) | 半導体装置 | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| JP2003264265A (ja) | 電力用半導体装置 | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| US20070108594A1 (en) | Semiconductor apparatus | |
| JP2001060606A (ja) | フリップチップ実装構造 | |
| JPH0637217A (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH0922970A (ja) | 電子部品 | |
| JP2009252956A (ja) | 実装フレーム、半導体装置及びその製造方法 | |
| JPS627145A (ja) | 電力半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JP2004022627A (ja) | 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH1027866A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10200018A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4326385B2 (ja) | 半導体装置 | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 |