JP6003564B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6003564B2
JP6003564B2 JP2012252981A JP2012252981A JP6003564B2 JP 6003564 B2 JP6003564 B2 JP 6003564B2 JP 2012252981 A JP2012252981 A JP 2012252981A JP 2012252981 A JP2012252981 A JP 2012252981A JP 6003564 B2 JP6003564 B2 JP 6003564B2
Authority
JP
Japan
Prior art keywords
film
substrate
electrode
metal film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012252981A
Other languages
English (en)
Other versions
JP2014103194A (ja
Inventor
泰治 酒井
泰治 酒井
今泉　延弘
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012252981A priority Critical patent/JP6003564B2/ja
Publication of JP2014103194A publication Critical patent/JP2014103194A/ja
Application granted granted Critical
Publication of JP6003564B2 publication Critical patent/JP6003564B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、半導体装置及びその製造方法に関する。
電子機器の高速化・高性能化に伴い、半導体チップと回路基板との間の接続構造にも、高集積化が求められている。従来より、半導体チップと回路基板との接続には、はんだバンプが広く用いられてきた。ところが、高集積化が更に進展すると、溶融時における隣接バンプ間でのショートや高い電流密度下におけるエレクトロマイグレーション耐性等の観点から、接合用の電極材料としてはんだバンプを用いることが難しくなってくる。
このため、例えばＣｕバンプやＡｕバンプといった低抵抗かつ高融点の金属バンプ電極を用い、はんだ材料を介さずに、金属バンプ電極同士を接合する方式が注目されている。金属バンプ電極同士の接合は、金属バンプ間に荷重を加えた状態で加熱して金属材料を固相拡散させる熱圧着接合により行われる。
特開２００６−１４７８１０号公報
金属バンプ同士を熱圧着接合する場合、例えばＣｕバンプ同士の熱圧着接合では、２５０℃〜４００℃といった比較的高い温度が必要となる。これは、加熱・加圧によりＣｕ原子同士の固相拡散を十分に行うのに必要なためである。このような高温接合プロセスでは、接合時の応力の蓄積やデバイスを保護する絶縁材料の劣化が生じるため、より低温でのプロセスが望まれている。
より低温で強固に接合するためには、金属バンプ電極の表面を、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）法や切削加工などの方法で表面粗さ１０ｎｍ程度以下のレベルまで平滑にし、金属原子同士のコンタクトを十分に行うことが考えられる。このように成形した金属バンプの表面は平坦面であるため、金属バンプ同士は面と面とで接することになる。この場合、界面全体で十分にコンタクトさせて固相で拡散させるためには、荷重と温度を加えてバンプ全体を塑性変形させながら接合する必要がある。
しかしながら、高い荷重を加えた場合、接続ピッチが微細になると塑性変形されたＣｕバンプ同士が接触することがあった。
本発明の目的は、低温且つ低荷重で突起状端子同士の接合が可能な半導体装置及びその製造方法を提供することにある。
半導体装置及びその製造方法を提供することにある。
実施形態の一観点によれば、半導体基板と、前記半導体基板上に形成され、上面の周縁部が微結晶又はアモルファスの金属材料よりなる突起状電極とを有し、前記突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成された前記金属材料よりなる第２の金属膜とを有する半導体装置が提供される。
また、実施形態の他の観点によれば、第１の突起状電極が形成された第１の基板と、第２の突起状電極が形成された第２の基板とを有し、前記第１の基板と前記第２の基板とが前記第１の突起状電極及び前記第２の突起状電極を介して電気的に接続された半導体装置であって、前記第１の突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成され、前記第１の金属膜よりも結晶粒径の小さい第２の金属膜とを有する半導体装置が提供される。
また、実施形態の更に他の観点によれば、基板上に、開口部が形成されたマスク膜を形成する工程と、前記開口部の底面及び側面に、微結晶又はアモルファスの金属材料よりなる第１の金属膜を形成する工程と、前記第１の金属膜が形成された前記開口部内に、第２の金属膜を形成する工程と、前記マスク膜上の前記第１の金属膜を除去し、前記開口部内に形成され、前記第１の金属膜及び前記第２の金属膜よりなる突起状電極を形成する工程と、前記マスク膜を除去する工程とを有する半導体装置の製造方法が提供される。
また、実施形態の更に他の観点によれば、基板上の第１の領域に、第１のＣｕ膜を形成する工程と、前記第１のＣｕ膜の側面部及び上面部に、酸化銅膜を形成する工程と、前記酸化銅膜が形成された前記第１のＣｕ膜を蟻酸に暴露し、前記酸化膜を蟻酸銅膜に置換する工程と、前記蟻酸銅膜に紫外線を照射して分解し、前記蟻酸銅膜をアモルファス状態の第２のＣｕ膜に置換する工程とを有する半導体装置の製造方法が提供される。
また、実施形態の更に他の観点によれば、上面の周縁部のみが微結晶又はアモルファスよりなる金属膜により形成された第１の突起状電極を有する第１の基板と、第２の突起状電極を有する第２の基板とを、前記第１の突起状電極と前記第２の突起状電極とが向き合うように配置する工程と、前記第１の基板と前記第２の基板との間に圧力を加えながら熱処理を行い、前記第１の突起状電極と前記第２の突起状電極とを密着させる工程と、前記金属膜を再結晶化し、再結晶化された前記金属膜によって前記第１の突起状電極と前記第２の突起状電極とを接合する工程とを有する基板の接合方法が提供される。
開示の半導体装置及びその製造方法によれば、突起状端子同士の接合を、低荷重且つ低温で行うことができる。これにより、接合時における突起状端子の変形を抑制することができ、隣接電極間のショートを防止することができる。また、接合時に基板に加わるストレスを低減することができ、接続信頼性を含めた半導体装置の信頼性を向上することができる。
図１は、第１実施形態による半導体装置の構造を示す概略断面図（その１）である。 図２は、第１実施形態による半導体装置の構造を示す概略断面図（その２）である。 図３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図４は、第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図５は、第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図６は、電解めっきにより形成した突起状電極を用いた場合の課題を説明する図である。 図７は、第２実施形態による半導体装置の構造を示す概略断面図である。 図８は、第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図９は、第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図１０は、第３実施形態による半導体装置の構造を示す概略断面図（その１）である。 図１１は、第３実施形態による半導体装置の構造を示す概略断面図（その２）である。 図１２は、第３実施形態による半導体装置の製造方法を示す工程断面図である。 図１３は、第４実施形態による半導体装置の構造を示す概略断面図である。 図１４は、実施形態の変形例による半導体装置の構造を示す概略断面図である。
［第１実施形態］
第１実施形態による半導体装置及びその製造方法について図１乃至図６を用いて説明する。
図１及び図２は、本実施形態による半導体装置の構造を示す概略断面図である。図３乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。図６は、電解めっきにより形成した突起状電極を用いた場合の課題を説明する図である。
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。
本実施形態による半導体装置１０は、図１及び図２に示すように、基板１２と、基板１２上に形成された突起状電極３２とを有している。
基板１２は、突起状電極３２を介して他の基板に接合されるものであれば特に限定されるものではなく、例えば、トランジスタ等の半導体素子が形成された半導体チップや、シリコンインターポーザ、プリント配線基板等の回路基板等が該当する。
突起状電極３２は、基板１２を別の基板（図示せず）に電気的に接続するための電極であり、バンプ或いはポストと呼ばれることもある。突起状電極３２は、図１及び図２に示すように、Ｃｕ膜２０と、Ｃｕ膜２０の底面部から側面部に渡り設けられたＣｕ膜１８とを有している。Ｃｕ膜１８は、Ｃｕの微結晶膜或いはアモルファス膜により形成されている。Ｃｕ膜２０の結晶構造は、特に限定されるものではなく、電解めっきにより形成した場合のような多結晶であってもよいし、Ｃｕ膜１８と同様の微結晶膜やアモルファス膜であってもよい。
なお、一般的に微結晶とは、粒径が数μｍ〜数十μｍ程度の結晶を表す。Ｃｕ膜１８を形成するＣｕ微結晶の結晶粒径は、特に限定されるものではないが、例えば２μｍ程度以下であることが望ましい。これに対し、電解めっきにより形成した多結晶のＣｕの結晶粒径は、５μｍ〜１０μｍ程度である。
Ｃｕ膜２０の側面部に形成されたＣｕ膜１８の上端部の高さは、少なくともＣｕ膜２０の表面の高さと同程度の高さであることが望ましく（図２参照）、Ｃｕ膜２０の表面の高さよりも高くなっていることが更に望ましい（図１参照）。
Ｃｕ膜２０の表面よりも上に突出しているＣｕ膜１８の部分（突出部３０）の高さは、特に限定されるものではないが、例えば１μｍ以下であることが望ましい。突起状電極３２が突出部３０を有する場合、突起状電極３２の表面が略平坦である場合と比較して、基板１２を他の基板に接合しやすくなるが、突出部３０が大きすぎるとＣｕ膜２０部分が十分に接合されず、接触抵抗が増加することなどが懸念されるからである。
次に、図１及び図２に示す半導体装置の製造方法について図３を用いて説明する。
まず、基板１２上に、フォトリソグラフィにより、突起状電極３２の形成領域に開口部を有するフォトレジスト膜１６を形成する（図３（ａ））。
次いで、フォトレジスト膜１６が形成された基板１２上に、例えば真空蒸着法により、膜厚が例えば０．５μｍ〜１．０μｍ程度の、Ｃｕ微結晶の膜或いはアモルファス膜よりなるＣｕ膜１８を堆積する（図３（ｂ））。真空蒸着法では、真空度や基板温度等によって結晶粒径を制御することが可能である。例えば、１０−４Ｐａ〜１０−５Ｐａの真空度で、基板温度を１０℃〜２０℃で冷却しながら被蒸発材料となるＣｕ金属を１０ｋＶで数十ｍＡ〜２００ｍＡの条件で電子ビームを照射する条件により、結晶粒径が１００ｎｍ程度のＣｕ微結晶よりなるＣｕ膜１８を堆積することができる。なお、Ｃｕ膜１８の形成は、真空蒸着法のみならず、スパッタ法等により形成することもできる。
次いで、Ｃｕ膜１８上に、Ｃｕ膜１８をシードとして、電解めっき法により、例えば膜厚５μｍ〜１０μｍ程度のＣｕ膜２０を成長する（図３（ｃ））。図１に示す突起状電極３２を形成する場合にあっては、フォトレジスト膜１６の開口部内がＣｕ膜２０によって完全に埋め込まれないように、Ｃｕ膜２０の膜厚を適宜設定することが望ましい。
次いで、例えば切削加工により、フォトレジスト膜１６上のＣｕ膜１８を除去する。切削加工は、例えば、単結晶ダイヤモンドをバイト２４の材料として用い、バイト２４を回転させながら加工するフライカット方式により実施することができる（図３（ｄ））。
この際、図１に示す構造の突起状電極３２を形成する場合には、フォトレジスト膜１６の開口部内に埋め込まれたＣｕ膜２０の表面よりも高い位置でＣｕ膜１８及びフォトレジスト膜１６を切削加工する。これにより、Ｃｕ膜２０の表面よりもＣｕ膜１８の表面が突出した構造を得ることができる。
或いは、図２に示す構造の突起状電極３２を形成する場合には、フォトレジスト膜１６の開口部内に埋め込まれたＣｕ膜２０の表面よりも低い位置でＣｕ膜１８，２０及びフォトレジスト膜１６を切削加工する。これにより、Ｃｕ膜２０の表面とＣｕ膜１８の表面とが略同一面となった構造を得ることができる。
なお、切削加工の代わりに、ＣＭＰ法を用いた研磨加工を行ってもよい。
次いで、例えばＮＭＰ（Ｎ−メチル−２−ピロリドン）やアセトン等の薬液を用いた洗浄処理を行い、フォトレジスト膜１６を除去する（図３（ｅ））。
こうして、基板１２上に、Ｃｕ膜２０の側壁部分にＣｕ微結晶よりなるＣｕ膜１８が形成された突起状電極３２を形成することができる。
次に、突起状電極３２が形成された基板１２を他の基板に接合する方法について、図４乃至図６を用いて説明する。
本実施形態による基板の接合方法は、金属材料よりなる突起状電極同士を接合する方法に関するものであり、それらが必要とされる様々な形態にて適用可能である。ここでは、半導体チップである基板１２を回路基板４０である他の基板に接合する場合を例にして説明する。その他の基板同士の接合形態においても同様に適用可能である。
まず、半導体チップである基板１２上に、図３に示す方法と同様にして、Ｃｕ膜１８，２０よりなる突起状電極３２を形成する。
また、基板１２とは別に、基板１２が搭載される他の基板を用意する。ここでは、基板１２が搭載される別の基板として、インターポーザ４０を想定する。インターポーザ４０は、半導体チップと回路基板との電気的接続を中継するための基板であり、両面に接続用電極が設けられている。ここでは、インターポーザ４０の半導体チップ（基板１２）と接続する側には突起状電極４２が設けられており、インターポーザ４０の回路基板と接続する側にはパッド電極４４が設けられているものとする（図４（ａ）参照）。
インターポーザ４０の突起状電極４２は、突起状電極３２と同じＣｕにより形成されている。突起状電極４２を形成するＣｕの結晶構造は、特に限定されるものではなく、電解めっきにより形成した場合のような多結晶であってもよいし、Ｃｕ膜１８と同様の微結晶膜やアモルファス膜であってもよい。突起状電極４２の表面は、突起状電極３２との接合が容易になるように、切削加工等により平坦化しておくことが望ましい。
なお、ここでは、基板１２側にＣｕ膜１８，２０を有する突起状電極３２を形成し、インターポーザ４０側に突起状電極４２を形成したが、基板１２側に突起状電極４２を形成し、インターポーザ４０側にＣｕ膜１８，２０を有する突起状電極３２を形成してもよい。また、基板１２及びインターポーザ４０の双方に、Ｃｕ膜１８，２０を有する突起状電極３２を形成してもよい。また、突起状電極４２は、その一部（例えば表面部）がＣｕ膜１８と同様の微結晶膜やアモルファス膜であってもよい。
次に、必要に応じて、突起状電極３２，４２に対して接合前の前処理を行う。突起状電極３２，４２の表面に酸化膜等の被膜が形成されていると接合が阻害される虞があるため、接合前にこれを除去しておくことが望ましい。例えば、Ｃｕよりなる突起状電極３２，４２の表面に形成された酸化膜は、硫酸やクエン酸を用いたウェット処理によって除去することができる。或いは、蟻酸ガスを含有するドライ雰囲気下で処理することによっても除去することができる。
次いで、突起状電極３２が形成された基板１２と、突起状電極４２が形成されたインターポーザ４０とを、突起状電極３２の形成面と突起状電極４２の形成面とが向き合うように対向させる（図４（ａ）、図５（ａ））。
突起状電極３２と突起状電極４２との位置合わせは、例えばフリップチップボンダーを用いて行うことができる。フリップチップボンダーでの位置合わせずれを考慮し、突起状電極４２のサイズが突起状電極３２のサイズよりも大きくなるように予め形成しておくことが望ましい。
突起状電極３２と突起状電極４２との位置合わせ後、フリップチップボンダーでの圧力をバンプあたり５０ＭＰａ〜１００ＭＰａ、温度を１００℃〜２００℃とし、突起状電極３２と突起状電極４２とを密着させる。
ここで、突起状電極３２のＣｕ膜１８は、Ｃｕの微結晶膜或いはアモルファス膜により形成されている。微結晶膜やアモルファス膜は、膜中に多くの格子欠陥が導入されたまくであり、電解めっきにより形成した多結晶膜と比較して、より低い温度で、また、より低い荷重で、変形する。
このため、上述のような比較的低い圧力及び温度において突起状電極３２と突起状電極４２とを密着させると、Ｃｕ膜２０や突起状電極４２ではほとんど形状変化は起こらず、Ｃｕ膜１８で形成される突起状電極３２の突出部３０において優先的に形状変化が生じる。この結果、突起状電極３２，４２の大幅な形状変化を伴うことなく、突起状電極３２，４２を接合することができる（図４（ｂ）、図５（ｂ））。
突起状電極３２の表面が略平坦である図２に示す構造では、図１に示す構造と比較するとＣｕ膜１８の優先的な形状変化は生じにくい。しかしながら、Ｃｕ膜１８と突起状電極４２とが接触することによって低温・低荷重でＣｕ原子の固相拡散を進展させることができるため、突出部３０を有する場合と同様に接合することができる。
低温・低荷重で突起状端子３２，４２を接合できることには、接合時に基板１２，４０に加わるストレスを低減できるメリットもある。これにより、基板１２，４０間の接続信頼性を含めた半導体装置の信頼性を向上することができる。また、低荷重で接合ができることにより、数万ピンを超えるような多端子を有する基板間の接合にも対応可能であり、装置の荷重の制約が解消される。また、１０μｍを切るような微細な電極間ピッチでもショートなく接合することができる。
なお、突起状電極３２，４２の全体が電解めっきにより形成した多結晶膜のみにより形成されている場合、突起状電極３２，４２の熱圧着接合には、３００ＭＰａ程度の圧力、２５０℃〜４００℃程度の温度が必要である。このような比較的高い圧力及び温度において突起状電極３２と突起状電極４２とを密着させると、突起状電極３２と突起状電極４２の全体が横方向に広がるように変形する（図６（ａ）及び図６（ｂ）参照）。この結果、最悪の場合には、隣接する突起状端子同士が接触し、短絡不良が生じる。
次いで、同程度の圧力と温度を、数分から３０分程度の間与え続けることで、Ｃｕ膜１８中の格子欠陥の再配列が生じて再結晶化する。この再結晶の駆動力を利用することで、結晶化したＣｕ膜３４によって突起状電極３２，４２が固相のまま接合される（図５（ｃ））。再結晶化の工程では、突起状電極３２，４２の再酸化を防止するために、窒素ガスなどの不活性ガス雰囲気下や蟻酸ガスなどの還元性ガス雰囲気下において加熱・加圧を行うことが望ましい。
再結晶化の工程では、１００℃〜２００℃の温度で数分〜３０分程度、加熱・加圧接合処理を行った後、さらに２５０℃〜３００℃程度まで昇温し、例えば数分〜６０分程度、加熱・加圧接合処理を行うようにしてもよい。このようにすることで、固相拡散が更に促進され、再結晶化がより進行しやすくなる。
なお、再結晶化したＣｕ膜３４の結晶粒径の大きさは、依然としてＣｕ膜２０の結晶粒径の大きさよりも小さいままである。一般的に、結晶粒が微細なほど、材料の強度が高くなることが知られている（ホールペッチの経験式より）。本実施形態による突起状電極３２の場合、Ｃｕ膜２０の側面部により結晶粒径の小さいＣｕ膜３４が形成されており、突起状電極３２の強度が相対的に高くなっている。突起状電極３２部は、例えばはんだバンプのリフロー接合時などに大きな応力が加わり破壊の起点となりやすいが、Ｃｕ膜２０の周囲により結晶粒径の小さいＣｕ膜３４が形成されていることで破壊が生じにくくなる。これにより、半導体装置の信頼性を向上することができる。
次いで、インターポーザ４０と基板１２との間に、エポキシ樹脂などの樹脂材料（アンダーフィル４６）を注入して封止する。
このようにして、インターポーザ４０上に基板１２を実装する。
次いで、基板１２を実装したインターポーザ４０を、パッド電極５２上にはんだバンプ５４が形成された回路基板５０上に、パッド電極４４とはんだバンプ５４とが向き合うようにマウンダーなどにより位置合わせする（図４（ｃ））。
次いで、はんだバンプ５４を溶融し、パッド電極５２とパッド電極４４とをはんだバンプ５４で接合する。
このようにして、基板１２が実装されたインターポーザ４０を、回路基板５０上に実装する（図４（ｄ））。
このように、本実施形態によれば、側面部に微結晶又はアモルファスの金属膜を設けた突起状電極を用いて基板間を接合するので、低荷重且つ低温での接合が可能になる。これにより、接合時に基板に加わるストレスを低減することができ、接続信頼性を含めた半導体装置の信頼性を向上することができる。また、低荷重での接合ができることにより、数万ピンを超えるような多端子にも対応可能であり、装置の荷重の制約が解消される。また、１０μｍを切るような微細な電極間ピッチでもショートなく接合することができる。
［第２実施形態］
第２実施形態による半導体装置及びその製造方法について図７乃至図９を用いて説明する。図１乃至図６に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図７は、本実施形態による半導体装置の構造を示す概略断面図である。図８及び図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図７を用いて説明する。
本実施形態による半導体装置は、図７に示すように、基板１２上に形成された突起状電極３２がＣｕ膜１８とＣｕ膜２０とにより形成されている点は、図１及び図２に示す第１実施形態による半導体装置と同様である。本実施形態による半導体装置が第１実施形態による半導体装置と異なる点は、Ｃｕ膜１８がＣｕ膜２０の底部には形成されておらず、Ｃｕ膜２０の側面部のみに形成されていることである。
第１実施形態による半導体装置の突起状電極３２においてＣｕ膜２０の底部にＣｕ膜１８が形成されているのは、その製造方法に起因するものである。突起状電極３２，４２同士の熱圧着接合を容易にするというＣｕ膜１８の本来の機能からすれば、Ｃｕ膜１８は、少なくとも突起状電極３２の上面の周縁部に形成されていれば十分である。
Ｃｕ膜２０の底部にＣｕ膜１８が形成されていないことには、基板１２と突起状電極３２との間のコンタクト抵抗の点でメリットがある。すなわち、微結晶膜或いはアモルファス膜よりなるＣｕ膜１８の抵抗値は、より結晶粒の大きい多結晶膜よりなるＣｕ膜２０の抵抗値よりも高いため、Ｃｕ膜２０の底部にＣｕ膜１８が形成されていない本実施形態の半導体装置では、コンタクト抵抗を低くできる。
次に、図７に示す半導体装置の製造方法について図８及び図９を用いて説明する。
まず、基板１２上に、例えばスパッタ法により、例えば膜厚１００ｎｍ程度のＣｕ膜を堆積し、Ｃｕ膜のシード層１４を形成する（図８（ａ））。
次いで、フォトリソグラフィにより、突起状電極３２の形成領域に開口部を有するフォトレジスト膜１６を形成する（図８（ｂ））。
次いで、電解めっき法により、シード層１４をシードとしてＣｕ膜を成長し、開口部内のシード層１４上に、例えば膜厚５μｍ〜１０μｍ程度のＣｕ膜２０を成長する（図８（ｃ））。
次いで、例えばＮＭＰ（Ｎ−メチル−２−ピロリドン）やアセトン等の薬液を用いた洗浄処理を行い、フォトレジスト膜１６を除去する（図８（ｄ））。
次いで、Ｃｕ膜２０が形成されていない領域のシード層１４をエッチングし、突起状電極３２の形成領域の個々のＣｕ膜２０を分離する（図８（ｅ））。
次いで、大気中で、例えば２００℃３０分間の熱処理を行い、Ｃｕ膜２０を熱酸化し、Ｃｕ膜２０の表面に、例えば膜厚０．２μｍ〜０．３μｍ程度の酸化銅膜２２を形成する（図９（ａ））。
次いで、バイト２４を用いた切削加工により、Ｃｕ膜２０の表面に形成されている酸化銅膜２２を除去するとともに、Ｃｕ膜２０の表面を平滑化する（図９（ｂ））。
次いで、蟻酸を含む雰囲気にさらすことにより、酸化銅膜２２を蟻酸銅膜２６へと置換する（図９（ｃ））。酸化銅から蟻酸銅への置換反応は、以下の反応式にしたがって生じる。
ＣｕＯ ＋ ２ＨＣＯＯＨ → Ｃｕ（ＨＣＯＯ）２ ＋ Ｈ２Ｏ
ＣｕＯ２＋ ２ＨＣＯＯＨ →Ｃｕ（ＨＣＯＯ）２ ＋ Ｈ２ ＋ Ｏ２
次いで、このように形成した蟻酸銅膜２６に紫外線を照射して蟻酸銅を分解し、蟻酸銅膜２６をアモルファス状態のＣｕ膜１８に置換する。蟻酸銅膜２６に照射する紫外線としては、１０ｎｍ〜４００ｎｍの種々の波長域を選択することができ、一例としては、エキシマランプを用いた波長１７２ｎｍの真空紫外光（ＶＵＶ：Vacuum Ultra Violet）を適用することができる。処理温度は室温〜１５０℃程度、照射時間は５分〜１５分程度とすることできる。蟻酸銅からアモルファスＣｕへの置換反応は、以下の反応式にしたがって生じる。
Ｃｕ（ＨＣＯＯ）２→ Ｃｕ ＋ ＣＯ ＋ ＣＯ２ ＋ Ｈ２
また、切削加工により上面に露出したＣｕ膜２０に紫外線が照射されることにより、Ｃｕ膜２０上面の有機物が分解除去され、正常な面が得られる。
こうして、基板１２上に、Ｃｕ膜２０の側壁部分にアモルファス状態のＣｕ膜１８が形成された突起状電極３２を形成することができる（図９（ｄ））。
なお、バイト２４を用いた切削加工は、酸化銅膜２２を蟻酸銅膜２６へ置換した後に行ってもよいし、蟻酸銅膜２６をＣｕ膜１８へ置換した後に行ってもよい。
突起状電極３２が形成された基板１２を他の基板に接合する方法は、第１実施形態の場合と同様である。
このように、本実施形態によれば、側面部に微結晶又はアモルファスの金属膜を設けた突起状電極を用いて基板間を接合するので、低荷重且つ低温での接合が可能になる。これにより、接合時に基板に加わるストレスを低減することができ、接続信頼性を含めた半導体装置の信頼性を向上することができる。また、低荷重での接合ができることにより、数万ピンを超えるような多端子にも対応可能であり、装置の荷重の制約が解消される。また、１０μｍを切るような微細な電極間ピッチでもショートなく接合することができる。
［第３実施形態］
第３実施形態による半導体装置及びその製造方法について図１０乃至図１２を用いて説明する。図１乃至図９に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図１０及び図１１は、本実施形態による半導体装置の構造を示す概略断面図である。図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１０及び図１１を用いて説明する。
本実施形態による半導体装置は、図１０及び図１１に示すように、突起状電極３２の全体がＣｕ膜１８のみにより形成されたものである。図１０に示す半導体装置の突起状電極３２は、表面の外周部に突出部３０が設けられたものである。図１１に示す半導体装置の突起状電極３２は、表面が平滑化されたものである。
Ｃｕ膜２０の側面部にＣｕ膜１８を設けることにより突起状端子３２，４２間の熱圧着接合の際の圧力及び加熱温度を低下できる効果は、突起状端子３２の全体をＣｕ微結晶膜又はアモルファス膜のＣｕ膜１８に形成した場合においても同様に奏することができる。
次に、本実施形態による半導体装置の製造方法について図１２を用いて説明する。
まず、基板１２上に、フォトリソグラフィにより、突起状電極３２の形成領域に開口部を有するフォトレジスト膜１６を形成する（図１２（ａ））。このとき、フォトレジスト膜１６の開口部の開口径に対する高さのアスペクト比は、１以下にすることが望ましい。
次いで、フォトレジスト膜１６が形成された基板１２上に、例えば真空蒸着法により、膜厚が例えば１μｍ〜３μｍ程度の、Ｃｕ微結晶の膜或いはアモルファス膜よりなるＣｕ膜１８を堆積する（図１２（ｂ））。
次いで、例えば切削加工により、フォトレジスト膜１６上のＣｕ膜１８を除去する（図１２（ｃ））。
この際、図１０に示す構造の突起状電極３２を形成する場合には、フォトレジスト膜１６の開口部内に埋め込まれたＣｕ膜１８の表面よりも高い位置でＣｕ膜１８及びフォトレジスト膜１６を切削加工する。これにより、Ｃｕ膜１８の表面周縁部が突出した構造を得ることができる。
或いは、図１１に示す構造の突起状電極３２を形成する場合には、フォトレジスト膜１６の開口部内に埋め込まれたＣｕ膜１８の表面よりも低い位置でＣｕ膜１８及びフォトレジスト膜１６を切削加工する。これにより、Ｃｕ膜１８の表面が平滑化された構造を得ることができる。
次いで、例えばＮＭＰ（Ｎ−メチル−２−ピロリドン）やアセトン等の薬液を用いた洗浄処理を行い、フォトレジスト膜１６を除去する。
こうして、基板１２上に、Ｃｕ微結晶又はアモルファスのＣｕ膜１８よりなる突起状電極３２を形成することができる（図１２（ｄ））。
突起状電極３２が形成された基板１２を他の基板に接合する方法は、第１実施形態の場合と同様である。
このように、本実施形態によれば、側面部に微結晶又はアモルファスの金属膜を設けた突起状電極を用いて基板間を接合するので、低荷重且つ低温での接合が可能になる。これにより、接合時に基板に加わるストレスを低減することができ、接続信頼性を含めた半導体装置の信頼性を向上することができる。また、低荷重での接合ができることにより、数万ピンを超えるような多端子にも対応可能であり、装置の荷重の制約が解消される。また、１０μｍを切るような微細な電極間ピッチでもショートなく接合することができる。
［第４実施形態］
第４実施形態による半導体装置及びその製造方法について図１３を用いて説明する。図１乃至図１２に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図１３は、本実施形態による半導体装置の構造を示す概略断面図である。
はじめに、本実施形態による半導体装置の構造について図１３を用いて説明する。
本実施形態による半導体装置の突起状電極３２は、Ｃｕ膜２０と、Ｃｕ膜の表面上に形成された金属膜３６と、Ｃｕ膜２０の底面部からＣｕ膜２０及び金属膜３６の側面部に渡り設けられたＣｕ膜１８とを有している。
金属膜３６は、微結晶或いはアモルファスにより形成された金属膜（Ｃｕ膜１８）とは異なる金属材料よりなる。金属膜３６の金属材料として、突起状電極４２の電極材料に対してより相互拡散しやすい金属材料を適用することにより、更に低温での固相拡散接続を行うことができる。突起状電極４２がＣｕにより形成されている場合、金属膜３６としては、例えば、Ｎｉ膜、Ｓｎ膜、Ａｕ膜等を適用することができる。金属膜３６の膜厚は、例えば、０．０５μｍ〜２μｍ程度とすることができる。
Ｃｕ膜２０及び金属膜３６の側面部に形成されたＣｕ膜１８の上端部の高さは、第１実施形態の場合と同様、少なくとも金属膜３６の表面の高さと同程度の高さであることが望ましく、金属膜３６の表面の高さよりも高くなっていることが更に望ましい。また、第３実施形態による半導体装置の突起状電極３２において、突起状電極３２の突出部３０を除く表面部に金属膜３６を形成するようにしてもよい。
次に、本実施形態による半導体装置の製造方法について説明する。
本実施形態による半導体装置の突起状電極３２の金属膜３６は、電解めっき或いは無電解めっきにより形成することができる。
例えば、第１実施形態による半導体装置の製造方法を用いる場合、図３（ｃ）に示す工程の後、Ｃｕ膜２０上に金属膜３６を堆積することにより、本実施形態による半導体装置を製造することができる。
或いは、第３実施形態による半導体装置の製造方法を用いる場合、図１２（ｂ）に示す工程の後、Ｃｕ膜１８上に金属膜３６を堆積することにより、本実施形態による半導体装置を製造することができる。
突起状電極３２が形成された基板１２を他の基板に接合する方法は、第１実施形態の場合と同様である。
このように、本実施形態によれば、側面部に微結晶又はアモルファスの金属膜を設けた突起状電極を用いて基板間を接合するので、低荷重且つ低温での接合が可能になる。これにより、接合時に基板に加わるストレスを低減することができ、接続信頼性を含めた半導体装置の信頼性を向上することができる。また、低荷重での接合ができることにより、数万ピンを超えるような多端子にも対応可能であり、装置の荷重の制約が解消される。また、１０μｍを切るような微細な電極間ピッチでもショートなく接合することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、突起状電極３２，４２をＣｕにより形成する場合を示したが、熱圧着接合が可能な金属材料であれば、必ずしもＣｕに限定されるものではない。例えば、Ｃｕの代わりにＡｕを用いた突起状電極の場合においても、上記実施形態と同様の構造及び製造方法を採用することができる。
また、上記第１実施形態では、回路基板５０とインターポーザ４０とをはんだバンプ５４により接合したが、インターポーザ４０と基板１２との接続と同様、回路基板５０及びインターポーザ４０の双方に金属バンプ電極を設け、金属バンプ電極同士の熱圧着により接合してもよい。その際、回路基板５０の金属バンプ電極及びインターポーザ４０の金属バンプ電極のうちのいずれか一方、或いは、回路基板５０の金属バンプ電極及びインターポーザ４０の金属バンプ電極の双方を、Ｃｕ膜１８を有する金属バンプ電極としてもよい。
また、上記第２実施形態では、Ｃｕ膜２０の側面部のみにＣｕ膜１８を設けた突起状電極３２を示したが、Ｃｕ膜２０の側面部から上面部を覆うようにＣｕ膜１８を設けるようにしてもよい。このような構造の突起状電極３２は、上述の製造方法において切削加工を省略することにより、実現することができる。
また、上記第２実施形態では、Ｃｕ膜２０の側面部に形成されたＣｕ膜１８を、酸化銅を蟻酸銅へ、蟻酸銅をアモルファスＣｕへと置換することにより形成したが、Ｃｕ膜１８の形成方法は、これに限定されるものではない。例えば、図８に示すようにしてＣｕ膜２０を形成した後、真空蒸着法等によりＣｕ膜１８を堆積し、イオンミリング等によってＣｕ膜１８をエッチバックすることにより、Ｃｕ膜１８をＣｕ膜２０の側面部に選択的に残存させるようにしてもよい。
また、上記実施形態では、Ｃｕ膜２０の表面が基板１２の表面に対して平行である突起状電極３２を示したが、Ｃｕ膜２０の表面は、必ずしも基板１２の表面に対して平行である必要はない。
例えば図１４（ａ）に示すように、Ｃｕ膜２０の表面が基板１２の表面に対して傾いていてもよい。このような構造とすることにより、外周部のＣｕ膜１８が荷重を与えられて変形する際に、より電極界面に介在するＣｕ膜１８が増加し、界面中心付近の固相拡散も進展させることができる。
めっき膜の表面傾斜は、めっき液への添加剤とめっき攪拌時の流速によって制御することができる。例えば、図３（ｃ）に示すＣｕ膜２０の形成工程において、めっき液への添加剤とめっき攪拌時の流速を適宜制御することにより、図１４（ａ）に示す構造の突起状電極３２を実現することができる。
また、上記実施形態では、突起状電極３２の側面部を基板１２の表面に対して垂直としたが、例えば図１４（ｂ）に示すような錐台形状の突起状電極３２としてもよい。錐台形状の突起状電極３２とすることにより、図１４（ａ）の構造の場合と同様、外周部のＣｕ膜１８が荷重を与えられて変形する際に、より電極界面に介在するＣｕ膜１８が増加し、界面中心付近の固相拡散も進展させることができる。
錐台形状の突起状電極３２は、例えば図３（ａ）、図８（ｂ）或いは図１２（ａ）の工程において逆テーパ形状の開口部を有するフォトレジスト膜１６を形成し、このフォトレジスト膜１６をマスクとしてＣｕ膜１８，２０を形成することにより実現することができる。逆テーパ形状の開口部を有するフォトレジスト膜１６は、露光中にマスクを移動し、露光量を変化させる方式等を用いることで形成することができる。
また、上記実施形態では、突起状電極の接合形態として、シリコンとシリコンのチップ・オン・チップ構造について主に説明したが、チップ・オン・ウェーハ構造、ウェーハ・オン・ウェーハ構造のような形態へも適用可能である。
また、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板と、
前記半導体基板上に形成され、少なくとも上面の周縁部が微結晶又はアモルファスの金属材料よりなる突起状電極と
を有することを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置において、
前記突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成された前記金属材料よりなる第２の金属膜とを有する
ことを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置において、
前記突起状電極は、前記上面の前記周縁部が前記上面の中央部よりも突出している
ことを特徴とする半導体装置。
（付記４） 付記１乃至３のいずれか１項に記載の半導体装置において、
前記突起状電極は、前記上面の中央部が前記第１の基板の表面に対して傾斜している
ことを特徴とする半導体装置。
（付記５） 付記１乃至４のいずれか１項に記載の半導体装置において、
前記突起状電極は、錐台形状を有する
ことを特徴とする半導体装置。
（付記６） 付記１乃至５のいずれか１項に記載の半導体装置において、
前記突起状電極は、前記上面の中央部に形成され、前記金属材料とは異なる他の金属材料よりなる第３の金属膜を更に有する
ことを特徴とする半導体装置。
（付記７） 付記６記載の半導体装置において、
前記他の金属材料は、Ｎｉ，Ｓｎ又はＡｕである
ことを特徴とする半導体装置。
（付記８） 付記１乃至７のいずれか１項に記載の半導体装置において、
前記金属材料は、Ｃｕ又はＡｕである
ことを特徴とする半導体装置。
（付記９） 第１の突起状電極が形成された第１の基板と、第２の突起状電極が形成された第２の基板とを有し、前記第１の基板と前記第２の基板とが前記第１の突起状電極及び前記第２の突起状電極を介して電気的に接続された半導体装置であって、
前記第１の突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成され、前記第１の金属膜よりも結晶粒径の小さい第２の金属膜とを有する
ことを特徴とする半導体装置。
（付記１０） 配線が形成された基板と、
前記基板上に、前記配線に接続して形成され、少なくとも上面の周縁部が微結晶又はアモルファスの金属材料よりなる突起状電極と
を有することを特徴とする回路基板。
（付記１１） 基板上に、開口部が形成されたマスク膜を形成する工程と、
前記開口部の底面及び側面に、微結晶又はアモルファスの金属材料よりなる第１の金属膜を形成する工程と、
前記第１の金属膜が形成された前記開口部内に、第２の金属膜を形成する工程と、
前記マスク膜上の前記第１の金属膜を除去し、前記開口部内に形成され、前記第１の金属膜及び前記第２の金属膜よりなる突起状電極を形成する工程と、
前記マスク膜を除去する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１２） 付記１１記載の半導体装置の製造方法において、
前記第２の金属膜を形成する工程では、前記マスク膜の表面の高さよりも低くなるように前記第２の金属膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記１３） 付記１１記載の半導体装置の製造方法において
前記第１の金属膜を除去する工程では、前記第１の金属膜の表面の高さと前記第２の金属膜の表面の高さが等しくなるように、前記第１の金属膜を除去する
ことを特徴とする半導体装置の製造方法。
（付記１４） 基板上の第１の領域に、第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜の側面部及び上面部に、酸化銅膜を形成する工程と、
前記酸化銅膜が形成された前記第１のＣｕ膜を蟻酸に暴露し、前記酸化膜を蟻酸銅膜に置換する工程と、
前記蟻酸銅膜に紫外線を照射して分解し、前記蟻酸銅膜をアモルファス状態の第２のＣｕ膜に置換する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１５） 付記１４記載の半導体装置の製造方法において、
前記酸化銅膜を形成する工程よりも後に、前記第１のＣｕ膜の上面部を露出する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１６） 基板上に、開口部が形成されたマスク膜を形成する工程と、
前記開口部の底面及び側面に、微結晶又はアモルファスの金属材料よりなる第１の金属膜を形成する工程と、
前記第１の金属膜が形成された前記開口部内に、第２の金属膜を形成する工程と、
前記マスク膜上の前記第１の金属膜を除去し、前記開口部内に形成され、前記第１の金属膜及び前記第２の金属膜よりなる突起状電極を形成する工程と、
前記マスク膜を除去する工程と
を有することを特徴とする回路基板の製造方法。
（付記１７） 基板上の第１の領域に、第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜の側面部及び上面部に、酸化銅膜を形成する工程と、
前記酸化銅膜が形成された前記第１のＣｕ膜を蟻酸に暴露し、前記酸化膜を蟻酸銅膜に置換する工程と、
前記蟻酸銅膜に紫外線を照射して分解し、前記蟻酸銅膜をアモルファス状態の第２のＣｕ膜に置換する工程と
を有することを特徴とする回路基板の製造方法。
（付記１８） 少なくとも上面の周縁部が微結晶又はアモルファスよりなる金属膜により形成された第１の突起状電極を有する第１の基板と、第２の突起状電極を有する第２の基板とを、前記第１の突起状電極と前記第２の突起状電極とが向き合うように配置する工程と、
前記第１の基板と前記第２の基板との間に圧力を加えながら熱処理を行い、前記第１の突起状電極と前記第２の突起状電極とを密着させる工程と、
前記金属膜を再結晶化し、再結晶化された前記金属膜によって前記第１の突起状電極と前記第２の突起状電極とを接合する工程と
を有することを特徴とする基板の接合方法。
（付記１９） 付記１８記載の基板の接合方法において、
前記第１の突起状電極は、前記上面の前記周縁部が前記上面の中央部よりも突出している
ことを特徴とする基板の接合方法。
（付記２０） 付記１８又は１９記載の基板の接合方法において、
前記金属膜を再結晶化する工程は、第１の温度で加熱する第１の加熱工程と、前記第１の温度よりも高い第２の温度で加熱する第２の加熱工程とを有する
ことを特徴とする基板の接合方法。
（付記２１） 付記１８乃至２０のいずれか１項に記載の半導体装置の製造方法において、
前記第１の突起状電極と前記第２の突起状電極との間に加える圧力を５０ＭＰａ〜１００ＭＰａ、温度を１００℃〜２００℃として、前記第１の突起状電極と前記第２の突起状電極とを接合する
ことを特徴とする基板の接合方法。
１０…半導体装置
１２…基板
１４…シード層
１６…フォトレジスト膜
１８，２０，３４…Ｃｕ膜
２２…酸化銅膜
２４…バイト
２６…蟻酸銅膜
３０…突出部
３２，４２…突起状電極
３６…金属膜
４０…インターポーザ
４４，５２…パッド電極
５０…回路基板

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に形成され、上面の周縁部が微結晶又はアモルファスの金属材料よりなる突起状電極とを有し、
    前記突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成された前記金属材料よりなる第２の金属膜とを有する
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記突起状電極は、前記上面の前記周縁部が前記上面の中央部よりも突出している
    ことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記突起状電極は、前記上面の中央部が前記第１の基板の表面に対して傾斜している
    ことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記突起状電極は、前記上面の中央部に形成され、前記金属材料とは異なる他の金属材料よりなる第３の金属膜を更に有する
    ことを特徴とする半導体装置。
  5. 配線が形成された基板と、
    前記基板上に、前記配線に接続して形成され、上面の周縁部が微結晶又はアモルファスの金属材料よりなる突起状電極とを有し、
    前記突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成された前記金属材料よりなる第２の金属膜とを有する
    ことを特徴とする回路基板。
  6. 第１の突起状電極が形成された第１の基板と、第２の突起状電極が形成された第２の基板とを有し、前記第１の基板と前記第２の基板とが前記第１の突起状電極及び前記第２の突起状電極を介して電気的に接続された半導体装置であって、
    前記第１の突起状電極は、第１の金属膜と、前記第１の金属膜の側面部に形成され、前記第１の金属膜よりも結晶粒径の小さい第２の金属膜とを有する
    ことを特徴とする半導体装置。
  7. 基板上に、開口部が形成されたマスク膜を形成する工程と、
    前記開口部の底面及び側面に、微結晶又はアモルファスの金属材料よりなる第１の金属膜を形成する工程と、
    前記第１の金属膜が形成された前記開口部内に、第２の金属膜を形成する工程と、
    前記マスク膜上の前記第１の金属膜を除去し、前記開口部内に形成され、前記第１の金属膜及び前記第２の金属膜よりなる突起状電極を形成する工程と、
    前記マスク膜を除去する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 基板上の第１の領域に、第１のＣｕ膜を形成する工程と、
    前記第１のＣｕ膜の側面部及び上面部に、酸化銅膜を形成する工程と、
    前記酸化銅膜が形成された前記第１のＣｕ膜を蟻酸に暴露し、前記酸化膜を蟻酸銅膜に置換する工程と、 前記蟻酸銅膜に紫外線を照射して分解し、前記蟻酸銅膜をアモルファス状態の第２のＣｕ膜に置換する工程と
    を有することを特徴とする半導体装置の製造方法。
  9. 上面の周縁部のみが微結晶又はアモルファスよりなる金属膜により形成された第１の突起状電極を有する第１の基板と、第２の突起状電極を有する第２の基板とを、前記第１の突起状電極と前記第２の突起状電極とが向き合うように配置する工程と、
    前記第１の基板と前記第２の基板との間に圧力を加えながら熱処理を行い、前記第１の突起状電極と前記第２の突起状電極とを密着させる工程と、
    前記金属膜を再結晶化し、再結晶化された前記金属膜によって前記第１の突起状電極と前記第２の突起状電極とを接合する工程と
    を有することを特徴とする基板の接合方法。
JP2012252981A 2012-11-19 2012-11-19 半導体装置及びその製造方法 Expired - Fee Related JP6003564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012252981A JP6003564B2 (ja) 2012-11-19 2012-11-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252981A JP6003564B2 (ja) 2012-11-19 2012-11-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014103194A JP2014103194A (ja) 2014-06-05
JP6003564B2 true JP6003564B2 (ja) 2016-10-05

Family

ID=51025464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252981A Expired - Fee Related JP6003564B2 (ja) 2012-11-19 2012-11-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6003564B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237767A (en) * 1975-09-19 1977-03-23 Nec Corp Semiconductor device
JP2005216875A (ja) * 2004-01-27 2005-08-11 Renesas Technology Corp 半導体装置及びその製造方法
JP2008060483A (ja) * 2006-09-01 2008-03-13 Sharp Corp 半導体装置の実装構造体およびその製造方法
JP5779931B2 (ja) * 2011-03-24 2015-09-16 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014103194A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
US9911642B2 (en) Method of manufacturing an electronic device, and electronic device manufacturing apparatus
TWI343085B (en) Non-pull back pad package with an additional solder standoff
TW202331983A (zh) 擴散屏障及其形成方法
JP4663165B2 (ja) 半導体装置およびその製造方法
US20120193787A1 (en) Manufacturing method of semiconductor device and semiconductor device
JPWO2018047861A1 (ja) 配線基板及び配線基板の製造方法
TW201138042A (en) Integrated circuit devices and packaging assembly
JP2010272737A (ja) 半導体装置の製造方法
TW201103093A (en) Metal pillar bump structure and method for forming the same
JP4597940B2 (ja) 外部接続端子
US8939348B2 (en) Metal bonded structure and metal bonding method
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
JP4115306B2 (ja) 半導体装置の製造方法
JP5935468B2 (ja) 電子装置の製造方法及び電子部品
JP6003564B2 (ja) 半導体装置及びその製造方法
US8093148B2 (en) Method for manufacturing semiconductor device having electrode for external connection
JP2005109171A (ja) 半導体装置およびその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP4779924B2 (ja) 半導体装置の製造方法
TW201239987A (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer
JP6136411B2 (ja) 電子部品の接合方法および電子機器
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2014187247A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6003564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees