JP2008083489A

JP2008083489A - 液晶表示パネル

Info

Publication number: JP2008083489A
Application number: JP2006264485A
Authority: JP
Inventors: Akio Ota; 昭雄太田
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2006-09-28
Filing date: 2006-09-28
Publication date: 2008-04-10
Anticipated expiration: 2026-09-28
Also published as: JP4305486B2; US20080079859A1; US7619696B2

Abstract

【課題】静電破壊に対する保護回路を備えたアクティブ・マトリクス方式の液晶表示パネ
ルにおいて、消費電力が少なくかつフリッカの発生も少なくて表示画質が良好な液晶表示
パネルを提供すること。
【解決手段】アクティブ・マトリクス方式の液晶表示パネル１０Ａにおいて、液晶表示パ
ネル１０Ａの表示領域の周囲を囲むように走査線１１及び映像線１２よりも太い内側短絡
配線２０を配置し、各走査線１１をそれぞれ第１の静電気保護回路１５_１を接続した上で
第１の短絡線１６_１で束ね、第１の短絡線１６_１を少なくとも一つの第２の静電気保護回
路１８_１を介して前記内側短絡配線２０に接続し、前記内側短絡配線２０の外周部に内側
短絡配線２０よりも太い共通電位線１７を配置し、内側短絡配線２０と前記共通電位線１
７との間に少なくとも１箇所接続部２１を設けて互いに電気的に接続したことを特徴とす
る。
【選択図】図１

Description

本発明は、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の
液晶表示パネルに関し、特に消費電力が少なくかつ表示画質が良好な保護回路付の液晶表
示パネル関する。

液晶表示パネルには、単純マトリクス方式のものと、アクティブ・マトリクス方式のも
のがあるが、液晶表示パネルの高精細度化によって、単純マトリクス方式のものには、ク
ロストークが生じることによる画像のコントラスト悪化が起きるので、これを防ぐため画
素１個ごとに薄膜トランジスタＴＦＴ（Thin Film Transistor）か薄膜ダイオード等のス
イッチング素子を設けたアクティブ・マトリクス方式の液晶表示パネルが多用されるよう
になっている。

このような構成のアクティブ・マトリクス型の液晶表示パネルは、携帯電話機用の小型
のものから対角５０インチ（約１２５ｃｍ）ないし６０インチ（約１５２ｃｍ）サイズ程
度の大型のものまで製造されるようになってきている。しかしながら、液晶表示パネルは
、製造工程において表示領域内に静電気が浸入したり配線の短絡等が生じると、液晶表示
パネルとしてでき上がった段階で表示画面に線欠陥や、点欠陥を生じるおそれがあり、液
晶表示パネルの製造歩留まりに大きな影響を及ぼすことになる。

静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで
発生してしまう。例えば、液晶表示パネルを加工する工程においては、露光ステージ上に
ＴＦＴ等が形成されたアレイ基板を載置し、露光などの所定の加工作業を行うが、その過
程でアレイ基板を露光ステージ上で位置合わせする工程等において、ガラス基板からなる
アレイ基板と露光ステージとの間で摩擦による静電気の帯電が生じる。また、露光終了後
に搬送手段によって露光ステージからアレイ基板を移動する際に剥離帯電が生じる。

そして、この帯電した静電気が大きくなってスパークし、基板上に形成されたＴＦＴを
破壊したり配線間の短絡を起こしたりする静電破壊が発生する。また、配向膜のラビング
時には摩擦により最も静電気が発生しやすい。特に中小型機種等においては、高精細化が
進むにつれて今まで以上に静電気不良が発生しやすい。このように、液晶表示パネルの製
造技術分野では、静電気による表示欠陥が生じないようにすることは特に急務である。

このような、アレイ基板の静電破壊の防止策として、従来は液晶表示パネルの配線の外
周部に後に各配線と切り離される外ショートリングを設け、各配線を外ショートリングと
接続して静電気を各配線に分散させ、走査線と映像線間に生じる電圧を緩和する方法がと
られていた。

しかし、外ショートリングは基板の切断工程において切り離されるものであり、外ショ
ートリングを切り離した後には液晶表示パネルがアレイ基板の静電破壊の防止策としては
何も備えていないため、外ショートリング切断後の静電気対策が問題となった。そこで、
図７に示すように、外ショートリング切断後にも静電気対策となるよう、内ショートリン
グＥを設け、走査線Ｘ及び映像線Ｙをそれぞれ保護トランジスタＴＦＴ１〜ＴＦＴ４から
なる静電気保護回路を介して内ショートリングＥに接続する液晶表示パネル５０が提案さ
れている（特許文献１参照）。

また、図８に示すように、走査線Ｘ及び映像線Ｙが、それぞれ別の静電気防止回路６１
、６２を介してそれぞれ別の短絡配線６３、６４に接続され、さらに走査線Ｘと映像線Ｙ
がそれぞれ別のショートバー６５、６６に接続され、走査線の短絡配線６３には走査線に
印加される電圧の最小値電圧Ｖｇ１を、映像線の短絡配線６４には安定な共通電圧Ｖｃｏ
ｍを印加する液晶表示パネル６０も提案されている（特許文献２参照）。

しかしながら、上記特許文献１に開示された発明によれば、アース線に接続された各配
線は、静電破壊対策のために保護トランジスタＴＦＴ１〜ＴＦＴ４を介して内ショートリ
ングＥに接続されたものであり、どうしてもアース線と各走査線Ｘと映像線Ｙとの間に電
流が流れてしまうので、消費電力が大きくなるという問題点があった。

また、特許文献２に開示された発明の場合は、走査線Ｘと映像線Ｙの各線が二重に、内側
は短絡配線６３、６４に静電気防止回路６１、６２を介して接続され、外側はショートバ
ー６５、６６に接続されているが、外ショートバー６５、６６を切り離した後は、漏れ電
流によって消費電力が大きいという問題があった。

一方、本発明者等は、別途静電破壊対策のために内ショートリングを形成して走査線と
映像線とをそれぞれ保護回路を介して接続し、これをアレイ基板のアレイ側に形成された
共通電位線に接続したところ、上述従来例の液晶表示パネル５０ないし６０の場合と同様
に、消費電力が大きくなるという問題点が生じた。この共通電位線の電位は、カラーフィ
ルタ基板の対向電極に与えられるものと同じであり、基板の四隅の対向電極と接続したも
のである。

この消費電力が大きくなることの原因は、本発明者等の調査によると、以下のとおりで
あることが分かった。すなわち、対向電極に接続される各配線は、内ショートリングに静
電破壊対策のためトランジスタを介して接続されたままとなる。ところが共通電位線に各
配線が静電破壊対策のためトランジスタを介して接続されたままであると、これは、図９
に示した液晶表示パネルの駆動時における電圧波形図から明らかなように、走査線には、
走査されないときにも常に電圧Ｖｏｆｆが加わっており、走査されたときには電圧Ｖｏｎ
が加えられるので、共通電位線と走査線に加わる電圧との電位差が大きいために、特に共
通電位線と走査線との間に電流が流れてしまい、消費電力が大きくなるわけである。

そこで、本発明者は、上述のような静電気破壊防止回路を備えた液晶表示パネルの消費
電力が大きいという問題点を解消すべく種々検討を行った結果、静電破壊対策のためのト
ランジスタが接続された走査線と映像線をそれぞれ短絡線で束ねた上、各短絡線で束ねら
れた各配線をトランジスタを介して内ショートリングに接続することにより各配線と内シ
ョートリングとの間に生じる漏れ電流を押さえることができ、これによって消費電力の少
ない液晶表示パネルを提供することができることを見出し、既に下記特許文献３に開示し
ている。

ここで、この特許文献３に開示されている液晶表示パネル１０Ｂを図１０を用いて説明
する。この液晶表示パネル１０Ｂにおいては、マトリクス状に配列した走査線１１と映像
線１２とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子
として例えばＴＦＴ１３や薄膜ダイオードと、画素電極１４が形成されている。図１０に
おいて、スイッチング素子であるＴＦＴ１３のゲート電極は走査線１１に、ドレイン電極
は映像線１２に、ソース電極は画素電極１４にそれぞれ接続されている。このような構成
において、走査線１１に走査信号が供給されることにより、ＴＦＴ１３がオン状態とされ
、オン状態とされたＴＦＴ１３を介して映像線１２からの映像信号が画素電極１４に供給
される。

この液晶表示パネル１０Ｂにおいては、各走査線１１及び各映像線１２に静電気保護回
路１５_１、１５_２を接続したうえ走査線１１及び映像線１２同士をそれぞれ短絡線１６_１
、１６_２で束ね、短絡線１６_１，１６_２で束ねられた走査線１１及び映像線１２と共通電
位線（アースを含む）１７とを接続してなる。そして、短絡線１６_１、１６_２で束ねられ
た走査線１１及び映像線１２と共通電位線１７との間は別の静電気保護回路１８_１及び１
８_２を介して接続される。ここにおいて、共通電位線１７は、液晶表示パネルのアレイ基
板に設けた電極であって、アレイ基板の四隅のいずれかでカラーフィルタ基板の対向電極
と接続されている。

なお、この液晶表示パネル１０Ｂにおいては、第１の静電気保護回路１５_１、１５_２及
び第２の静電気保護回路１８_１、１８_２は、２個のダイオードのアノードとカソードを相
互に接続した並列接続したダイオードを使用した例を示したが、ゲート・ソース間を短絡
した２個のトランジスタを互いに逆方向に接続した並列回路も使用し得る。

静電気保護回路１５_１、１５_２、１８_１、１８_２は、正、負の極性が異なる静電気等の
高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトラン
ジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって
、高電圧は共通電位に導通され、アクティブ素子としてのＴＦＴは保護され、静電破壊を
防止できる。

なお、通常、アレイ基板のテスト前は外ショートリング（図示せず）で各配線間が短絡
されているので、静電気から保護される。アレイ基板のテスト後、液晶表示パネルを外シ
ョートリングから切り離した後は、短絡線１６_１、１６_２と共通電位線１７に接続された
二重の静電気保護回路１５_１、１５_２及び１８_１、１８_２によって、静電気によるＴＦＴ
１３の閾値電圧Ｖｔｈの変動等の発生が防止されることになる。

一方、消費電力は、走査線１１と映像線１２を、第１の静電気保護回路１５_１、１５_２
を介して各配線を束ねた上で、第２の静電気保護回路１８_１、１８_２のダイオードやＴＦ
Ｔを介して共通電位線１７に接続することにより、第２の静電気保護回路１８_１、１８_２
のダイオードやＴＦＴを介在させた分だけ各配線の束と共通電位線１７との間で電流が流
れ難くなり、これによって、共通電位線１７への漏れ電流が抑制され、消費電力の小さい
液晶表示パネル１０Ｂが得られる。
特開昭６３−１０５５８号公報（第２頁−３頁、第１図）特開平１０−３０３４３１号公報（第５頁−６頁，図７）特開２００５−２７５００４号公報（特許請求の範囲、段落［００１０］〜［００１３］、［００２８］〜［００４０］、図１、図２）

上記特許文献３に開示されている液晶表示パネル１０Ｂによれば、上述のように、製造
時の静電破壊に強く、しかも消費電力が小さいという非常に優れた効果を奏するものであ
る。しかしながら、近年の携帯電話機に代表される小型の液晶表示パネルにおいては従来
のものよりも更に高精細化が要求されているが、このような液晶表示パネルの高精細化に
は各配線部分を細くして表示開口を大きくすることが必要不可欠である。しかしながら、
上記のような静電気保護回路を有する液晶表示パネルの高精細化が進展するに従い、フリ
ッカの発生が見られるようになった。

本発明者は、上述のような高精細化された静電気保護回路を有する液晶表示パネルのフ
リッカの発生原因について種々検討を重ねた結果、共通電極の電位Ｖｃｏｍが僅かである
が周期的に変動していることに気付き、このＶｃｏｍの周期的変動は静電気保護回路の配
線抵抗に依存するものであることを見出した。すなわち、従来は、携帯用の液晶表示パネ
ルにおいても画素数が少なかったために、静電気保護回路の配線部分もある程度の太さを
確保することができたために配線抵抗は小さく、Ｖｃｏｍに影響は見られなかった。しか
しながら、液晶表示パネルの高精細化に伴って静電気保護回路の配線部分も細くなると配
線抵抗が無視できなくなり、この配線部分に流れる電流による電圧がＶｃｏｍに影響を与
え、フリッカとして観察されるようになったわけである。

すなわち、本発明は、前記の問題点を解決することを課題とし、静電破壊に対する保護
回路を備えたアクティブ・マトリクス方式の液晶表示パネルにおいて、消費電力が少なく
かつフリッカの発生も少なくて表示画質が良好な液晶表示パネルを提供することを目的と
するものである。

前記課題を解決するために、本発明の液晶表示パネルは、マトリクス状に配列した走査
線と映像線とで囲まれる各領域に画素電極及びＴＦＴを配列して各画素を構成したアレイ
基板と、対向電極を備えたカラーフィルタ基板とを有する液晶表示パネルにおいて、前記
液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内側短絡
配線を配置し、前記各走査線をそれぞれ第１の静電気保護回路を接続した上で第１の短絡
線で束ね、前記第１の短絡線を少なくとも一つの第２の静電気保護回路を介して前記内側
短絡配線に接続し、前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線
を配置し、前記内側短絡配線と前記共通電位線との間に少なくとも１箇所接続部を設けて
互いに電気的に接続したことを特徴とする。

また、本発明は、上記液晶表示パネルにおいて、前記各映像線をそれぞれ第３の静電気
保護回路を接続した上で第２の短絡線で束ね、前記第２の短絡線を第４の静電気保護回路
を介して前記内側短絡配線に接続したことを特徴とする。

また、本発明は、上記液晶表示パネルにおいて、前記静電気保護回路は、それぞれ２個
のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート
・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路からなるこ
とを特徴とする。

更に、本発明の液晶表示パネルは、
マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及びＴＦＴを配
列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板とを有する
液晶表示パネルにおいて、前記液晶表示パネルの表示領域の周囲を囲むように前記走査線
及び映像線よりも太い内側短絡配線を配置し、前記各走査線を第１の静電気保護回路を接
続した上で第１の短絡線で束ね、前記第１の短絡線を少なくとも一つの第２の静電気保護
回路を介して前記内側短絡配線に接続し、前記内側短絡配線の外周部に前記内側短絡配線
よりも太い共通電位線を配置し、前記内側短絡配線上に設けられた絶縁膜に前記共通電位
線に平行に複数個のコンタクトホールからなる群を少なくとも１箇所設け、前記共通電位
線上に設けられた絶縁膜に前記内側短絡配線に平行に複数個のコンタクトホールからなる
群を少なくとも１箇所設け、前記内側短絡配線と共通電位線とを前記コンタクトホール及
び絶縁膜上に設けた導電性膜によって互いに電気的に接続したことを特徴とする。

また、本発明は、上記液晶表示パネルにおいて、前記コンタクトホールのそれぞれは前
記内側短絡配線もしくは共通電位線に平行に延びるスリット状であることを特徴とする。

また、本発明は、上記液晶表示パネルにおいて、前記各映像線にそれぞれ第３の静電気
保護回路を接続した上で第２の短絡線で束ね、前記第２の短絡線を第４の静電気保護回路
を介して前記内側短絡配線に接続したことを特徴とする。

また、本発明は、上記液晶表示パネルにおいて、前記静電気保護回路は、２個のダイオ
ードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース
間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路からなることを特徴
とする。

本発明の液晶表示パネルによれば、静電気保護回路が２段となっているので、その分だ
け走査線に加わっている電圧変化が大きくても走査線から共通電位線に流れる電流が小さ
くなるため、消費電力が小さい液晶表示パネルが得られる。加えて、内側短絡配線の太さ
は走査線及び映像線の太さよりも太く、共通電位線の太さは内側短絡配線の太さよりも太
いため、個々の走査線から静電気保護回路を通って内側短絡配線に電流が集中しても内側
短絡配線における電圧低下は少なく、同じく内側短絡配線から複数の静電気保護回路を通
って共通電位線に電流が集中しても共通電位線における電圧低下が少ないため、共通電位
線の電位の周期定変動が少なくなり、フリッカが少なく表示画質が良好な液晶表示パネル
が得られる。

また、本発明の液晶表示パネルによれば、映像線も走査線の場合と同様に２段の静電気
保護回路、内側短絡配線を経て共通電位線に接続したため、より消費電力が小さく、しか
もフリッカが少なく表示画質が良好な液晶表示パネルが得られる。

また、本発明の液晶表示パネルによれば、各静電気保護回路に正、負の極性が異なる静
電気等の高電圧が印加されても、いずれかのダイオード又はトランジスタがオン状態とな
って、高電圧は共通電位に導通されるから、簡単な構成で、静電破壊に強く、しかも消費
電力の少ない液晶表示パネルの提供ができる。

また、本発明の液晶表示パネルによれば、内側短絡配線上に設けられた絶縁膜に共通電
位線に平行に複数個のコンタクトホールからなる群を少なくとも１箇所設け、共通電位線
上に設けられた絶縁膜に内側短絡配線に平行に複数個のコンタクトホールからなる群を少
なくとも１箇所設け、内側短絡配線と共通電位線とをコンタクトホール及び絶縁膜上に設
けた導電性膜によって互いに電気的に接続したため、上記本発明の効果に加えて、内側短
絡配線と共通電位線との間の距離を長く取れるとともに、導電性膜と短絡線及び共通電位
線との間の接触面積を大きくとることができるので、内側短絡配線と共通電位線との間の
電気抵抗を小さくすることができる。したがって、内側短絡配線と共通電位線との間の電
気抵抗に起因するフリッカの発生が少なく表示画質が良好となるとともに、静電気によっ
て大電流が流れたとしても内側短絡配線と共通電位線との間に静電破壊が生じ難くなる。

また、本発明によれば、コンタクトホールのそれぞれを前記内側短絡配線もしくは共通
電位線に平行に延びるスリット状としたため、導電性膜と短絡線及び共通電位線との間の
接触面積をより大きくとることができ、上記本発明の効果が顕著に表れる。

以下、本発明にかかる液晶表示パネル１０Ａについて、添付の図面を参照して実施例に
つき詳細に説明する。ただし、ここに示すのは本発明の技術思想を具体化するための例を
例示するものであって、本発明をこの実施例に特定することを意図するものではなく、そ
の要旨を逸脱しない範囲において種々変更可能であり、変更例にも等しく適用し得るもの
である。なお、図１は、実施例に係る液晶表示パネル１０Ａの概略等価回路図であり、以
下においては図１０に示した従来例の液晶表示パネル１０Ｂと同一の構成部分には同一の
参照符号を付与して説明することとする。

この実施例に係るアクティブ・マトリクス方式の液晶表示パネル１０Ａにおいては、液
晶層を介して対向配置されるガラス等からなる２枚の基板のうち、一方の基板の液晶層側
の面に、そのＸ方向に延在し、Ｙ方向に並べて設けられる複数の走査線と、この走査線と
絶縁されてＹ方向に延在し、Ｘ方向に並べて設けられる複数の映像線とが形成されている
。

図１に示すように、液晶表示パネル１０Ａにおいては、これらのマトリクス状に配列し
た走査線１１と映像線１２とで囲まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子としてのＴＦＴ１３と、画素電極１４が形成されている。図１におい
て、スイッチング素子であるＴＦＴ１３のゲート電極は走査線１１に、ドレイン電極は映
像線１２に、ソース電極は画素電極１４にそれぞれ接続されている。このような構成にお
いて、走査線１１に走査信号が供給されることにより、ＴＦＴ１３がオン状態とされ、オ
ン状態にされたＴＦＴ１３を介して映像線１２からの映像信号が画素電極１４に供給され
る。

この液晶表示パネル１０Ａにおいては、各走査線１１に第１の静電気保護回路１５_１を
接続した上で各走査線同士を第１の短絡線１６_１で束ね、この第１の短絡線１６_１を少な
くとも１個（図１においては２個）の第２の静電気保護回路１８_１によって内側短絡配線
２０に接続している。同じく、各映像線１２に第３の静電気保護回路１５_２を接続した上
で各映像線同士を第２の短絡線１６_２で束ね、この第２の短絡線１６_２を少なくとも１個
（図１においては２個）の第４の静電気保護回路１８_２によって内側短絡配線２０に接続
している。

ここで、内側短絡配線２０の太さは、各走査線１１ないし映像線１２からの電流が集中
するため、電気抵抗を小さくするために各走査線及び映像線の太さ（小型の液晶表示パネ
ルの場合は、通常３〜８μｍ）よりも太い１０〜２０μｍとされる。なお、第１及び第２
の短絡線１６_１及び１６_２の太さは電流が流れる距離が短いためにあまり静電気保護特性
に影響を与えないが、内側短絡配線２０と同じ太さが好ましい。なお、第２の静電気保護
回路１８_１及び第４の静電気保護回路１８_２を少なくとも１個としたのは、それぞれ最低
限１個設ければそれなりの静電気保護機能を有するが、それぞれの静電気保護のための応
答時間を短くするためには静電気保護回路を複数個分散して設けることにより静電気に起
因する電流が流れる距離を短くした方がよいからである。

そして、内側短絡配線２０は、複数箇所（図１では２箇所）に設けられた接続部２１に
おいて、内側短絡配線２０の外周部に沿って設けられた共通電位線１７と電気的に接続さ
れている。なお、この接続部２１の形成位置及びその具体的構成については後述する。こ
の共通電位線１７の太さは、内側短絡配線２０よりも太い５０〜２００μｍとされている
。このように共通電位線１７の太さを内側短絡配線２０よりも太くしたのは、共通電位線
１７はカラーフィルタ基板の共通電極にも給電する必要があり、内側短絡配線２０よりも
大きな電流が流れるからである。

このように、内側短絡配線２０の太さを走査線１１及び映像線１２よりも太くするとと
もに、共通電位線１７の太さを内側短絡配線２０よりも太くすると、相対的に大きな電流
が流れる配線の方が太くなっているため、これらの配線に流れる電流によって共通電位の
変動が少なくなるため、フリッカの発生が減少した表示画質が良好な液晶パネルが得られ
る。

この実施例の液晶表示パネル１０Ａにおける第１〜第４の静電気保護回路１５_１、１５
_２、１８_１及び１８_２は、図２（ａ）に示したように２個のダイオードのアノードとカソ
ードを相互に接続した並列接続したダイオード又は図２（ｂ）に示したようにゲート・ソ
ース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路からなるものと
することができる。このような素子で形成される第１〜第４の静電気保護回路１５_１、１
５_２、１８_１及び１８_２は、液晶表示パネル１０ＡのマトリクスアレイのＴＦＴ１３と同
じ製造工程で形成できるので、特別の製造方法をとる必要がない。

第１〜第４の静電気保護回路１５_１、１５_２、１８_１及び１８_２は、正、負の極性が異
なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする
保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオ
ン状態となって、高電圧はアースに導通されるので、アクティブ素子としてのＴＦＴ１３
は保護され、更には交差している配線間の短絡も防止でき、液晶表示パネル１０Ａの静電
破壊を防止できる。

また、アレイ基板のテスト前は外ショートリング（図示せず）で各配線間が短絡されて
いるので、静電気から保護される。アレイ基板のテスト後、液晶表示パネルを外ショート
リングから切り離した後は、短絡線１６_１、１６_２と共通電位線１７に接続された二重の
静電気保護回路１５_１、１５_２及び１８_１、１８_２によって、静電気によるＴＦＴ１３の
閾値電圧Ｖｔｈの変動等の発生が防止されることになる。

一方、消費電力は走査線１１と映像線１２を、各配線を束ねて第２の静電気保護回路１
８_１、１８_２のダイオードやＴＦＴを介して共通電位線１７に接続することにより、ダイ
オードやＴＦＴを介在させた分だけ各配線の束と共通電位線１７との間で電流が流れ難く
なり、これによって、共通電位線１７への漏れ電流が抑制され、消費電力の小さい液晶表
示パネルが得られる。

なお、走査線１１と映像線１２のいずれかのみ第２の静電気保護回路１８_１又は第４の
静電気保護回路１８_２を介して内側短絡配線２０に接続する場合には、映像線１２に加わ
る電圧に比較して走査線１１に加わる電圧の方が大きいので、走査線１１から内側短絡配
線２０を介して共通電位線１７間に流れる電流が大きく、走査線１１に第２の静電気保護
回路１８_１を接続した場合のほうが消費電力を小さくする効果が大きい。従って、本発明
においては、少なくとも走査線１１を第２の静電気保護回路１８_１を介して内側短絡配線
２０に接続することが必要である。なお、以上において、共通電位として説明したのはア
ースを含む共通電位である。

次に、本実施例で採用した内側短絡配線２０と共通電位線１７との間の接続部２１につ
いて説明する。液晶表示パネル１０Ａにおける各種配線は、液晶表示パネル１０ＡのＴＦ
Ｔ１３の形成と同時に行われるため、ＴＦＴ１３の走査線やゲート電極と同時に形成され
る部分（以下、この配線部分を「ゲート配線部分」という。）と、映像線やソース電極と
同時に形成される部分（以下、この配線部分を「ソース配線部分」という）が存在する。
そして、ゲート配線部分とソース配線部分の間には、通常ＴＦＴ１３のゲート絶縁膜と同
じ絶縁膜が存在しており、また、ソース配線部分の表面には保護絶縁膜が存在している。

そのため、本実施例の液晶表示パネル１０Ａにおける内側短絡配線２０と共通電位線１
７は、図４に示したように、共通電位線１７はゲート配線部分としてアレイ基板を構成す
る透明基板２４の表面に形成され、内側短絡配線２０は共通電位線１７の表面を覆うゲー
ト絶縁膜２５上にソース配線部分として形成され、更に内側短絡配線２０及びゲート絶縁
膜２５の表面は保護絶縁膜２６で被覆されている。なお、図４は本実施例の接続部２１の
平面図である図３のＡ−Ａ線に沿った断面図であるが、図３に示した構成については後述
する。

そこで、本実施例の液晶表示パネル１０Ａにおいては、接続部２１を、ゲート絶縁膜２
５及び保護絶縁膜２６にそれぞれコンタクトホール２７及び２８を形成し、このコンタク
トホール２７及び２８内及び保護絶縁膜２６の表面に導電性膜２９を形成することによっ
て電気的導通をとることにより形成している。この導電性膜２９は、液晶表示パネル１０
ＡのＩＴＯ（Indium Thin Oxide）等からなる画素電極１４の形成時に同時に形成するこ
とができる。

なお、このような絶縁膜に形成したコンタクトホールを経た２つの配線部分間の導電接
続の構成自体は周知であり、一般には両配線間の接続抵抗を小さくして大きな電流を流す
ことができるようにするためには、図５及び図６に示したような構成が採用されている。
なお、図５は従来のコンタクトホールを介した２つの配線間の電気的接続部の拡大平面図
であり、図６は図５のＢ部分の拡大図である。

ここで、図５及び図６に示した構成を共通電位線１７と内側短絡配線２０との間の導電
接続部の構成として採用したものとして説明すると、この導電接続部は共通電位線１７の
内側短絡配線２０と対向する側にくし歯状部分１７ａを設け、同じく内側短絡配線２０の
共通電位線１７と対向する側にくし歯状部分２０ａを設け、これらのくし歯状部分１７ａ
及び２０ａがそれぞれ等距離（例えば３μｍ）だけ離間するように互いに噛み合わせ、そ
れぞれのくし歯状部分１７ａ及び２０ａにコンタクトホール２７、２８を形成し、この表
面から導電性膜２９を形成した構成を備えているものとなる。

ところが、本発明者等の予備実験としてこのようなくし歯状の構成を採用したところ、
静電気破壊試験時にこのくし歯状部分１７ａ及び２０ａにおいてスパークが発生して、絶
縁膜を貫通した短絡や断線の発生が見られた。この原因としては、元々これらのくし歯状
部分１７ａ及び２０ａの間隔は３μｍ程度と狭いために、製造時のマスクずれ等の要因に
よってこれらのくし歯状部分１７ａ及び２０ａの間隔がより狭くなった部分が生じ、この
間隔が狭くなった部分で静電気破壊試験時に絶縁破壊を起こしたものと推定された。

そこで、本実施例の液晶表示パネル１０Ａにおいては、共通電位線１７と内側短絡配線
２０との間の導電接続部の構成として上述のようなくし歯状部分を有する構成を採用せず
、図３に示した接続部２１の構成を採用した。なお、図３は実施例で採用した接続部２１
部分の拡大平面図である。

本実施例で採用した接続部２１は、共通電位線１７上に設けられた絶縁膜に内側短絡配
線２０に平行に複数個のスリット状のコンタクトホール２７からなる群を少なくとも１箇
所設け、同様に、内側短絡配線２０上に設けられた絶縁膜に前記共通電位線１７に平行に
複数個のスリット状のコンタクトホール２８からなる群を少なくとも１箇所設け、内側短
絡配線２０と共通電位線１７とをコンタクトホール２７、２８及び絶縁膜上に設けた導電
性膜２９によって互いに電気的に接続した構成としたものである。

接続部２１の構成をこのような構成とすることにより、共通電位線１７と内側短絡配線
２０との間の間隔を例えば５〜１０μｍと大きくできるとともに、スリット状のコンタク
トホール２７及び２８の形状を大きくできるために導電性膜２９と共通電位線１７ないし
内側短絡配線２０との間の接触面積を大きくすることができるので、共通電位線１７ない
し内側短絡配線２０との間の電気抵抗を小さくすることができる。そのため、製造工程時
に静電気が発生するようなことがあっても、共通電位線１７と内側短絡配線２０との間の
導電接続部の構成として図５及び図６に示したくし歯状部分を有する構成を採用した場合
のようにスパークを生じることがなくなり、歩留まりよく液晶パネルを製造することがで
きるようになる。

実施例に係る液晶表示パネル１０Ａの概略等価回路図である。図２（ａ）及び図２（ｂ）はそれぞれ静電気保護回路の具体例を示す回路図である。実施例の接続部部分の拡大平面図である。図３のＡ−Ａ線に沿った断面図である。従来のコンタクトホールを介した２つの配線間の電気的接続部の拡大平面図である。図５のＢ部分の拡大図である。第１の従来例の液晶表示パネルの概略等価回路図である。第２の従来例の液晶表示パネルの概略等価回路図である。液晶表示パネルの駆動時の各部の電圧波形を示す図である。第３の従来例の液晶表示パネルの概略等価回路図である。

符号の説明

１０Ａ、１０Ｂ液晶表示パネル
１１走査線
１２映像線
１３ＴＦＴ
１４画素電極
１５_１、１５_２、１８_１、１８_２静電気保護回路
１６_１、１６_２短絡線
１７共通電位線
２０内側短絡配線
２１接続部
２４透明基板
２５ゲート絶縁膜
２６保護絶縁膜
２７、２８コンタクトホール
２９導電性膜

Claims

マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及び薄膜トラン
ジスタを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板
とを有する液晶表示パネルにおいて、
前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内
側短絡配線を配置し、
前記各走査線をそれぞれ第１の静電気保護回路を接続した上で第１の短絡線で束ね、
前記第１の短絡線を少なくとも一つの第２の静電気保護回路を介して前記内側短絡配線
に接続し、
前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、
前記内側短絡配線と前記共通電位線との間に少なくとも１箇所接続部を設けて互いに電
気的に接続したことを特徴とする液晶表示パネル。
前記各映像線をそれぞれ第３の静電気保護回路を接続した上で第２の短絡線で束ね、前
記第２の短絡線を第４の静電気保護回路を介して前記内側短絡配線に接続したことを特徴
とする請求項１に記載の液晶表示パネル。
前記静電気保護回路は、それぞれ２個のダイオードのアノードとカソードを相互に接続
した並列接続したダイオード又はゲート・ソース間を短絡した２個のトランジスタを互い
に逆方向に接続した並列回路からなることを特徴とする請求項１又は２に記載の液晶表示
パネル。
マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及び薄膜トラン
ジスタを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板
とを有する液晶表示パネルにおいて、
前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内
側短絡配線を配置し、
前記各走査線を第１の静電気保護回路を接続した上で第１の短絡線で束ね、
前記第１の短絡線を少なくとも一つの第２の静電気保護回路を介して前記内側短絡配線
に接続し、
前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、
前記内側短絡配線上に設けられた絶縁膜に前記共通電位線に平行に複数個のコンタクト
ホールからなる群を少なくとも１箇所設け、
前記共通電位線上に設けられた絶縁膜に前記内側短絡配線に平行に複数個のコンタクト
ホールからなる群を少なくとも１箇所設け、
前記内側短絡配線と共通電位線とを前記コンタクトホール及び絶縁膜上に設けた導電性
膜によって互いに電気的に接続したことを特徴とする液晶表示パネル。
前記コンタクトホールのそれぞれは前記内側短絡配線もしくは共通電位線に平行に延び
るスリット状であることを特徴とする請求項４に記載の液晶表示パネル。
前記各映像線にそれぞれ第３の静電気保護回路を接続した上で第２の短絡線で束ね、前
記第２の短絡線を第４の静電気保護回路を介して前記内側短絡配線に接続したことを特徴
とする請求項４に記載の液晶表示パネル。
前記静電気保護回路は、２個のダイオードのアノードとカソードを相互に接続した並列
接続したダイオード又はゲート・ソース間を短絡した２個のトランジスタを互いに逆方向
に接続した並列回路からなることを特徴とする請求項４〜６のいずれかに記載の液晶表示
パネル。