JP2008072085A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2008072085A
JP2008072085A JP2007136737A JP2007136737A JP2008072085A JP 2008072085 A JP2008072085 A JP 2008072085A JP 2007136737 A JP2007136737 A JP 2007136737A JP 2007136737 A JP2007136737 A JP 2007136737A JP 2008072085 A JP2008072085 A JP 2008072085A
Authority
JP
Japan
Prior art keywords
photoresist
forming
pattern
photoresist pattern
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007136737A
Other languages
English (en)
Inventor
Jae Chang Jung
載昌 鄭
Seung Chan Moon
承燦 文
Cheol Kyu Bok
▲ちょる▼圭 卜
Myoung Ja Min
明子 閔
Keun Do Ban
槿道 潘
Hee Youl Lim
喜烈 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008072085A publication Critical patent/JP2008072085A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Environmental & Geological Engineering (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】分離された２つのリソグラフィ工程を用いて、微細パターンを提供する一つのマスクを製造する。
【解決方法】本発明は半導体素子の微細パターン形成方法に関し、特に被エッチング層を含む半導体基板を提供する段階と、被エッチング層の上部に第１フォトレジストパターンを形成する段階と、第１フォトレジストパターンを露光して第１フォトレジストパターンに酸を発生させる段階と、第１フォトレジストパターンをブリーチングして第1フォトレジストパターンを光に鈍感にさせる段階と、被エッチング層と光に鈍感になった第1フォトレジストパターンなどの上部に第２フォトレジストを形成する段階と、第２フォトレジストを露光して第２フォトレジストパターンを形成する段階とを含むものの、被エッチング層の上部に第１及び第２フォトレジストパターンを提供して素子の高集積化と歩留まりを改善できる技術である。
【選択図】図１ｅ

Description

本発明はメモリ素子に関し、特に半導体素子において微細パターンの形成方法に関するものである。
一般の半導体素子の微細パターン形成方法は次の通りである。まず、半導体基板上に被エッチング層を形成する。被エッチング層は絶縁膜、ポリシリコン層または金属層になり得る。被エッチング層の上部にフォトレジストを塗布する。露光マスクでフォトレジストを露光及び現像し、フォトレジストパターンを形成する。そこで、フォトレジストパターンは現在のリソグラフィ工程で形成できる最小の線幅と最小のピッチで形成される。ライン/スペースパターンにおいて、最小のピッチは同じ線幅１Fのライン／スペースを含む。次に、フォトレジストパターンをマスクに被エッチング層をエッチングして、被エッチング層パターンを形成する。フォトレジストパターンを除去して微細な被エッチング層パターンを形成する。
しかし、現在のリソグラフィ工程時に解像度のため、半導体素子の高集積化を達成するのに制限がある。これを克服するため、多くの費用を要する解像度の限界を克服できる装備の開発が求められる。
本発明は半導体素子の微細パターンの形成方法に関し、分離された２つのリソグラフィ工程を用いて、微細パターンを提供する一つのマスクを製造する。各リソグラフィ工程は通常の方法と同じ解像度を有するパターンを形成するが、これらを組み合わせることにより通常の方法の限界を越えるパターンを形成することができる。
本発明の一実施形態に係る半導体素子の製造方法は、
被エッチング層を含む半導体基板を提供する段階と、被エッチング層の上部に第１フォトレジストパターンを形成する段階と、第1フォトレジストパターンを露光して第1フォトレジストパターンに酸を発生させる段階と、第1フォトレジストパターンをブリーチング(Bleaching)して第1フォトレジストパターンを光に鈍感にさせる段階と、被エッチング層と光に鈍感になった第１フォトレジストパターンなどの上部に第２フォトレジストを形成する段階と、第２フォトレジストを露光して第２フォトレジストパターンを形成する段階とを含むものの、被エッチング層の上部に第１及び第２フォトレジストパターンを提供することを特徴とする。
被エッチング層が形成された半導体基板の上部に第１フォトレジストパターンを形成する。第1フォトレジストパターンを露光させ、酸を発生させる。第1フォトレジストパターンにブリーチング工程を行い、第1フォトレジストパターンを光に鈍感にさせる。この時、ブリーチング工程は塩基性物質を用いた中和(Neutralizing)反応でＰＡＧ(Photo Active Generator)の活性度を低減させる。半導体基板の上部に第２フォトレジストを塗布する。塗布された第２フォトレジストを露光及び現像して隣接した第１フォトレジストパターンなどの間に第２フォトレジストパターンを形成する。本発明の一実施形態によると、第1フォトレジストパターンに対するブリーチング工程は第２フォトレジストパターン形成のための露光及び現像工程時に第1フォトレジストパターンが除去される現像を防ぐ。
また、第１フォトレジストパターンを３０〜２００ｍＪ／ｃｍ2の露光エネルギーを有して露光工程を行うのが好ましく、８０〜１２０ｍＪ／ｃｍ2の露光エネルギーを有して露光工程を行うのがさらに好ましい。第１フォトレジストパターンのブリーチング工程はトリエチルアミン、ＨＭＤＳ(Hexa Methyl Di-Silane)、アンモニア、メチルアミン及びこれらの組合せでなる一群から選ばれた一つを用いた塩基性物質を利用して行われることが好ましい。
ブリーチング工程は湿式方法で行われ得る。この時、湿式ブリーチング工程は第１フォトレジストパターンを含む半導体基板をブリーチング溶液に５０〜７０秒間浸漬させ、半導体基板をスピン乾燥(Spin-dehydrating)して行うのが好ましい。そして、ブリーチング工程は乾式方法で行うこともできる。この時、乾式ブリーチング工程は６０℃以下の温度でブリーチング物質を半導体基板上に噴射して行うのが好ましい。
そして、第１フォトレジストパターン及び第２フォトレジストパターンは複数含み、複数の第１フォトレジストパターンは複数の第２フォトレジストパターンの間に交互に位置するのが好ましい。さらに、第２フォトレジストは炭素数が４〜８であるアルコール(Ｃ4〜Ｃ8 alcohol)を溶媒に含むのが好ましい。この時、溶媒は1-ブタノール(1-butanol)、2-ブタノール(2-butanol)、2-メチル-1-プロパノール(2-methyl-1-propanol)、1-ペンタノール(1-pentanol)、2-ペンタノール(2-pentanol)、3-ペンタノール(3-pentanol)、2-メチル-1-ブタノール(2-methyl-1-butanol)、3-メチル-1-ブタノール(3-methyl-1-butanol)、1,2-ジメチル-1-プロパノール(1,2-dimethyl-1-propanol)、1-ヘキサノール(1-hexanol)、2-ヘキサノール(2-hexanol)、3-ヘキサノール(3-hexanol)、2-メチル-ペンタノール(2-methyl-pentanol)、3-メチルペンタノール(3-methylpentanol)、4-メチルペンタノール(4-methylpentanol)、1,3-ジメチルブタノール(1,3-dimethylbutanol)、1,2-ジメチルブタノール(2-dimethylbutanol)、ヘプタノール(heptanol)、オクタノール(octanol)及びこれらの組合せでなる一群から選ばれた一つを用いるのが好ましい。
さらに、複数の第1フォトレジストパターンは第1ピッチに備えられており、複数の第２フォトレジストパターンは第１ピッチと同じ大きさのピッチに備えられるのが好ましい。複数の第１フォトレジストパターン及び第２フォトレジストパターンの間は第1ピッチより狭く、第1ピッチの１／２の大きさである第２ピッチで画成される。
一方、第1フォトレジストパターンと半導体基板との間の界面にハードマスク層及び反射防止膜をさらに形成するのが好ましい。さらに、被エッチング層は半導体基板であり得る。
本発明に係る半導体素子の微細パターン形成方法は、リソグラフィ工程の限界を克服できる微細パターンを形成し、素子の高集積化と歩留まりを改善できるというメリットがある。
以下では、本発明の実施の形態を図を参照して詳しく説明する。
被エッチング層が形成された半導体基板の上部に第1フォトレジストパターンを形成する。第1フォトレジストパターンを露光させて酸を発生させる。光に鈍感になるよう酸が発生した第1フォトレジストパターンにブリーチング工程を行う。この時、ブリーチング工程は塩基性物質を用いた中和反応でＰＡＧの活性度を低下させる。
参考に、「被エッチング層」は第１フォトレジストの下部に提供された層または物質を意味する。被エッチング層は絶縁膜、導電層または半導体基板自体になり得る。しかし、説明のために被エッチング層は第1フォトレジストパターンの下部と基板の上部に位置する層に記述されることがある。
半導体基板の上部に第２フォトレジストを塗布する。塗布された第２フォトレジストを露光及び現像して隣接した第１フォトレジストパターンなどの間に第２フォトレジストパターンを形成する。本発明の一実施形態によれば、第１フォトレジストパターンに対するブリーチング工程は第２フォトレジストパターンを形成するための露光及び現像工程時に第1フォトレジストパターンが除去される現象を防止する。
図１ａ〜図１ｅは、本発明に係わり形成された半導体素子の微細パターン形成方法を示した図である。所定の下部構造物を含む被エッチング層が備えられた半導体基板１１の上部にハードマスク層１３を形成する。ハードマスク層１３の上部に反射防止膜１５を形成する。反射防止膜１５の上部に第１フォトレジスト(図示省略)を塗布する。第１フォトレジストを第１露光マスク(図示省略)に露光及び現像し、フォトレジストパターン１７を形成する。本発明の一実施形態によると、第１露光マスクはライン／スペースパターンを備える。
図１ｂ及び図１ｃに示されているように、第１フォトレジストパターン１７を露光し、酸が発生した第１フォトレジストパターン１９を形成する。酸が発生した第１フォトレジストパターン１９にトリエチルアミン、ＨＭＤＳ(Hexa Methyl Di-Silane)、アンモニア、メチルアミン及びこれらの組合せでなる一群から選ばれた一つを用いた塩基性物質を利用したブリーチング工程を行って中和された第１フォトレジストパターン２１を形成する。本発明の一実施形態によると、第１フォトレジストパターン１７に対する露光工程は３０〜２００ｍＪ／ｃｍ2の露光エネルギーで行い、８０〜１２０ｍＪ／ｃｍ2の露光エネルギーで行うのがさらに好ましい。一方、露光エネルギーはフォトレジストの種類、フォトレジストに含まれた酸の濃度などにより当業者が適切に調整することができる。
本発明の他の実施形態によると、第１フォトレジストパターン１９に対するブリーチング工程は湿式方法で行う。湿式ブリーチング工程は酸が発生した第1フォトレジストパターン１９を含む半導体基板１１をブリーチング溶液に５０〜７０秒間浸漬させた後、その浸漬された半導体基板１１をスピン乾燥する。本発明のさらに他の実施形態によると、ブリーチング工程は乾式方法で行うこともできる。乾式ブリーチング工程は６０℃以下の温度でブリーチング物質を半導体基板１１上に噴射して行われる。ブリーチング工程で第１フォトレジストパターン１９は光に「鈍感」か化学的に反応しない第１フォトレジストパターン21に変換される。
図１ｄ及び図１ｅに示されているように、半導体基板１１と第１フォトレジストパターン２１の上部に第２フォトレジスト２３を塗布する。第２露光マスク(図示省略)で第２フォトレジスト２３を露光及び現像し、第１フォトレジストパターンなど２１の間に第２フォトレジストパターン２５を形成する。中和された第１フォトレジストパターン２１が露光工程で化学的に反応しないため、第１フォトレジストパターン２１は露光された第２フォトレジスト２３に対する現像工程時に現像されず、第２フォトレジストパターン２５の間に残り得る。
本発明の一実施形態によると、第２フォトレジスト２３は露光及び現像工程時にブリーチングされた第１フォトレジストパターン２１を溶解させない溶媒を含む。さらに、第２フォトレジスト２３は1-ブタノール(1-butanol)、2-ブタノール(2-butanol)、2-メチル-1-プロパノール(2-methyl-1-propanol)、1-ペンタノール(1-pentanol)、2-ペンタノール(2-pentanol)、3-ペンタノール(3-pentanol)、2-メチル-1-ブタノール(2-methyl-1-butanol)、3-メチル-1-ブタノール(3-methyl-1-butanol)、1,2-ジメチル-1-プロパノール(1,2-dimethyl-1-propanol)、1-ヘキサノール(1-hexanol)、2-ヘキサノール(2-hexanol)、3-ヘキサノール(3-hexanol)、2-メチル-ペンタノール(2-methyl-pentanol)、3-メチルペンタノール(3-methylpentanol)、4-メチルペンタノール(4-methylpentanol)、1,3-ジメチルブタノール(1,3-dimethylbutanol)、1,2-ジメチルブタノール(2-dimethylbutanol)、ヘプタノール(heptanol)、オクタノール(octanol)及びこれらの組合せでなる一群から選ばれた一つを含む。第２フォトレジスト２３は炭素数が４〜８(Ｃ4〜Ｃ8)であるアルコール類の溶媒を含む。
本発明の他の実施形態によると、第２露光マスクは中和された第１フォトレジストパターンなど２１の間に第２フォトレジストパターン２５を形成するように設計される。第２露光マスクは第１露光マスクを所定距離離隔させて用いることができる。そうでなければ、別途の露光マスクを作製することができる。さらに、第１フォトレジストパターン及び第２フォトレジストパターンのピッチはそれぞれ最小のピッチである。しかし、第１フォトレジストパターンと第２フォトレジストパターンとの間のピッチは最小のピッチより小さく、各フォトレジストパターンに対する最小のパターンの半分である。
本発明の他の実施形態に係る半導体素子の微細パターン形成方法は、図１ａ〜図１ｅに示された工程を少なくとも２回以上繰り返して行い、所定のピッチ内に少なくとも２つ以上のパターンを形成することができる。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。
符号の説明
１１ 半導体基板
１３ ハードマスク層
１５ 反射防止膜
１７ 第１フォトレジストパターン
１９ 第１フォトレジストパターン
２１ 第１フォトレジストパターン
２３ 第２フォトレジスト
２５ 第２フォトレジストパターン

Claims (15)

  1. 被エッチング層を含む半導体基板を提供する段階と、
    前記被エッチング層の上部に第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンを露光し、前記第1フォトレジストパターンに酸を発生させる段階と、
    前記第1フォトレジストパターンをブリーチング(Bleaching)し、前記第1フォトレジストパターンを光に鈍感にさせる段階と、
    前記被エッチング層と光に鈍感になった前記第１フォトレジストパターンなどの上部に第２フォトレジストを形成する段階と、
    前記第２フォトレジストを露光し、第２フォトレジストパターンを形成する段階と、
    を含むものの、
    前記被エッチング層の上部に前記第１及び第２フォトレジストパターンを提供することを特徴とする半導体素子の微細パターン形成方法。
  2. 前記第１フォトレジストパターンに対する露光段階は３０〜２００ｍＪ／ｃｍ2の露光エネルギーで行うことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記第１フォトレジストパターンに対する露光段階は８０〜１２０ｍＪ／ｃｍ2の露光エネルギーで行うことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記第１フォトレジストパターンに対するブリーチング工程はトリエチルアミン、HMDS、アンモニア、メチルアミン及びこれらの組合せでなる一群から選ばれた一つを用いた塩基性物質を利用して行われることを特徴とする請求項１項に記載の半導体素子の微細パターン形成方法。
  5. 前記ブリーチングの工程は湿式方法で行うことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記ブリーチングの工程は
    前記第１フォトレジストパターンを含む前記半導体基板をブリーチング溶液に５０−７０秒間浸漬させる段階と、
    前記半導体基板をスピン乾燥(Spin-dehydrating)する段階と、
    を含むことを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  7. 前記ブリーチングの工程は乾式方法で行うことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  8. 前記乾式ブリーチングの工程は６０℃以下の温度でブリーチング物質を前記半導体基板上に噴射して行うことを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
  9. 前記第１フォトレジストパターン及び第２フォトレジストパターンは複数含むものの、前記複数の第１フォトレジストパターンが前記複数の第２フォトレジストパターンの間に交互に位置することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  10. 前記第２フォトレジストは炭素数が４〜８であるアルコール(C4〜C8 alcohol)を溶媒に含むことを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  11. 前記溶媒は1-ブタノール、2-ブタノール、2-メチル-1-プロパノール、1-ペンタノール、2-ペンタノール、3-ペンタノール、2-メチル-1-ブタノール、3-メチル-1-ブタノール、1,2-ジメチル-1-プロパノール、1-ヘキサノール、2-ヘキサノール、3-ヘキサノール、2-メチル-ペンタノール、3-メチルペンタノール、4-メチルペンタノール、1,3-ジメチルブタノール、1,2-ジメチルブタノール、ヘプタノール、オクタノール及びこれらの組合せでなる一群から選ばれた一つを用いることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
  12. 前記複数の第１フォトレジストパターンは第１ピッチを備え、前記複数の第２フォトレジストパターンは前記第１ピッチと同じ大きさのピッチを備えることを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  13. 前記複数の第１フォトレジストパターン及び第２フォトレジストパターンの間のピッチは前記第１ピッチより狭く、前記第１ピッチの１／２である第２ピッチで画成されることを特徴とする請求項１２に記載の半導体素子の微細パターン形成方法。
  14. 前記第１フォトレジストパターンと前記半導体基板との間の界面にハードマスク層及び反射防止膜を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  15. 前記被エッチング層は半導体基板であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
JP2007136737A 2006-09-12 2007-05-23 半導体素子の微細パターン形成方法 Pending JP2008072085A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087855A KR20080023814A (ko) 2006-09-12 2006-09-12 반도체소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
JP2008072085A true JP2008072085A (ja) 2008-03-27

Family

ID=39170128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007136737A Pending JP2008072085A (ja) 2006-09-12 2007-05-23 半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US7494935B2 (ja)
JP (1) JP2008072085A (ja)
KR (1) KR20080023814A (ja)
CN (1) CN101145513B (ja)
TW (1) TWI340407B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182198A (ja) * 2006-12-12 2008-08-07 Asml Netherlands Bv リソグラフィデバイス製造方法、リソグラフィセル、およびコンピュータプログラム
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2010026968A1 (ja) * 2008-09-05 2010-03-11 住友化学株式会社 レジスト処理方法
JP2010266842A (ja) * 2008-12-22 2010-11-25 Shin-Etsu Chemical Co Ltd パターン形成方法及びレジスト材料
JP2011053669A (ja) * 2009-08-05 2011-03-17 Shin-Etsu Chemical Co Ltd パターン形成方法、化学増幅ポジ型レジスト材料、及び、レジスト変性用組成物
JP2011071480A (ja) * 2009-06-26 2011-04-07 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法
JP2011109059A (ja) * 2009-11-19 2011-06-02 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507044B (zh) * 2008-09-24 2015-11-01 United Microelectronics Corp 產生一影像畫面增益的方法
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
KR101865839B1 (ko) * 2010-11-04 2018-06-11 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN103034063B (zh) * 2011-09-29 2015-03-04 中芯国际集成电路制造(北京)有限公司 光刻设备
JP6328931B2 (ja) 2012-12-31 2018-05-23 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ フォトレジストパターントリミング方法
CN103337566A (zh) * 2013-06-19 2013-10-02 上海大学 一种图形化衬底制作方法
CN104749888B (zh) 2013-12-30 2019-12-10 罗门哈斯电子材料有限公司 光致抗蚀剂图案修整组合物和方法
US9209279B1 (en) 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
CN111326408B (zh) * 2018-12-13 2022-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH06250379A (ja) * 1993-02-26 1994-09-09 Oki Electric Ind Co Ltd パターン形成方法、位相シフト法用ホトマスクの形成方法
JPH07253676A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd レジストパターン形成方法
JP2000315684A (ja) * 1999-04-12 2000-11-14 Infineon Technol North America Corp エッチング方法
JP2003273059A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp 基板処理方法およびその装置
JP2006078640A (ja) * 2004-09-08 2006-03-23 Tokyo Ohka Kogyo Co Ltd レジスト組成物およびレジストパターン形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
KR20020000351A (ko) 2000-06-23 2002-01-05 박종섭 반도체소자의 미세패턴 형성방법
JP3453365B2 (ja) 2001-01-15 2003-10-06 株式会社半導体先端テクノロジーズ 写真製版によるパターン形成方法
US20040229470A1 (en) * 2003-05-14 2004-11-18 Applied Materials, Inc. Method for etching an aluminum layer using an amorphous carbon mask
JP2004354417A (ja) * 2003-05-27 2004-12-16 Shin Etsu Chem Co Ltd ポジ型レジスト材料並びにこれを用いたパターン形成方法
US6790743B1 (en) * 2003-08-07 2004-09-14 Macronix International Co., Ltd. [Method to relax alignment accuracy requirement in fabrication for integrated circuit]
US6984583B2 (en) * 2003-09-16 2006-01-10 Micron Technology, Inc. Stereolithographic method for forming insulative coatings for via holes in semiconductor devices
KR100673107B1 (ko) 2004-10-12 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 이온주입 공정을 위한 패턴 형성방법
KR100639680B1 (ko) 2005-01-17 2006-10-31 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100764416B1 (ko) * 2005-08-17 2007-10-05 주식회사 하이닉스반도체 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH06250379A (ja) * 1993-02-26 1994-09-09 Oki Electric Ind Co Ltd パターン形成方法、位相シフト法用ホトマスクの形成方法
JPH07253676A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd レジストパターン形成方法
JP2000315684A (ja) * 1999-04-12 2000-11-14 Infineon Technol North America Corp エッチング方法
JP2003273059A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp 基板処理方法およびその装置
JP2006078640A (ja) * 2004-09-08 2006-03-23 Tokyo Ohka Kogyo Co Ltd レジスト組成物およびレジストパターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182198A (ja) * 2006-12-12 2008-08-07 Asml Netherlands Bv リソグラフィデバイス製造方法、リソグラフィセル、およびコンピュータプログラム
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2010026968A1 (ja) * 2008-09-05 2010-03-11 住友化学株式会社 レジスト処理方法
JP2010266842A (ja) * 2008-12-22 2010-11-25 Shin-Etsu Chemical Co Ltd パターン形成方法及びレジスト材料
JP2011071480A (ja) * 2009-06-26 2011-04-07 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法
JP2011053669A (ja) * 2009-08-05 2011-03-17 Shin-Etsu Chemical Co Ltd パターン形成方法、化学増幅ポジ型レジスト材料、及び、レジスト変性用組成物
JP2011109059A (ja) * 2009-11-19 2011-06-02 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法

Also Published As

Publication number Publication date
CN101145513A (zh) 2008-03-19
TW200814140A (en) 2008-03-16
KR20080023814A (ko) 2008-03-17
US20080063985A1 (en) 2008-03-13
US7494935B2 (en) 2009-02-24
CN101145513B (zh) 2011-11-02
TWI340407B (en) 2011-04-11

Similar Documents

Publication Publication Date Title
JP2008072085A (ja) 半導体素子の微細パターン形成方法
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
JP5313030B2 (ja) 酸拡散を利用するダブルパターニング工程による半導体素子の微細パターン形成方法
KR100913005B1 (ko) 마스크 패턴 형성 방법
JP2009152243A (ja) 半導体装置の製造方法
JP2008166732A (ja) 半導体素子の製造方法
JP2008166714A (ja) 半導体素子の製造方法
KR20090088823A (ko) 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
KR20100006012A (ko) 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JPH11102859A (ja) 化学増幅型フォトレジストのパターニング方法
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JP2639372B2 (ja) 半導体装置の製造方法
CN106298507B (zh) 图案化方法
JP2007500919A5 (ja)
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100955927B1 (ko) 반도체소자의 미세패턴 형성방법
JP2002359231A5 (ja)
JP2010287861A (ja) 半導体装置の製造方法
CN100365771C (zh) 使用t型图案来形成较小接触孔的方法
US20120220129A1 (en) Method for forming mask for forming contact holes of semiconductor device
KR100209709B1 (ko) 반도체 소자의 콘택 형성방법
KR20060015949A (ko) 금속 패턴 형성 방법
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120229

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130827