JP2002359231A5 - - Google Patents

Claims (8)

1. （ａ）半導体基板の主面上にシリコン膜を形成する工程、
   （ｂ）前記シリコン膜上にタングステンシリサイド膜を形成する工程、
   （ｃ）前記タングステンシリサイド膜上にマスキング層を形成する工程、
   （ｄ）前記マスキング層をマスクとして、前記タングステンシリサイド膜および前記シリコン膜をドライエッチングし、前記シリコン膜および前記タングステンシリサイド膜をパターニングする工程、
   を含み、前記（ｄ）工程においては、塩素ガス、酸素ガスおよびフッ素系ガスを含むエッチングガスを用いることを特徴とする半導体集積回路装置の製造方法。
2. （ａ）半導体基板の主面上にゲート絶縁膜を形成する工程、
   （ｂ）前記ゲート絶縁膜上に第１シリコン膜を形成する工程、
   （ｃ）前記第１シリコン膜上に第１絶縁膜を形成する工程、
   （ｄ）前記第１絶縁膜上に第２シリコン膜を形成する工程、
   （ｅ）前記第２シリコン膜上にタングステンシリサイド膜を形成する工程、
   （ｆ）前記タングステンシリサイド膜上に第２絶縁膜を形成する工程、
   （ｇ）前記第２絶縁膜上にマスキング層を形成する工程、
   （ｈ）前記マスキング層をマスクとして前記第２絶縁膜をエッチングする工程、
   （ｉ）前記マスキング層をマスクとして前記タングステンシリサイド膜および前記第２シリコン膜をドライエッチングし、残った前記第２シリコン膜および前記タングステンシリサイド膜からなる制御ゲート電極を形成する工程、
   （ｊ）前記マスキング層を除去した後、前記第２絶縁膜をマスクとして前記第１絶縁膜および前記第１シリコン膜をエッチングし、残った前記第１シリコン膜からなる浮遊ゲート電極を形成する工程、
   を含み、前記（ｉ）工程においては、塩素ガス、酸素ガスおよびフッ素系ガスを含むエッチングガスを用いることを特徴とする半導体集積回路装置の製造方法。
3. （ａ）半導体基板の主面上にゲート絶縁膜を形成する工程、
   （ｂ）前記ゲート絶縁膜上に第１導電性膜を形成する工程、
   （ｃ）前記第１導電性膜をパターニングし、第１ゲート電極を形成する工程、
   （ｄ）前記（ｃ）工程後、前記半導体基板の主面上に第１絶縁膜を形成する工程、
   （ｅ）前記第１絶縁膜をパターニングする工程、
   （ｆ）前記（ｅ）工程後、前記半導体基板の主面上にシリコン膜を形成する工程、
   （ｇ）前記シリコン膜上にタングステンシリサイド膜を形成する工程、
   （ｈ）前記タングステンシリサイド膜上にマスキング層を形成する工程、
   （ｉ）前記マスキング層をマスクとして、前記タングステンシリサイド膜および前記シリコン膜をドライエッチングし、前記第１ゲート電極と離間した第１領域に前記シリコン膜および前記タングステンシリサイド膜からなる第２ゲート電極を形成する工程、
   を含み、前記（ｉ）工程においては、塩素ガス、酸素ガスおよびフッ素系ガスを含むエッチングガスを用いることを特徴とする半導体集積回路装置の製造方法。
4. 半導体基板に配置された複数の不揮発性メモリセルを有し、各不揮発性メモリセルは浮遊ゲート電極および制御ゲート電極を有する半導体集積回路装置の製造方法であって、
   （ａ）半導体基板の主面上にゲート絶縁膜を形成する工程、
   （ｂ）前記ゲート絶縁膜上に第１導電性膜を形成する工程、
   （ｃ）前記第１導電性膜をパターニングし、第１ゲート電極を形成する工程、
   （ｄ）前記（ｃ）工程後、前記半導体基板の主面上に第１絶縁膜を形成する工程、
   （ｅ）前記第１絶縁膜をパターニングする工程、
   （ｆ）前記（ｅ）工程後、前記半導体基板の主面上にシリコン膜を形成する工程、
   （ｇ）前記シリコン膜上にタングステンシリサイド膜を形成する工程、
   （ｈ）前記タングステンシリサイド膜上にマスキング層を形成する工程、
   （ｉ）前記マスキング層をマスクとして、前記タングステンシリサイド膜および前記シリコン膜をドライエッチングし、前記第１ゲート電極と離間した第１領域に前記シリコン膜および前記タングステンシリサイド膜からなる第２ゲート電極を形成する工程、
   を含み、前記（ｉ）工程においては、塩素ガス、酸素ガスおよびフッ素系ガスを含むエッチングガスを用いることを特徴とする半導体集積回路装置の製造方法。
5. （ａ）半導体基板の主面上にゲート絶縁膜を形成する工程、
   （ｂ）前記ゲート絶縁膜上に第１シリコン膜を形成する工程、
   （ｃ）前記第１シリコン膜をパターニングする工程、
   （ｄ）前記（ｃ）工程後、前記半導体基板の主面上に第１絶縁膜を形成する工程、
   （ｅ）前記第１絶縁膜をパターニングする工程、
   （ｆ）前記（ｅ）工程後、前記半導体基板の主面上に第２シリコン膜を形成する工程、
   （ｇ）前記第２シリコン膜上にタングステンシリサイド膜を形成する工程、
   （ｈ）前記タングステンシリサイド膜上に第２絶縁膜を形成する工程、
   （ｉ）前記第２絶縁膜上にマスキング層を形成する工程、
   （ｊ）前記マスキング層をマスクとして前記第２絶縁膜をエッチングする工程、
   （ｋ）前記マスキング層をマスクとして前記タングステンシリサイド膜および前記第２シリコン膜をドライエッチングし、前記第１絶縁膜上の所定の領域に制御ゲート電極を形成し、前記第１絶縁膜および前記第１シリコン膜から離間した所定の領域に第２ゲート電極を形成する工程、
   （ｌ）前記マスキング層を除去した後、前記第２絶縁膜をマスクとして前記第１絶縁膜および前記第１シリコン膜をエッチングし、残った前記第１シリコン膜からなる浮遊ゲート電極を形成する工程、
   を含み、前記（ｋ）工程においては、塩素ガス、酸素ガスおよびフッ素系ガスを含むエッチングガスを用いることを特徴とする半導体集積回路装置の製造方法。
6. 請求項１から５のいずれか１項に記載の半導体集積回路装置の製造方法において、前記フッ素系ガスは六フッ化硫黄ガスであることを特徴とする半導体集積回路装置の製造方法。
7. 請求項１から５のいずれか１項に記載の半導体集積回路装置の製造方法において、前記フッ素系ガスはＣＦ _４ 、Ｃ _２ Ｆ _６ 、Ｃ _４ Ｆ _８ 、またはＣＨＦ _３ のいずれかから選択されたものであることを特徴とする半導体集積回路装置の製造方法。
8. 請求項１から５のいずれか１項に記載の半導体集積回路装置の製造方法において、前記エッチングガスにアルゴンを含むことを特徴とする半導体集積回路装置の製造方法。