JP2008065897A - メモリ検査方法およびメモリ検査装置 - Google Patents
メモリ検査方法およびメモリ検査装置 Download PDFInfo
- Publication number
- JP2008065897A JP2008065897A JP2006242273A JP2006242273A JP2008065897A JP 2008065897 A JP2008065897 A JP 2008065897A JP 2006242273 A JP2006242273 A JP 2006242273A JP 2006242273 A JP2006242273 A JP 2006242273A JP 2008065897 A JP2008065897 A JP 2008065897A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- line
- remaining
- information
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】フェイルセル救済のためのリダンダンシ演算処理にあたり、ラインフェイル情報に基づきラインフェイル救済処理を行う第1段階の処理と、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第2段階の処理、を行うことを特徴とするメモリ検査方法およびメモリ検査装置。
【選択図】 図1
Description
20 ラインフェイル処理系
21 ラインフェイル情報条件設定部
22 ラインフェイルサーチ実行部
23 ラインフェイル情報取得部
24 ラインフェイル判定部
25 ラインフェイル救済処理部
30 残フェイルビット処理系
31 フェイルマスク情報設定部
32 フェイルサーチ実行部
33 残フェイル情報取得部
34 残フェイルビット判定部
35 残フェイルビット救済処理部
Claims (4)
- フェイルセル救済のためのリダンダンシ演算処理にあたり、
ラインフェイル情報に基づきラインフェイル救済処理を行う第1段階の処理と、
ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第2段階の処理、
を行うことを特徴とするメモリ検査方法。 - フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第2段階の処理を選択的に行うことを特徴とする請求項1記載のメモリ検査方法。
- ラインフェイル情報に基づきラインフェイル救済処理を行うラインフェイル処理系と、
ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を備え、
フェイルセル救済のためのリダンダンシ演算処理を行うように構成されたメモリ検査装置。 - フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を選択的に駆動することを特徴とする請求項3記載のメモリ検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242273A JP2008065897A (ja) | 2006-09-07 | 2006-09-07 | メモリ検査方法およびメモリ検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242273A JP2008065897A (ja) | 2006-09-07 | 2006-09-07 | メモリ検査方法およびメモリ検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008065897A true JP2008065897A (ja) | 2008-03-21 |
Family
ID=39288496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006242273A Pending JP2008065897A (ja) | 2006-09-07 | 2006-09-07 | メモリ検査方法およびメモリ検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008065897A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107096A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Microelectron Corp | 半導体試験装置、半導体試験方法及び半導体試験プログラムを記録した媒体 |
JPH10107097A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Microelectron Corp | 半導体試験装置及び半導体試験方法 |
JPH1196792A (ja) * | 1997-09-19 | 1999-04-09 | Advantest Corp | 半導体試験装置 |
JPH11102598A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Corp | メモリ不良救済解析装置 |
JP2002367396A (ja) * | 2001-06-05 | 2002-12-20 | Ando Electric Co Ltd | リダンダンシ演算装置、リダンダンシ演算方法、リダンダンシ演算プログラム、リダンダンシ演算プログラムを記録した記録媒体 |
-
2006
- 2006-09-07 JP JP2006242273A patent/JP2008065897A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107096A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Microelectron Corp | 半導体試験装置、半導体試験方法及び半導体試験プログラムを記録した媒体 |
JPH10107097A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Microelectron Corp | 半導体試験装置及び半導体試験方法 |
JPH1196792A (ja) * | 1997-09-19 | 1999-04-09 | Advantest Corp | 半導体試験装置 |
JPH11102598A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Corp | メモリ不良救済解析装置 |
JP2002367396A (ja) * | 2001-06-05 | 2002-12-20 | Ando Electric Co Ltd | リダンダンシ演算装置、リダンダンシ演算方法、リダンダンシ演算プログラム、リダンダンシ演算プログラムを記録した記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
US9202591B2 (en) | On-line memory testing systems and methods | |
US20150110384A1 (en) | Image inspection method of die to database | |
US8675949B2 (en) | Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool | |
JP2010123159A (ja) | 半導体集積回路 | |
CN106980719B (zh) | 版图重复单元光学邻近效应修正一致性检查方法 | |
US20060077387A1 (en) | Apparatus, method and program for generating a recipe for an inspection tool | |
JP2010192074A (ja) | メモリ補修分析自己検査機能を具えた半導体検査システム | |
JP2010262715A (ja) | メモリ検査システム及びメモリ検査方法 | |
US8310888B2 (en) | Repair fuse device | |
JP2008065897A (ja) | メモリ検査方法およびメモリ検査装置 | |
JP4900680B2 (ja) | 半導体メモリ試験装置 | |
JP6993472B2 (ja) | 深層学習チップを検出する方法、装置、電子機器、およびコンピュータ記憶媒体 | |
JP4291286B2 (ja) | メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体 | |
JP2008192227A (ja) | Ic試験装置およびic試験方法 | |
KR101003076B1 (ko) | 반도체 디바이스 시험장치 및 시험방법 | |
KR20100114147A (ko) | 리던던시 분석 장치 및 리던던시 분석 방법 | |
JP2009076136A (ja) | 半導体メモリ試験装置 | |
CN110794645A (zh) | 确定合适的opc修正程序的方法及装置、掩膜版及优化方法 | |
US20070179635A1 (en) | Method and article of manufacure to persistently deconfigure connected elements | |
JP2005057029A (ja) | 欠陥解析方法、半導体装置の製造方法および欠陥解析システム | |
US20030221153A1 (en) | Shmoo plot evaluation method with a relief analysis | |
JP2003309175A (ja) | 半導体集積回路の救済方法 | |
JP2003132697A (ja) | メモリデバイスの不良救済装置及び方法 | |
JP2019219975A5 (ja) | 画像形成装置、及び画像形成装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |