JP2003309175A - 半導体集積回路の救済方法 - Google Patents
半導体集積回路の救済方法Info
- Publication number
- JP2003309175A JP2003309175A JP2002113123A JP2002113123A JP2003309175A JP 2003309175 A JP2003309175 A JP 2003309175A JP 2002113123 A JP2002113123 A JP 2002113123A JP 2002113123 A JP2002113123 A JP 2002113123A JP 2003309175 A JP2003309175 A JP 2003309175A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- configuration data
- semiconductor integrated
- failure
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路の論理回路部分における拡散
工程での不良を救済する方法において、不良がなくて
も、救済のためのＦＰＧＡ（プログラマブルロジックデ
バイス）を無駄にせずに有効活用する。 【解決手段】 プロセッサ１１０およびＦＰＧＡ１４０
を搭載した半導体集積回路１００の回路故障をＬＳＩテ
スタ２００で検出し、故障に応じて、ＦＰＧＡ用回路デ
ータのデータベース３００の中から回路救済データをＦ
ＰＧＡ１４０にダウンロードし、併せてＦＰＧＡ構成情
報を不揮発性メモリ１５０に書き込む。さらに、ＦＰＧ
Ａ１４０の領域が余っているならば、あるいは、故障が
ない場合でも、データベース３００の中からメモリ構成
データ３４０や拡張回路構成データ３５０をＦＰＧＡ１
４０にダウンロードして、半導体集積回路１００の回路
性能を向上させる。
工程での不良を救済する方法において、不良がなくて
も、救済のためのＦＰＧＡ（プログラマブルロジックデ
バイス）を無駄にせずに有効活用する。 【解決手段】 プロセッサ１１０およびＦＰＧＡ１４０
を搭載した半導体集積回路１００の回路故障をＬＳＩテ
スタ２００で検出し、故障に応じて、ＦＰＧＡ用回路デ
ータのデータベース３００の中から回路救済データをＦ
ＰＧＡ１４０にダウンロードし、併せてＦＰＧＡ構成情
報を不揮発性メモリ１５０に書き込む。さらに、ＦＰＧ
Ａ１４０の領域が余っているならば、あるいは、故障が
ない場合でも、データベース３００の中からメモリ構成
データ３４０や拡張回路構成データ３５０をＦＰＧＡ１
４０にダウンロードして、半導体集積回路１００の回路
性能を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵやＤＳＰの
ようなプロセッサと、ＦＰＧＡ（Ｆield Ｐrogrammable
Ｇate Ａrray）のような回路構成を書き換え可能なプロ
グラマブルロジックデバイスとが搭載されている半導体
集積回路についての救済方法に関する。
ようなプロセッサと、ＦＰＧＡ（Ｆield Ｐrogrammable
Ｇate Ａrray）のような回路構成を書き換え可能なプロ
グラマブルロジックデバイスとが搭載されている半導体
集積回路についての救済方法に関する。
【０００２】
【従来の技術】従来、プロセッサとプログラマブルロジ
ックデバイス（ＦＰＧＡ）とを搭載した半導体集積回路
について、信頼性を向上させるために、拡散工程での半
導体集積回路において故障検査を行うようにしている。
その場合に、故障が検出された回路については、その機
能を救済するための回路救済データをプログラマブルロ
ジックデバイス（ＦＰＧＡ）にダウンロードし、救済を
行うことによって歩留りを向上させる。
ックデバイス（ＦＰＧＡ）とを搭載した半導体集積回路
について、信頼性を向上させるために、拡散工程での半
導体集積回路において故障検査を行うようにしている。
その場合に、故障が検出された回路については、その機
能を救済するための回路救済データをプログラマブルロ
ジックデバイス（ＦＰＧＡ）にダウンロードし、救済を
行うことによって歩留りを向上させる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術にあっては、故障検査において故障を検出しなかった
場合には、プログラマブルロジックデバイスの領域が何
も使用されず、そのままになっている。これは、結局、
プログラマブルロジックデバイスが無駄な領域を占有し
ていることになり、面積的にもコスト的にも負担を大き
くしている。
術にあっては、故障検査において故障を検出しなかった
場合には、プログラマブルロジックデバイスの領域が何
も使用されず、そのままになっている。これは、結局、
プログラマブルロジックデバイスが無駄な領域を占有し
ていることになり、面積的にもコスト的にも負担を大き
くしている。
【０００４】本発明は、このような事情に鑑みて創案さ
れたものであり、半導体集積回路の救済方法において、
故障救済のために搭載したプログラマブルロジックデバ
イスを、故障なし時にも有効利用できるようにすること
を目的としている。
れたものであり、半導体集積回路の救済方法において、
故障救済のために搭載したプログラマブルロジックデバ
イスを、故障なし時にも有効利用できるようにすること
を目的としている。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、プロセッサと、回路構成を書き換え可
能なプログラマブルロジックデバイスとが搭載されてい
る半導体集積回路の救済方法において、次のような内容
の複数のステップを含むものとして構成されている。す
なわち、（１）回路の故障を検出するステップと、
（２）回路の故障を検出した場合に、前記回路の故障が
前記プログラマブルロジックデバイスによって救済可能
か否かを判定するステップと、（３）救済可能と判定し
た場合に前記プログラマブルロジックデバイスに対して
前記故障回路についての回路救済データをダウンロード
して前記故障回路の機能を救済するステップと、（４）
前記回路の故障の検出のステップで回路の故障を検出し
なかった場合に、前記プログラマブルロジックデバイス
に対して他回路の構成データをダウンロードするステッ
プとである。
めに、本発明は、プロセッサと、回路構成を書き換え可
能なプログラマブルロジックデバイスとが搭載されてい
る半導体集積回路の救済方法において、次のような内容
の複数のステップを含むものとして構成されている。す
なわち、（１）回路の故障を検出するステップと、
（２）回路の故障を検出した場合に、前記回路の故障が
前記プログラマブルロジックデバイスによって救済可能
か否かを判定するステップと、（３）救済可能と判定し
た場合に前記プログラマブルロジックデバイスに対して
前記故障回路についての回路救済データをダウンロード
して前記故障回路の機能を救済するステップと、（４）
前記回路の故障の検出のステップで回路の故障を検出し
なかった場合に、前記プログラマブルロジックデバイス
に対して他回路の構成データをダウンロードするステッ
プとである。
【０００６】（１）のステップにおいて、拡散工程の半
導体集積回路を対象として回路の故障を検出し、（２）
のステップにおいて、検出された故障がプログラマブル
ロジックデバイスによって救済可能か否かを判定し、可
能であれば、（３）のステップに進んで、回路救済デー
タをプログラマブルロジックデバイスにダウンロードす
ることにより、故障回路の機能を救済する。すなわち、
救済回路を構成することにより、半導体集積回路を良品
化する。
導体集積回路を対象として回路の故障を検出し、（２）
のステップにおいて、検出された故障がプログラマブル
ロジックデバイスによって救済可能か否かを判定し、可
能であれば、（３）のステップに進んで、回路救済デー
タをプログラマブルロジックデバイスにダウンロードす
ることにより、故障回路の機能を救済する。すなわち、
救済回路を構成することにより、半導体集積回路を良品
化する。
【０００７】一方、（１）のステップで回路の故障を検
出しなかった場合には、（４）のステップに進み、他回
路の構成データをプログラマブルロジックデバイスにダ
ウンロードする。
出しなかった場合には、（４）のステップに進み、他回
路の構成データをプログラマブルロジックデバイスにダ
ウンロードする。
【０００８】上記において、他回路の構成データとして
は、メモリ構成用データでもよいし、拡張回路構成用デ
ータでもよいし、メモリ構成用データおよび拡張回路構
成用データの双方でもよい。
は、メモリ構成用データでもよいし、拡張回路構成用デ
ータでもよいし、メモリ構成用データおよび拡張回路構
成用データの双方でもよい。
【０００９】この構成によれば、故障検査において故障
を検出しなかった場合には、プログラマブルロジックデ
バイスに他回路の構成データをダウンロードして、所要
の機能を発揮させることができるため、半導体集積回路
において故障がない場合であってもプログラマブルロジ
ックデバイスを有効に利用し、半導体集積回路の機能向
上を図ることができる。メモリ機能をもたせれば、記憶
容量の増大を図ることができる。また、例えば並列処理
の拡張回路の機能をもたせれば、単位時間当たりの処理
量を増加でき、高速処理を可能にする。
を検出しなかった場合には、プログラマブルロジックデ
バイスに他回路の構成データをダウンロードして、所要
の機能を発揮させることができるため、半導体集積回路
において故障がない場合であってもプログラマブルロジ
ックデバイスを有効に利用し、半導体集積回路の機能向
上を図ることができる。メモリ機能をもたせれば、記憶
容量の増大を図ることができる。また、例えば並列処理
の拡張回路の機能をもたせれば、単位時間当たりの処理
量を増加でき、高速処理を可能にする。
【００１０】上記の発明において好ましい態様として
は、次のようなものがある。すなわち、さらに、前記故
障回路の機能を救済するステップの後に、前記機能救済
後の前記プログラマブルロジックデバイスに記憶容量の
余りがあるか否かを判定し、余りがあると判定した場合
に、前記プログラマブルロジックデバイスに対して前記
他回路の構成データをダウンロードするステップへ進む
ステップを含むことである。これを一連の流れの中で記
述すると、次の（４），（５）に相当する。
は、次のようなものがある。すなわち、さらに、前記故
障回路の機能を救済するステップの後に、前記機能救済
後の前記プログラマブルロジックデバイスに記憶容量の
余りがあるか否かを判定し、余りがあると判定した場合
に、前記プログラマブルロジックデバイスに対して前記
他回路の構成データをダウンロードするステップへ進む
ステップを含むことである。これを一連の流れの中で記
述すると、次の（４），（５）に相当する。
【００１１】（１）回路の故障を検出するステップと、
（２）回路の故障を検出した場合に、前記回路の故障が
前記プログラマブルロジックデバイスによって救済可能
か否かを判定するステップと、（３）救済可能と判定し
た場合に前記プログラマブルロジックデバイスに対して
前記故障回路についての回路救済データをダウンロード
して前記故障回路の機能を救済するステップと、（４）
前記機能救済後の前記プログラマブルロジックデバイス
に記憶容量の余りがあるか否かを判定するステップと、
（５）前記の（１）のステップで回路の故障を検出しな
かった場合、および、前記の（４）のステップで余りが
あると判定した場合に、前記プログラマブルロジックデ
バイスに対して他回路の構成データをダウンロードする
ステップとである。
（２）回路の故障を検出した場合に、前記回路の故障が
前記プログラマブルロジックデバイスによって救済可能
か否かを判定するステップと、（３）救済可能と判定し
た場合に前記プログラマブルロジックデバイスに対して
前記故障回路についての回路救済データをダウンロード
して前記故障回路の機能を救済するステップと、（４）
前記機能救済後の前記プログラマブルロジックデバイス
に記憶容量の余りがあるか否かを判定するステップと、
（５）前記の（１）のステップで回路の故障を検出しな
かった場合、および、前記の（４）のステップで余りが
あると判定した場合に、前記プログラマブルロジックデ
バイスに対して他回路の構成データをダウンロードする
ステップとである。
【００１２】この構成によれば、故障がない場合にプロ
グラマブルロジックデバイスに他回路の構成データをダ
ウンロードするだけでなく、故障があって、その故障回
路にかかわる回路救済データをプログラマブルロジック
デバイスにダウンロードして故障回路の機能を救済した
場合においても、まだプログラマブルロジックデバイス
に記憶容量の余裕がある場合には、他回路の構成データ
をプログラマブルロジックデバイスにダウンロードする
ようにしたものであり、これにより、さらに回路拡張や
記憶容量増大を図ることができる。
グラマブルロジックデバイスに他回路の構成データをダ
ウンロードするだけでなく、故障があって、その故障回
路にかかわる回路救済データをプログラマブルロジック
デバイスにダウンロードして故障回路の機能を救済した
場合においても、まだプログラマブルロジックデバイス
に記憶容量の余裕がある場合には、他回路の構成データ
をプログラマブルロジックデバイスにダウンロードする
ようにしたものであり、これにより、さらに回路拡張や
記憶容量増大を図ることができる。
【００１３】また、別の観点からの好ましい態様として
は、前記半導体集積回路がさらに不揮発性メモリを備
え、前記プログラマブルロジックデバイスに前記他回路
の構成データをダウンロードするステップにおいて、前
記ダウンロードした前記他回路の構成データを前記プロ
セッサに認識させるための情報を前記不揮発性メモリに
ダウンロードするように構成することである。
は、前記半導体集積回路がさらに不揮発性メモリを備
え、前記プログラマブルロジックデバイスに前記他回路
の構成データをダウンロードするステップにおいて、前
記ダウンロードした前記他回路の構成データを前記プロ
セッサに認識させるための情報を前記不揮発性メモリに
ダウンロードするように構成することである。
【００１４】この構成によれば、不揮発性メモリにダウ
ンロードされた情報に基づいて、プロセッサは、プログ
ラマブルロジックデバイスにどのような機能がダウンロ
ードされているかを認識し、半導体集積回路全体の制御
を支障なく行うことができる。
ンロードされた情報に基づいて、プロセッサは、プログ
ラマブルロジックデバイスにどのような機能がダウンロ
ードされているかを認識し、半導体集積回路全体の制御
を支障なく行うことができる。
【００１５】
【発明の実施の形態】以下、本発明にかかわる半導体集
積回路の救済方法の実施の形態について図面に基づいて
詳細に説明する。
積回路の救済方法の実施の形態について図面に基づいて
詳細に説明する。
【００１６】図１は半導体集積回路とその救済のシステ
ムの構成を示すブロック図である。図１において、１０
０は半導体集積回路（ＬＳＩ）、１１０はＣＰＵ（中央
演算処理装置）やＤＳＰ（デジタルシグナルプロセッ
サ）などのプロセッサ、１２０は第１の周辺回路、１３
０は第２の周辺回路、１４０はプログラマブルロジック
デバイスの代表例としてのＦＰＧＡ（Ｆield Ｐrogramm
able Ｇate Ａrray）、１５０は不揮発性メモリ、１６
０はバスである。半導体集積回路１００は、プロセッサ
１１０、第１の周辺回路１２０、第２の周辺回路１３
０、ＦＰＧＡ１４０および不揮発性メモリ１５０をバス
１６０を介して接続した構成となっている。２００はＬ
ＳＩテスタ、３００はＦＰＧＡ用回路データのデータベ
ースである。ＦＰＧＡ用回路データのデータベース３０
０には、プロセッサ回路救済データ３１０、第１の周辺
回路救済データ３２０、第２の周辺回路救済データ３３
０、メモリ構成用データ３４０および拡張回路構成用デ
ータ３５０などが格納されている。
ムの構成を示すブロック図である。図１において、１０
０は半導体集積回路（ＬＳＩ）、１１０はＣＰＵ（中央
演算処理装置）やＤＳＰ（デジタルシグナルプロセッ
サ）などのプロセッサ、１２０は第１の周辺回路、１３
０は第２の周辺回路、１４０はプログラマブルロジック
デバイスの代表例としてのＦＰＧＡ（Ｆield Ｐrogramm
able Ｇate Ａrray）、１５０は不揮発性メモリ、１６
０はバスである。半導体集積回路１００は、プロセッサ
１１０、第１の周辺回路１２０、第２の周辺回路１３
０、ＦＰＧＡ１４０および不揮発性メモリ１５０をバス
１６０を介して接続した構成となっている。２００はＬ
ＳＩテスタ、３００はＦＰＧＡ用回路データのデータベ
ースである。ＦＰＧＡ用回路データのデータベース３０
０には、プロセッサ回路救済データ３１０、第１の周辺
回路救済データ３２０、第２の周辺回路救済データ３３
０、メモリ構成用データ３４０および拡張回路構成用デ
ータ３５０などが格納されている。
【００１７】本実施の形態における半導体集積回路の救
済方法は、上記の半導体集積回路１００とＬＳＩテスタ
２００とＦＰＧＡ用回路データのデータベース３００か
ら構成されている。
済方法は、上記の半導体集積回路１００とＬＳＩテスタ
２００とＦＰＧＡ用回路データのデータベース３００か
ら構成されている。
【００１８】第１の周辺回路１２０、第２の周辺回路１
３０あるいはプロセッサ１１０が故障している場合、外
部より故障した機能を動作させるプログラムをダウンロ
ードし、それら故障回路の救済を行うものである。
３０あるいはプロセッサ１１０が故障している場合、外
部より故障した機能を動作させるプログラムをダウンロ
ードし、それら故障回路の救済を行うものである。
【００１９】図２は本発明の実施の形態の半導体集積回
路の救済方法の処理手順を示すフローチャートである。
以下、このフローチャートに従って、半導体集積回路の
救済方法の処理を説明する。
路の救済方法の処理手順を示すフローチャートである。
以下、このフローチャートに従って、半導体集積回路の
救済方法の処理を説明する。
【００２０】ステップＳ２００において、ＬＳＩテスタ
２００は、半導体集積回路１００の各モジュールに故障
があるか否かを検出し、故障が検出されたときはステッ
プＳ２０１に進み、故障が検出されなかったときはステ
ップＳ２０５に進む。
２００は、半導体集積回路１００の各モジュールに故障
があるか否かを検出し、故障が検出されたときはステッ
プＳ２０１に進み、故障が検出されなかったときはステ
ップＳ２０５に進む。
【００２１】ステップＳ２０１において、故障検出した
回路の故障がＦＰＧＡ１４０によって救済可能であるか
否かを判定し、救済可能のときはステップＳ２０２に進
み、救済不可能のときは不良品と判定する処理へと進
み、処理を終了する。
回路の故障がＦＰＧＡ１４０によって救済可能であるか
否かを判定し、救済可能のときはステップＳ２０２に進
み、救済不可能のときは不良品と判定する処理へと進
み、処理を終了する。
【００２２】ステップＳ２０２において、故障回路につ
いての回路救済データをＦＰＧＡ用回路データのデータ
ベース３００からＦＰＧＡ１４０にダウンロードするこ
とにより、故障回路の機能を救済する。この場合、故障
回路が何であるかに応じて、ＦＰＧＡ用回路データのデ
ータベース３００に格納されているプロセッサ回路救済
データ３１０、第１の周辺回路救済データ３２０あるい
は第２の周辺回路救済データ３３０のいずれかを選択す
る。
いての回路救済データをＦＰＧＡ用回路データのデータ
ベース３００からＦＰＧＡ１４０にダウンロードするこ
とにより、故障回路の機能を救済する。この場合、故障
回路が何であるかに応じて、ＦＰＧＡ用回路データのデ
ータベース３００に格納されているプロセッサ回路救済
データ３１０、第１の周辺回路救済データ３２０あるい
は第２の周辺回路救済データ３３０のいずれかを選択す
る。
【００２３】次いで、ステップＳ２０３において、ＦＰ
ＧＡ１４０にダウンロードした回路救済データがどの回
路機能に対応したものであるかをプロセッサ１１０に認
識させるための情報（ＦＰＧＡ構成情報）を不揮発性メ
モリ１５０にダウンロードする。
ＧＡ１４０にダウンロードした回路救済データがどの回
路機能に対応したものであるかをプロセッサ１１０に認
識させるための情報（ＦＰＧＡ構成情報）を不揮発性メ
モリ１５０にダウンロードする。
【００２４】次いで、ステップＳ２０４において、前記
の機能救済後のＦＰＧＡ１４０に記憶容量の余りがある
か否かを判定し、余りがあると判定したときはステップ
Ｓ２０５に進み、余りがないと判定した場合は一連の処
理を終了する。
の機能救済後のＦＰＧＡ１４０に記憶容量の余りがある
か否かを判定し、余りがあると判定したときはステップ
Ｓ２０５に進み、余りがないと判定した場合は一連の処
理を終了する。
【００２５】ステップＳ２０５において、ＦＰＧＡ１４
０に対して他回路の構成データをダウンロードする。こ
こで、他回路の構成データとして、メモリ構成用データ
３４０または拡張回路構成用データ３５０のいずれを選
択してもよいし、記憶容量に余裕があればそれら両方を
選択してもよい。このステップＳ２０５は、ステップＳ
２０４で余りありと判定した場合と、ステップＳ２００
で故障なしとした場合の両方で実行される。
０に対して他回路の構成データをダウンロードする。こ
こで、他回路の構成データとして、メモリ構成用データ
３４０または拡張回路構成用データ３５０のいずれを選
択してもよいし、記憶容量に余裕があればそれら両方を
選択してもよい。このステップＳ２０５は、ステップＳ
２０４で余りありと判定した場合と、ステップＳ２００
で故障なしとした場合の両方で実行される。
【００２６】次いで、ステップＳ２０６において、ＦＰ
ＧＡ１４０にダウンロードした他回路の構成データがど
の回路機能に対応したものであるかをプロセッサ１１０
に認識させるための情報（ＦＰＧＡ構成情報）を不揮発
性メモリ１５０にダウンロードする。
ＧＡ１４０にダウンロードした他回路の構成データがど
の回路機能に対応したものであるかをプロセッサ１１０
に認識させるための情報（ＦＰＧＡ構成情報）を不揮発
性メモリ１５０にダウンロードする。
【００２７】実使用において、プロセッサ１１０は不揮
発性メモリ１５０に格納したＦＰＧＡ構成情報を基に、
ＦＰＧＡ１４０にダウンロードされた回路状態を認識
し、半導体集積回路１００の制御を行うことができる。
発性メモリ１５０に格納したＦＰＧＡ構成情報を基に、
ＦＰＧＡ１４０にダウンロードされた回路状態を認識
し、半導体集積回路１００の制御を行うことができる。
【００２８】図３は上記図２のフローチャートに従った
処理におけるいくつかの具体例を示すものである。○印
はＦＰＧＡ用回路データのデータベース３００からＦＰ
ＧＡ１４０にデータをダウンロードしたことを示す。
処理におけるいくつかの具体例を示すものである。○印
はＦＰＧＡ用回路データのデータベース３００からＦＰ
ＧＡ１４０にデータをダウンロードしたことを示す。
【００２９】ケースＣ１においては、回路の故障があ
り、その故障回路の機能に該当する回路救済データ（補
修回路構成データ）がＦＰＧＡ用回路データのデータベ
ース３００からＦＰＧＡ１４０にダウンロードされ、他
回路の構成データはダウンロードされていない。ダウン
ロードによって補修された回路（補修回路）によって半
導体集積回路１００を良品化することができる。
り、その故障回路の機能に該当する回路救済データ（補
修回路構成データ）がＦＰＧＡ用回路データのデータベ
ース３００からＦＰＧＡ１４０にダウンロードされ、他
回路の構成データはダウンロードされていない。ダウン
ロードによって補修された回路（補修回路）によって半
導体集積回路１００を良品化することができる。
【００３０】ケースＣ２においては、回路の故障がな
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとして拡張回路構成用データ３５０に
おける２つのデータ、すなわち、回路規模大なる第１の
拡張回路構成用データ＃１と回路規模小なる第２の拡張
回路構成用データ＃２とがＦＰＧＡ１４０にダウンロー
ドされている。ＦＰＧＡ１４０に拡張回路を重点的に構
成し、性能向上を図っている。
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとして拡張回路構成用データ３５０に
おける２つのデータ、すなわち、回路規模大なる第１の
拡張回路構成用データ＃１と回路規模小なる第２の拡張
回路構成用データ＃２とがＦＰＧＡ１４０にダウンロー
ドされている。ＦＰＧＡ１４０に拡張回路を重点的に構
成し、性能向上を図っている。
【００３１】ケースＣ３においては、回路の故障がな
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとしてメモリ構成用データ３４０にお
ける２つのデータ、すなわち、回路規模大なる第１のメ
モリ構成用データ＃１と回路規模小なる第２のメモリ構
成用データ＃２とがＦＰＧＡ１４０にダウンロードされ
ている。ＦＰＧＡ１４０に拡張メモリを重点的に構成
し、記憶容量増大を図っている。
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとしてメモリ構成用データ３４０にお
ける２つのデータ、すなわち、回路規模大なる第１のメ
モリ構成用データ＃１と回路規模小なる第２のメモリ構
成用データ＃２とがＦＰＧＡ１４０にダウンロードされ
ている。ＦＰＧＡ１４０に拡張メモリを重点的に構成
し、記憶容量増大を図っている。
【００３２】ケースＣ４においては、回路の故障があ
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、拡張回路構成用デ
ータ３５０における回路規模大なる第１の拡張回路構成
用データ＃１がＦＰＧＡ１４０にダウンロードされてい
る。ダウンロードされた補修回路によって半導体集積回
路１００を良品化するとともに、拡張回路によって性能
向上を図っている。
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、拡張回路構成用デ
ータ３５０における回路規模大なる第１の拡張回路構成
用データ＃１がＦＰＧＡ１４０にダウンロードされてい
る。ダウンロードされた補修回路によって半導体集積回
路１００を良品化するとともに、拡張回路によって性能
向上を図っている。
【００３３】ケースＣ５においては、回路の故障があ
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、メモリ構成用デー
タ３４０における回路規模大なる第１のメモリ構成用デ
ータ＃１がＦＰＧＡ１４０にダウンロードされている。
ダウンロードされた補修回路によって半導体集積回路１
００を良品化するとともに、拡張メモリによって記憶容
量増大を図っている。
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、メモリ構成用デー
タ３４０における回路規模大なる第１のメモリ構成用デ
ータ＃１がＦＰＧＡ１４０にダウンロードされている。
ダウンロードされた補修回路によって半導体集積回路１
００を良品化するとともに、拡張メモリによって記憶容
量増大を図っている。
【００３４】ケースＣ６においては、回路の故障がな
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとして、拡張回路構成用データ３５０
における回路規模大なる第１の拡張回路構成用データ＃
１とメモリ構成用データ３４０における回路規模大なる
第１のメモリ構成用データ＃１とがＦＰＧＡ１４０にダ
ウンロードされている。拡張回路によって性能向上を図
るとともに、拡張メモリによって記憶容量増大を図って
いる。
く、ＦＰＧＡ用回路データのデータベース３００から他
回路の構成データとして、拡張回路構成用データ３５０
における回路規模大なる第１の拡張回路構成用データ＃
１とメモリ構成用データ３４０における回路規模大なる
第１のメモリ構成用データ＃１とがＦＰＧＡ１４０にダ
ウンロードされている。拡張回路によって性能向上を図
るとともに、拡張メモリによって記憶容量増大を図って
いる。
【００３５】ケースＣ７においては、回路の故障があ
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、拡張回路構成用デ
ータ３５０における回路規模小なる第２の拡張回路構成
用データ＃２とメモリ構成用データ３４０における回路
規模小なる第２のメモリ構成用データ＃２とがＦＰＧＡ
１４０にダウンロードされている。ダウンロードされた
補修回路によって半導体集積回路１００を良品化し、併
せて、拡張回路による性能向上と、拡張メモリによる記
憶容量増大を図っている。
り、その故障回路の機能に該当する回路救済データがＦ
ＰＧＡ用回路データのデータベース３００からＦＰＧＡ
１４０にダウンロードされ、併せて、拡張回路構成用デ
ータ３５０における回路規模小なる第２の拡張回路構成
用データ＃２とメモリ構成用データ３４０における回路
規模小なる第２のメモリ構成用データ＃２とがＦＰＧＡ
１４０にダウンロードされている。ダウンロードされた
補修回路によって半導体集積回路１００を良品化し、併
せて、拡張回路による性能向上と、拡張メモリによる記
憶容量増大を図っている。
【００３６】
【発明の効果】以上のように本発明によれば、故障検査
において故障を検出しなかった場合には、プログラマブ
ルロジックデバイスに他回路の構成データをダウンロー
ドして、所要の機能を発揮させることができるため、半
導体集積回路において故障がない場合であってもプログ
ラマブルロジックデバイスを有効に利用し、半導体集積
回路の機能向上を図ることができる。メモリ機能をもた
せれば、記憶容量の増大を図ることができる。また、例
えば並列処理の拡張回路の機能をもたせれば、単位時間
当たりの処理量を増加でき、高速処理を可能にする。
において故障を検出しなかった場合には、プログラマブ
ルロジックデバイスに他回路の構成データをダウンロー
ドして、所要の機能を発揮させることができるため、半
導体集積回路において故障がない場合であってもプログ
ラマブルロジックデバイスを有効に利用し、半導体集積
回路の機能向上を図ることができる。メモリ機能をもた
せれば、記憶容量の増大を図ることができる。また、例
えば並列処理の拡張回路の機能をもたせれば、単位時間
当たりの処理量を増加でき、高速処理を可能にする。
【００３７】また、故障回路にかかわる回路救済データ
をプログラマブルロジックデバイスにダウンロードして
故障回路の機能を救済した場合においても、まだプログ
ラマブルロジックデバイスに記憶容量の余裕がある場合
には、他回路の構成データをプログラマブルロジックデ
バイスにダウンロードすることにより、さらに回路拡張
や記憶容量増大を図ることができる。
をプログラマブルロジックデバイスにダウンロードして
故障回路の機能を救済した場合においても、まだプログ
ラマブルロジックデバイスに記憶容量の余裕がある場合
には、他回路の構成データをプログラマブルロジックデ
バイスにダウンロードすることにより、さらに回路拡張
や記憶容量増大を図ることができる。
【００３８】したがって、本発明によれば、コスト面お
よび占有面積の点で無駄にすることなく、プログラマブ
ルロジックデバイスを有効に活用することができる。
よび占有面積の点で無駄にすることなく、プログラマブ
ルロジックデバイスを有効に活用することができる。
【図１】 本発明の実施の形態における半導体集積回路
の構成を示すブロック図
の構成を示すブロック図
【図２】 本発明の実施の形態における半導体集積回路
の動作を示すフローチャート
の動作を示すフローチャート
【図３】 本発明の実施の形態における半導体集積回路
の動作を説明するいくつかの処理例のパターン図
の動作を説明するいくつかの処理例のパターン図
１００ 半導体集積回路
１１０ プロセッサ
１２０ 第１の周辺回路
１３０ 第２の周辺回路
１４０ ＦＰＧＡ（プログラマブルロジックデバイス）
１５０ 不揮発性メモリ
１６０ バス
２００ ＬＳＩテスタ
３００ ＦＰＧＡ用回路データのデータベース
３１０ プロセッサ回路救済データ
３２０ 第１の周辺回路救済データ
３３０ 第２の周辺回路救済データ
３４０ メモリ構成用データ
３５０ 拡張回路構成用データ
Claims (6)
- 【請求項１】 プロセッサと、回路構成を書き換え可能
なプログラマブルロジックデバイスとが搭載されている
半導体集積回路において、 回路の故障を検出するステップと、 回路の故障を検出した場合に、前記回路の故障が前記プ
ログラマブルロジックデバイスによって救済可能か否か
を判定するステップと、 救済可能と判定した場合に前記プログラマブルロジック
デバイスに対して前記故障回路についての回路救済デー
タをダウンロードして前記故障回路の機能を救済するス
テップと、 前記回路の故障の検出のステップで回路の故障を検出し
なかった場合に、前記プログラマブルロジックデバイス
に対して他回路の構成データをダウンロードするステッ
プとを含むことを特徴とする半導体集積回路の救済方
法。 - 【請求項２】 さらに、前記故障回路の機能を救済する
ステップの後に、前記機能救済後の前記プログラマブル
ロジックデバイスに記憶容量の余りがあるか否かを判定
し、余りがあると判定した場合に、前記プログラマブル
ロジックデバイスに対して前記他回路の構成データをダ
ウンロードするステップへ進むステップを含むことを特
徴とする請求項１に記載の半導体集積回路の救済方法。 - 【請求項３】 さらに、前記半導体集積回路は不揮発性
メモリを備え、 前記プログラマブルロジックデバイスに前記他回路の構
成データをダウンロードするステップは、前記ダウンロ
ードした前記他回路の構成データを前記プロセッサに認
識させるための情報を前記不揮発性メモリにダウンロー
ドする請求項１または請求項２に記載の半導体集積回路
の救済方法。 - 【請求項４】 前記他回路の構成データをダウンロード
するステップは、前記他回路の構成データとしてメモリ
構成用データをダウンロードする請求項１から請求項３
までのいずれかに記載の半導体集積回路の救済方法。 - 【請求項５】 前記他回路の構成データをダウンロード
するステップは、前記他回路の構成データとして拡張回
路構成用データをダウンロードする請求項１から請求項
３までのいずれかに記載の半導体集積回路の救済方法。 - 【請求項６】 前記他回路の構成データをダウンロード
するステップは、前記他回路の構成データとしてメモリ
構成用データおよび拡張回路構成用データの双方をダウ
ンロードする請求項１から請求項３までのいずれかに記
載の半導体集積回路の救済方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113123A JP2003309175A (ja) | 2002-04-16 | 2002-04-16 | 半導体集積回路の救済方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113123A JP2003309175A (ja) | 2002-04-16 | 2002-04-16 | 半導体集積回路の救済方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309175A true JP2003309175A (ja) | 2003-10-31 |
Family
ID=29395393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113123A Pending JP2003309175A (ja) | 2002-04-16 | 2002-04-16 | 半導体集積回路の救済方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003309175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179410A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | 半導体装置 |
-
2002
- 2002-04-16 JP JP2002113123A patent/JP2003309175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179410A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7493541B1 (en) | Method and system for performing built-in-self-test routines using an accumulator to store fault information | |
| US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
| US7702976B2 (en) | Integration of LBIST into array BISR flow | |
| US20150270016A1 (en) | OPTIMIZING fuseROM USAGE FOR MEMORY REPAIR | |
| JP5127737B2 (ja) | 半導体装置 | |
| US20140304561A1 (en) | Shared fuse wrapper architecture for memory repair | |
| JPH09145790A (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
| JP6071930B2 (ja) | 半導体集積回路 | |
| KR101228519B1 (ko) | 반도체 메모리 장치, 그것을 포함한 테스트 시스템, 그리고반도체 메모리 장치의 리페어 방법 | |
| JP2006302129A (ja) | コンピュータシステム、及びメモリの不良救済方法 | |
| US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
| US6668348B1 (en) | Memory-mounting integrated circuit and test method thereof | |
| JP2000156093A (ja) | 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 | |
| KR20180043432A (ko) | 메모리 시스템 및 메모리 장치의 동작 방법 | |
| US8082477B2 (en) | Method of memory build-in self-test | |
| US20060268633A1 (en) | Semiconductor device | |
| JP2010262715A (ja) | メモリ検査システム及びメモリ検査方法 | |
| JP2003309175A (ja) | 半導体集積回路の救済方法 | |
| US20080137446A1 (en) | Semiconductor integrated circuit and relief method and test method of the same | |
| US20080016391A1 (en) | Semiconductor Memory Component Having A Diverting Circuit | |
| JP5279818B2 (ja) | 試験モジュール、試験装置および試験方法 | |
| JP3225938B2 (ja) | 半導体装置およびその故障救済方法 | |
| CN115878193A (zh) | 一种芯片启动方法及装置 | |
| US6976198B1 (en) | Self-repairing integrated circuit and method of operating the same | |
| KR101218096B1 (ko) | 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템 |