JP2008060591A - 半導体ウェハ及び半導体ウェハの製造方法 - Google Patents

半導体ウェハ及び半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2008060591A
JP2008060591A JP2007260183A JP2007260183A JP2008060591A JP 2008060591 A JP2008060591 A JP 2008060591A JP 2007260183 A JP2007260183 A JP 2007260183A JP 2007260183 A JP2007260183 A JP 2007260183A JP 2008060591 A JP2008060591 A JP 2008060591A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
susceptor
back surface
deposition
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007260183A
Other languages
English (en)
Other versions
JP4773413B2 (ja
Inventor
Reinhard Schauer
シャウアー ラインハルト
Norbert Werner
ヴェルナー ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2008060591A publication Critical patent/JP2008060591A/ja
Application granted granted Critical
Publication of JP4773413B2 publication Critical patent/JP4773413B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】前面及び背面の「オートドーピング」、「ハロー」及び不利なナノトポグラフィーを十分に回避された半導体ウェハ及びその製造方法を提供する。
【解決手段】化学気相堆積(CVD)により被覆された前面と、ポリシング又はエッチングされた背面とを備えた半導体ウェハを製造するにあたり、ガス状物質を半導体ウェハの背面にわたる領域から、ほぼサセプタ中の孔だけを通して、サセプタの背面にわたる領域へ導通させることにより高さ変動PV(= peak to valley)として表して、背面のナノトポロジーが5nmより小さくする。
【選択図】図2

Description

本発明の対象は、背面と、化学気相堆積(CVD)により被覆された前面と、ポリシング又はエッチングされた背面とを備えた半導体ウェハ、並びに半導体ウェハの製造方法に関する。同様に本発明の対象は、化学気相堆積(CVD)により半導体ウェハの前面に層を堆積させる際に半導体ウェハを搭載するためのサセプタである。
化学気相堆積(chemical vapor deposition, CVD)の場合に、特に両面ポリシングされたシリコンからなる基板ウェハ上にエピタキシャル層を堆積させる場合に、特に「オートドーピング」及び「ハロー」の概念で公知である2つの現象に直面する。「オートドーピング」の場合には、ドーパントが半導体ウェハの背面から気相を介して堆積ガス内へ達し、この堆積ガスが半導体ウェハの前面に送られる。このドーパントは半導体ウェハの前面の周辺領域でエピタキシャル層内へ組み込まれ、それにより程度に差はあるが極めて顕著な不所望な、エピタキシャル層の導電性の半径方向への変動が生じてしまう。
「ハロー」とは散乱光効果を意味し、これは半導体ウェハの背面上の光を散乱する構造により引き起こされ、半導体ウェハの背面を集束された光線で照射する場合に認識できる。この構造は半導体ウェハの背面の表面上での移行部を表示し、その領域で自然酸化層によってこのような酸化層が存在しない領域と区切られている。同様に不所望なこの移行部は、本来の堆積期間の前の「プリベーク;prebake」として表される予備加熱期間の間で自然酸化層の除去が不完全であった場合に生じる。
「オートドーピング」の問題を回避するために、US-6,129,047では、半導体ウェハを収容するサセプタの凹設部(ポケット;pocket)の底部中にスリットが設けられ、その際にこのスリットが底部の外縁に配置されていることが提案されている。半導体ウェハの背面から外方拡散するドーパントはスリットを通過して反応器の外に除去することができ、半導体ウェハの前面に達することはない。US-2001/0037761 A1によると、同じ目的でサセプタの全体の底部に小さな穿孔が存在している。更に、半導体ウェハの背面から外方拡散するドーパントの搬出は洗浄ガスを導通させることにより支援されている。この2つの措置は「ハロー」形成に対しても有効である、それというのも、自然酸化層の除去が達成され、次いで、自然酸化物の分解時に生じるガス状の反応生成物は同様に底部中の孔を通過し、かつ洗浄ガスからなるフローの支援で搬出されるためである。
記載されたサセプタの使用は完全に問題がないとは言えない、それというのもこれらの孔が半導体ウェハの背面及び前面の温度フィールドに影響を及ぼすためである。サセプタの底部中の孔の直径が所定のサイズを上回る場合に、半導体ウェハの前面のナノトポグラフィーに不利な影響を及ぼす。ナノトポグラフィーの概念はナノ領域での高さの変動を表し、これは0.5〜10mmの横方向領域にわたり測定される。前記の孔により生じる温度変動は、半導体ウェハの前面でのエピタキシャル層の堆積の際に局所的に異なる堆積率及び最終的に前記の高さの変動を引き起こす。US-2001/0037761 A1では、この問題を回避するために、孔の直径を制限し、温度フィールドをランプ加熱の出力に合わせることにより均一化することが提案されている。
この措置は、しかしながら半導体ウェハの前面に関してだけ有効である。本発明の発明者が確認したように、サセプタ中の孔の直径を小さく選択すればするほど、半導体ウェハの背面のナノトポグラフィー値は更に悪化してしまう。半導体ウェハの背面の温度フィールドは孔の存在により不均一なままであり、洗浄ガス、例えば水素により引き起こされる局所的エッチング、及び半導体ウェハの背面に達する堆積ガスにより引き起こされる局所的堆積が生じる。この両者は背面のナノトポグラフィーに不利に影響を及ぼし、このことは許容できない、それというのも半導体ウェハの背面の不平坦性も、半導体ウェハの前面の電子デバイスの製造におけるステッパの焦点あわせの問題が生じかねないためである。
US-6,129,04 US-2001/0037761 A1
従って、本発明の課題は、前面及び背面の「オートドーピング」、「ハロー」及び不利なナノトポグラフィーを十分に回避することができるようなサセプタ及び方法を提供することであった。
本発明の対象は、背面と、化学気相堆積(CVD)により被覆された前面と、ポリシング又はエッチングされた背面とを備えた半導体ウェハにおいて、背面のナノトポロジー(高さ変動PV(= peak to valley)として表して)5nmより小さいことを特徴とする。
半導体ウェハは、有利に、前面にエピタキシャル堆積層を備えたシリコンからなる基板ウェハである。この被覆された半導体ウェハの背面はポリシング又はエッチングされている。この基板ウェハは有利にp型又はn型ドーピングされていて、有利にドーパントとしてホウ素でp型ドーピングされていて、その際に、ドーピング度はp-、p、p+及びp++であることができる。ドーピング度はp+が特に有利であり、これは約0.005〜約0.03オーム・cmの導電性に相当する。このエピタキシャル層は、有利に同様にp型に、特に有利にドーパントとしてホウ素でドープされていて、かつ有利にドーピング度はpであり、これは約1〜約20オーム・cmの導電性に相当する。エピタキシャル層の厚さは有利に0.1μm〜100μmであり、かつこの厚さはまず第一に所定の使用目的に依存する。被覆された半導体ウェハの前面のナノトポグラフィーは、通常の面積の0.5mm×0.5mm、2mm×2mm又は10mm×10mの正方形の測定面(サイト;sites)に関して、有利に10nmより小さく、特に有利に5nmより小さい。半導体ウェハの背面のナノトポグラフィーは10mm×10mmの面積の測定面に対して、有利に5nmより小さい。
本発明の対象は、層の堆積のために、半導体ウェハの背面がサセプタの底部に向くように半導体ウェハをサセプタに搭載する、前面上の化学気相堆積(CVD)により堆積された層と、ポリシング又はエッチングされた背面とを備えた半導体ウェハの製造方法において、ガス状物質を半導体ウェハの背面にわたる領域から、ほぼサセプタ中の孔だけを通して、サセプタの背面にわたる領域へ導通させることを特徴とする。
この方法は、従って、公知の方法とは、特に所望なガス搬送のために十分なガス透過性を有する多孔性構造を有するサセプタを使用することにより異なっている。このサセプタの効果は、基板ウェハが予備加熱され、かつ不活性ガス(希ガス又は窒素)からなる洗浄ガス及び/又は還元性ガス(水素)にさらされ、自然酸化層を除去する場合に、予備加熱期間の間に既に認識することができる。酸化層の分解の際に形成される反応生成物、並びに基板ウェハから外方拡散するドーパントは、サセプタの孔を介してサセプタの背面側へ逃がされ、この背面側で洗浄ガスのフローに収容され、反応器から除去される。酸化物層の除去の後に、有利にエピタキシャル層の堆積の前に半導体ウェハの前面の表面を平滑にするために、洗浄ガスに塩化水素を添加することができる。エピタキシャル層の堆積のために、基板ウェハを堆積温度にもたらし、基板ウェハの前面を堆積ガスと接触させ、一方で基板ウェハの背面は有利に洗浄ガスの影響にさらされている。この堆積ガスは、化学的分解の後に成膜する物質を提供する化合物を含有する。この物質には、有利にシリコン、ゲルマニウム及びドーパント、例えばホウ素が属する。特にトリクロロシラン、水素及びジボランを含有する堆積ガスが有利である。エピタキシャル層の堆積後に、被覆された半導体ウェハは、例えば反応器を通して導通される水素からなるフロー中で冷却させる。
最後に、本発明の対象は、半導体ウェハの前面に化学気相堆積(CVD)により層を堆積する際の半導体ウェハを搭載するためのサセプタにおいて、前記サセプタが、少なくとも15%、特に有利に少なくとも20%の多孔性(孔体積/全体積)及び0.5〜1.5g/cm3、特に有利に0.8〜1.4g/cm3の密度を有するガス透過性構造を有することを特徴とする。このサセプタは、有利に前記の特性を有する黒鉛又は黒鉛繊維からなり、特に有利に前記の特性を有するシリコンカーバイドで被覆された黒鉛又はシリコンカーバイドで被覆された黒鉛繊維からなる。
図1は、本発明による繊維構造を有するサセプタの断面図を表す。図2は、本発明による粒子構造を有するサセプタの断面図を表す。
この黒鉛繊維は整列した構造(等方的)又は無秩序な構造(異方的)で存在することができる。シリコンカーバイドで繊維を被覆する場合に、サセプタの表面のシリコンカーバイド層の厚さはサセプタ内部よりも厚いことが有利である。サセプタ材料の必要な多孔性及び密度は、サセプタの製造の際に繊維又は粒子を適当に圧縮することにより調節される。このサセプタは有利に半導体ウェハを収容するための凹所を備えた皿状の形を有するため、半導体ウェハをサセプタに搭載した後に半導体ウェハの背面はサセプタの底部に向いている。この底部は有利に閉じているが、サセプタ材料の多孔性に基づきガス透過性である。もちろん、凹設部の外縁にスリット状の貫通孔が存在してもよく、同様に半導体ウェハを持ち上げ及び下げ置きのためのロッド用に、サセプタの底部中の貫通孔が存在していてもよい。このロッド用の貫通孔は、しかしながらサセプタの使用の間ではロッドの存在により実際に閉鎖されている。このサセプタは、有利に単一ウェハ反応器(Einzelscheibenreaktor)中で使用され、かつ有利に150mm、200mm、300mmの直径を有する半導体ウェハを収容するように設計されている。サセプタをASM及びApplied Materialsの単一ウェハ反応器と一緒に使用するのが特に有利である。
本発明を次に実施例を用いて先行技術と比較する。比較のために、シリコンカーバイドで被覆された黒鉛からなる通常のサセプタは多様な直径の孔を備えている(比較例)。材料の密度は約1.85g/cm3であった。同様に成形されたサセプタはシリコンカーバイドで被覆された黒鉛フェルトから製造した(実施例)。このサセプタの材料は、約25%の多孔性を有し、かつ約1.35g/cm3の密度を有する。
p型ドープの、ドーパントとしてホウ素を有するシリコンからなる複数の基板ウェハに、単一ウェハ反応器中で、シリコンからなるp+型ドープしたエピタキシャル層(同様にドーパントとしてホウ素を用いる)を設け、その際に、上記のそれぞれのサセプタタイプを使用した。エピタキシャル層の堆積を先行技術に応じて行い、これは慣用の「プリベーク」工程を有している。生産された半導体ウェハは、前面及び背面の「オートドーピング」、「ハロー」及びナノトポグラフィーについて調べられた。背面のナノトポグラフィーの観察の場合にだけ明らかに異なる結果となった。この場合に、比較例によるサセプタを使用して被覆された半導体ウェハは、本発明により製造された半導体ウェハよりもナノトポグラフィー値が明らかに悪かった。比較例の半導体ウェハは、10×10mmの面積の測定面に対して、5nmより小さいナノトポグラフィー値が達成されなかった。図3〜5に示したように、サセプタ中の孔の直径が小さくなればそれだけ確認可能な高さの変動が大きかった。それに対して、実施例の全ての半導体ウェハは背面に関して5nmより小さいナノトポグラフィー値を示した。
本発明による繊維構造を有するサセプタの断面図。 本発明による粒子構造を有するサセプタの断面図。 孔の直径0.5mmでの半導体ウェハの背面のナノトポグラフィーを示すグラフ。 孔の直径1.0mmでの半導体ウェハの背面のナノトポグラフィーを示すグラフ。 孔の直径1.5mmでの半導体ウェハの背面のナノトポグラフィーを示すグラフ。

Claims (2)

  1. 背面と、化学気相堆積(CVD)により被覆された前面と、ポリシング又はエッチングされた背面とを備えた半導体ウェハにおいて、高さ変動PV(= peak to valley)として表して、背面のナノトポロジーが5nmより小さいことを特徴とする、半導体ウェハ。
  2. 層の堆積のために、半導体ウェハの背面がサセプタの底部に向くように半導体ウェハをサセプタに搭載する、前面上の化学気相堆積(CVD)により堆積された層と、ポリシング又はエッチングされた背面とを備えた半導体ウェハの製造方法において、ガス状物質を半導体ウェハの背面にわたる領域から、ほぼサセプタ中の孔だけを通して、サセプタの背面にわたる領域へ導通させることを特徴とする、半導体ウェハの製造方法。
JP2007260183A 2003-06-26 2007-10-03 半導体ウェハ及び半導体ウェハの製造方法 Expired - Lifetime JP4773413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10328842.2 2003-06-26
DE10328842A DE10328842B4 (de) 2003-06-26 2003-06-26 Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004186375A Division JP4195417B2 (ja) 2003-06-26 2004-06-24 半導体ウェハを搭載するためのサセプタ

Publications (2)

Publication Number Publication Date
JP2008060591A true JP2008060591A (ja) 2008-03-13
JP4773413B2 JP4773413B2 (ja) 2011-09-14

Family

ID=33521046

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004186375A Expired - Lifetime JP4195417B2 (ja) 2003-06-26 2004-06-24 半導体ウェハを搭載するためのサセプタ
JP2007260183A Expired - Lifetime JP4773413B2 (ja) 2003-06-26 2007-10-03 半導体ウェハ及び半導体ウェハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004186375A Expired - Lifetime JP4195417B2 (ja) 2003-06-26 2004-06-24 半導体ウェハを搭載するためのサセプタ

Country Status (6)

Country Link
US (1) US7101794B2 (ja)
JP (2) JP4195417B2 (ja)
KR (1) KR100633757B1 (ja)
CN (1) CN100394550C (ja)
DE (1) DE10328842B4 (ja)
TW (1) TWI249192B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004060625A1 (de) * 2004-12-16 2006-06-29 Siltronic Ag Beschichtete Halbleiterscheibe und Verfahren und Vorrichtung zur Herstellung der Halbleiterscheibe
US7285483B2 (en) 2003-06-26 2007-10-23 Silitronic Ag Coated semiconductor wafer, and process and apparatus for producing the semiconductor wafer
EP1719167B1 (en) * 2004-02-13 2011-10-26 ASM America, Inc. Substrate support system for reduced autodoping and backside deposition
NL1028867C2 (nl) * 2005-04-26 2006-10-27 Xycarb Ceramics B V Inrichting voor het ondersteunen van een substraat alsmede een werkwijze voor het vervaardigen van een dergelijke inrichting.
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20070221335A1 (en) * 2006-03-23 2007-09-27 Recif Technologies Device for contact by adhesion to a glass or semiconductor plate (wafer) surface or the like and system for gripping such a plate comprising such a device
JP5140990B2 (ja) * 2006-10-27 2013-02-13 信越半導体株式会社 エピタキシャルシリコンウエーハの製造方法
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20080314319A1 (en) * 2007-06-19 2008-12-25 Memc Electronic Materials, Inc. Susceptor for improving throughput and reducing wafer damage
DE102007054527A1 (de) * 2007-11-07 2009-05-14 Deutsches Zentrum für Luft- und Raumfahrt e.V. Neue Aufheizblöcke
US8404049B2 (en) * 2007-12-27 2013-03-26 Memc Electronic Materials, Inc. Epitaxial barrel susceptor having improved thickness uniformity
US20090280248A1 (en) * 2008-05-06 2009-11-12 Asm America, Inc. Porous substrate holder with thinned portions
DE102008023054B4 (de) 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20100098519A1 (en) * 2008-10-17 2010-04-22 Memc Electronic Materials, Inc. Support for a semiconductor wafer in a high temperature environment
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102017000528A1 (de) * 2017-01-20 2018-07-26 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Verfahren zur Bearbeitung einer Halteplatte, insbesondere für einen Clamp zur Waferhalterung
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP3835281A1 (de) 2019-12-13 2021-06-16 Siltronic AG Verfahren zur herstellung eines plattenförmigen formkörpers mit einer siliziumkarbid-matrix

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340763A (ja) * 1986-08-06 1988-02-22 東芝セラミックス株式会社 カ−ボン治具
JPH04149081A (ja) * 1990-10-11 1992-05-22 Toshiba Ceramics Co Ltd SiC被覆C/C複合材
JPH04324625A (ja) * 1991-04-24 1992-11-13 Toshiba Mach Co Ltd 気相成長装置
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661199A (en) * 1985-11-12 1987-04-28 Rca Corporation Method to inhibit autodoping in epitaxial layers from heavily doped substrates in CVD processing
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
ATE190296T1 (de) * 1995-04-28 2000-03-15 Didier Werke Ag Sic-formkörper
US5904892A (en) 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
JP3336897B2 (ja) * 1997-02-07 2002-10-21 三菱住友シリコン株式会社 気相成長装置用サセプター
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶SiCおよびその製造方法
US5921856A (en) * 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
JP2000109366A (ja) 1998-10-07 2000-04-18 Ngk Insulators Ltd 光不透過性の高純度炭化珪素材、半導体処理装置用遮光材および半導体処理装置
US6162543A (en) * 1998-12-11 2000-12-19 Saint-Gobain Industrial Ceramics, Inc. High purity siliconized silicon carbide having high thermal shock resistance
JP2001196373A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US20050000449A1 (en) * 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340763A (ja) * 1986-08-06 1988-02-22 東芝セラミックス株式会社 カ−ボン治具
JPH04149081A (ja) * 1990-10-11 1992-05-22 Toshiba Ceramics Co Ltd SiC被覆C/C複合材
JPH04324625A (ja) * 1991-04-24 1992-11-13 Toshiba Mach Co Ltd 気相成長装置
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2003532612A (ja) * 2000-11-29 2003-11-05 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Also Published As

Publication number Publication date
US20040266181A1 (en) 2004-12-30
US7101794B2 (en) 2006-09-05
TW200501243A (en) 2005-01-01
DE10328842B4 (de) 2007-03-01
KR20050001372A (ko) 2005-01-06
CN1577744A (zh) 2005-02-09
TWI249192B (en) 2006-02-11
KR100633757B1 (ko) 2006-10-16
CN100394550C (zh) 2008-06-11
JP4773413B2 (ja) 2011-09-14
JP2005020000A (ja) 2005-01-20
JP4195417B2 (ja) 2008-12-10
DE10328842A1 (de) 2005-01-20

Similar Documents

Publication Publication Date Title
JP4773413B2 (ja) 半導体ウェハ及び半導体ウェハの製造方法
CN106571323B (zh) 衬底载体、方法和处理设备
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
JP3725598B2 (ja) エピタキシャルウェハの製造方法
JPH10223545A (ja) 気相成長装置用サセプター
JP3092801B2 (ja) 薄膜成長装置
US20060079089A1 (en) Coated semiconductor wafer, and process and apparatus for producing the semiconductor wafer
JP2011159978A (ja) エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法
US20050079690A1 (en) Method for producing silicon epitaxial wafer
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
JP2023042593A (ja) SiCエピタキシャルウェハ
JP2009038294A (ja) 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ
TWI307118B (en) Semiconductor wafer and process for producing the same
JP4068817B2 (ja) ダイヤモンド膜の製造方法及びダイヤモンド膜
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2004055716A (ja) 半導体結晶成長装置用治具,及び半導体製造方法
JP4591824B2 (ja) サセプタ
Ohmi et al. Surface Reaction Film Formation by Si2 H 6 Transfer at Molecular Flow
JP2006041436A (ja) サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2008050476A1 (fr) Procédé de fabrication d'une plaquette de silicium épitaxiale et plaquette de silicium épitaxiale
JP6671161B2 (ja) 炭化珪素エピタキシャル成長用基板ホルダー及びエピタキシャル炭化珪素単結晶ウェハの製造方法
JP2021085092A (ja) 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法
JP2024050958A (ja) SiCデバイス及びSiCデバイスの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2019121613A (ja) サセプタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4773413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250