CN100394550C - 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置 - Google Patents

经涂覆的半导体晶片、及制造该半导体晶片的方法及装置 Download PDF

Info

Publication number
CN100394550C
CN100394550C CNB2004100620301A CN200410062030A CN100394550C CN 100394550 C CN100394550 C CN 100394550C CN B2004100620301 A CNB2004100620301 A CN B2004100620301A CN 200410062030 A CN200410062030 A CN 200410062030A CN 100394550 C CN100394550 C CN 100394550C
Authority
CN
China
Prior art keywords
semiconductor wafer
pedestal
back side
chemical vapor
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100620301A
Other languages
English (en)
Other versions
CN1577744A (zh
Inventor
赖因哈德·绍尔
诺贝特·维尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1577744A publication Critical patent/CN1577744A/zh
Application granted granted Critical
Publication of CN100394550C publication Critical patent/CN100394550C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种在半导体晶片正面上通过化学汽相沉积法(CVD)沉积层的过程中用以放置半导体晶片的基座，该基座的气体透过结构的孔隙率至少为15%，其密度为0.5-1.5克/立方厘米。本发明还涉及一种具有背面、经化学汽相沉积法(CVD)涂覆正面及抛光或蚀刻背面的半导体晶片，其中以高度波动峰谷(PV)表示，背面的纳米形貌低于5纳米，本发明再涉及的是一种制造半导体晶片的方法。

Description

经涂覆的半导体晶片、及制造该半导体晶片的方法及装置
技术领域
本发明涉及一种具有背面、经化学汽相沉积法(CVD)涂覆的正面及经抛光或蚀刻的背面的半导体晶片，以及一种制造该半导体晶片的方法。本发明还涉及一种在用化学汽相沉积法(CVD)在半导体晶片正面上沉积一薄层的过程中用于半导体晶片的基座。
除了别的之外，化学汽相沉积法(CVD)、尤其于两面抛光的硅基片晶片上的外延层沉积，还包括面对所谓“自动掺杂”及“晕圈”两种现象。就“自动掺杂”而言，掺质自半导体晶片背面经由气相传入流经半导体晶片正面上方的沉积气体中。之后它们掺杂混入半导体晶片正面边缘区外延层内，因而导致外延层内传导度或多或少显著的、非所愿的径向波动。
应了解的是术语“晕圈”是指半导体晶片背面上光散射结构所引起的散射光效果，且是于用聚焦光束辐照半导体晶片背面时显现出来。此结构在半导体晶片背面上留下若干转变痕迹，在这些转变处，具有天然氧化物层的区域与无此类氧化物层的区域相邻。如果在实际沉积阶段未完成的称作“预焙”的预处理阶段中除去天然氧化物层，则会发生类似的不希望的转变。
为了避免自动掺杂的问题，US 6,129,047中建议在接受半导体晶片的基座的凹处的底部中提供切口，该切口配置在基座的外边缘处。由半导体晶片背面扩散出来的掺质可经由切口由反应器中除去，而不首先通到半导体晶片的正面。根据US 2001/0037761A1，在用于相同目的的接收器的整个底部有许多小孔洞。另外，通过用吹扫气体吹扫，除去由半导体晶片背面扩散出来的掺质。因为在溶解天然氧化物过程中形成的气态反应产物同样经由底部的孔洞并借助于吹扫气流而转移除去，从而促进天然氧化物层的除去，所以两种措施都不利于形成晕圈。
然而，所公开的基座的用途并不是完全没问题，因为孔洞对于半导体晶片的背面和正面的温度场有影响。如果基座底部的孔洞的直径超过一定尺寸，这就会对半导体晶片正面的纳米形貌(nanopography)有负面影响。术语“纳米形貌”用于描述纳米级的高度波动，在0.5-10mm的侧面积内测量。在沉积外延层在半导体晶片正面上的过程中，由孔洞引起的温度波动导致局部差异沉积速率，并完全导致上述的高度波动。为了避免此问题，US 2001/0037761A1中建议通过调整加热等的功率，限制孔洞的直径并使温度场更均匀。
然而，这些措施仅对半导体晶片的正面有效。如本发明的发明人所证实的，若所选基座内孔洞直径愈小，半导体晶片背面纳米形貌数值甚至变得愈差。这些孔洞的存在意谓半导体晶片背面的温度场保持相当不均匀，以致发生冲扫气体如氢所引起的局部蚀刻及到达半导体晶片背面的沉积气体所引起的局部沉积。该两种现象对背面纳米形貌具有不良影响，该不良影响不能忍受，因为在半导体晶片正面上制作电子元件过程中，即使半导体晶片背面上的不均匀也会引起步进器的聚焦问题。
发明内容
所以，本发明的目的是说明如何可适当避免自动掺杂、晕圈、及正面与背面的不良纳米形貌。
本发明涉及具有背面、经化学汽相沉积法(CVD)涂覆的正面及抛光或蚀刻背面的半导体晶片，其中以高度波动PV(峰至谷)表示的背面纳米形貌低于5纳米。
该半导体晶片优选是在正面上具有外延沉积层的硅基片晶片。经涂覆的半导体晶片的背面经抛光或蚀刻。该基片晶片优选为p-或n-掺杂的，更优选用硼作掺质的p-掺杂的，在该情况下，掺杂度可以是p-、p、p+及p++。其中特别优选对应于电导率约0.005至约0.03欧姆＊厘米的掺杂度p+。外延层同样优选p-掺杂的，更优选用硼作为掺质，并且优选对应于电导率约1至20欧姆*厘米的掺杂度p。主要视预期用途而定，外延层的厚度优选为0.1微米至100微米。经涂覆的半导体晶片正面的纳米形貌(以标准表面积0.5毫米×0.5毫米、2毫米×2毫米或10毫米×10毫米的正方形测量部位为基准)，优选低于10纳米，特别优选低于5纳米。优选以表面积10毫米×10毫米的测量窗为基准，该半导体晶片背面的纳米形貌优选低于10纳米，更优选低于5纳米。
本发明还涉及一种用以制造半导体晶片的方法，该半导体晶片具有通过化学汽相沉积法(CVD)而沉积在正面上的层及经抛光或蚀刻的背面，沉积该层时，半导体晶面放置在基座上，以便该半导体晶片的背面面向该基座的底部，其中气态物质是自半导体晶片上方的区域，基本上只经过基座内的孔洞而通入基座背面上方的区域内。
所以该方法与已知方法的差异特别在于使用具有多孔结构的基座，该多孔结构的气体穿透性足以达成预期气体输送。该基座的效果使早在预热阶段即感受到其存在，当时该基片晶片接受预热且暴露于冲扫气体(惰性气体或氮气)和/或还原气体(氢气)，以便除去天然氧化物层。如同由基片晶片扩散出来的掺质，氧化物层溶解过程中所形成的气态反应生成物，经由基座的孔洞逃逸至基座的背面，在此用冲扫气体流动体将这些气态反应生成物带走并自反应器中移除。待氧化物层移除之后，冲扫气体中可添加氯化氢，最好在外延层沉积之前，以便使半导体晶片的正面平滑。为沉积外延层，将基片晶片提升至沉积温度，并使该基片晶片的正面接触沉积气体，而基片晶片的背面优选继续暴露于冲扫气体的影响范围内。该沉积气体含有的化合物，在经化学分解之后即提供形成薄层的物质。这些物质优选包含硅、锗及掺质，例如：硼。含有三氯硅烷、氢及二硼烷的沉积气体是特别优选的。外延层沉积之后，将涂覆的半导体晶片冷却，例如：在通过反应器的氢流动体内。
最后，本发明还涉及在用化学汽相沉积法(CVD)沉积一层在半导体晶片正面上的过程中放置半导体晶片的基座，该基座的气体透过结构的孔隙率(孔洞体积/总体积)至少为15％，优选至少为20％，其密度为0.5至1.5克/立方厘米，优选0.8至1.4克/立方厘米。该基座优选由具有上述特性的石墨或石墨纤维组成，更优选由具有上述特性的涂覆碳化硅的石墨或涂覆碳化硅的石墨纤维组成。
附图说明
图1所示是具有纤维结构的本发明基座的截面图。
图2是以同样图示方式显示具有颗粒结构的本发明基座截面图。
图3至图5所示为基座内孔洞的直径与纳米形貌关系的示意图。
具体实施方式
这些石墨纤维可以是有序结构(各向同性)或无序结构(各向异性)。若这些纤维是用碳化硅涂覆，优选基座表面的碳化硅层厚度较基座内部厚。在基座制造过程中，通过纤维或颗粒的适当压实可设定所需基座材料的孔隙率及密度。基座优选是具有容纳半导体晶片凹槽的盘状物，以便半导体晶片置于基座上之后，半导体晶片背面是面向基座底部。该底部优选是连续的且仅由于基座材料的多孔性而使气体可透过。然而，凹槽外缘也可存在切口状通道，基座底部内也可有供升降半导体晶片用的销的通道。然而，使用基座时，由于销的出现实际上将销的通道封闭。该基座优选用于单晶片反应器内，且是优选设计为容纳直径150毫米、200毫米、300毫米半导体晶片。特别优选使用与ASM及Applied Materials所提供的单晶片反应器结合的基座。
以实验例为基准，本发明与现有技术进行比较。为达成比较的目的，由涂覆碳化硅石墨所制的标准基座设置有不同直径的孔洞(比较例)。该材料的密度约为1.85克/立方厘米。另一同样形状的基座是由涂有碳化硅的石墨毡制成(实验例)。该基座材料的孔隙率约为25％，密度约为1.35克/立方厘米。
在单晶片反应器内，许多由p-掺杂、以硼为掺质的硅所制基片晶片具有p+-掺杂的(同样以硼为掺质)硅外延层，总是使用上述若干型基座中的一种基座。该外延层的沉积作用是依照现技术实施且包含常规预焙步骤。就所制半导体晶片测试其正面及背面的自动掺杂、晕圈及纳米形貌。此处，利用比较例的基座的经涂覆的半导体晶片，其纳米形貌值远较依照本发明所制半导体晶片差。以表面积为10×10毫米的测量窗为基准，所有比较例内半导体晶片所达成纳米形貌值都不低于5纳米。如图3至图5所示，基座内孔洞的直径愈小，可能测定的高度偏差愈大。通过比较，所有实验例内的半导体晶片，其背面上的纳米形貌值均低于5纳米。

Claims (7)

1.一种在通过化学汽相沉积法于半导体晶片正面上沉积层的过程中用以放置半导体晶片的基座，该基座的气体透过结构的孔隙率至少为15-25％，而密度为0.8-1.4克/立方厘米。
2.如权利要求1的基座，其中所述结构基本上含有石墨纤维。
3.如权利要求1的基座，其中所述结构基本上含有石墨颗粒。
4.如权利要求1-3之一的基座，其包括碳化硅涂层。
5.如权利要求4的基座，其中所述碳化硅涂层的厚度由基座表面向基座内部降低。
6.一种具有背面、经化学汽相沉积法涂覆的正面及抛光或蚀刻背面的半导体晶片，其中以高度波动表示的背面纳米形貌低于5纳米。
7.一种制造半导体晶片的方法，该半导体晶片具有通过化学汽相沉积法)沉积在正面上的层及经抛光或蚀刻的背面，其中为了沉积所述层，将半导体晶片置于基座上，使得该半导体晶片的背面面向该基座的底部，该方法的特征在于气态物质是由半导体晶片背面上方的区域，基本上仅经过基座内的孔洞通入基座背面上方的区域内。
CNB2004100620301A 2003-06-26 2004-06-28 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置 Active CN100394550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10328842.2 2003-06-26
DE10328842A DE10328842B4 (de) 2003-06-26 2003-06-26 Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN1577744A CN1577744A (zh) 2005-02-09
CN100394550C true CN100394550C (zh) 2008-06-11

Family

ID=33521046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100620301A Active CN100394550C (zh) 2003-06-26 2004-06-28 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置

Country Status (6)

Country Link
US (1) US7101794B2 (zh)
JP (2) JP4195417B2 (zh)
KR (1) KR100633757B1 (zh)
CN (1) CN100394550C (zh)
DE (1) DE10328842B4 (zh)
TW (1) TWI249192B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285483B2 (en) 2003-06-26 2007-10-23 Silitronic Ag Coated semiconductor wafer, and process and apparatus for producing the semiconductor wafer
DE102004060625A1 (de) * 2004-12-16 2006-06-29 Siltronic Ag Beschichtete Halbleiterscheibe und Verfahren und Vorrichtung zur Herstellung der Halbleiterscheibe
JP5189294B2 (ja) * 2004-02-13 2013-04-24 エーエスエム アメリカ インコーポレイテッド オートドーピングおよび裏面堆積を減少させるための基板支持システム
NL1028867C2 (nl) * 2005-04-26 2006-10-27 Xycarb Ceramics B V Inrichting voor het ondersteunen van een substraat alsmede een werkwijze voor het vervaardigen van een dergelijke inrichting.
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20070221335A1 (en) * 2006-03-23 2007-09-27 Recif Technologies Device for contact by adhesion to a glass or semiconductor plate (wafer) surface or the like and system for gripping such a plate comprising such a device
JP5140990B2 (ja) * 2006-10-27 2013-02-13 信越半導体株式会社 エピタキシャルシリコンウエーハの製造方法
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20080314319A1 (en) * 2007-06-19 2008-12-25 Memc Electronic Materials, Inc. Susceptor for improving throughput and reducing wafer damage
DE102007054527A1 (de) * 2007-11-07 2009-05-14 Deutsches Zentrum für Luft- und Raumfahrt e.V. Neue Aufheizblöcke
US8404049B2 (en) * 2007-12-27 2013-03-26 Memc Electronic Materials, Inc. Epitaxial barrel susceptor having improved thickness uniformity
US20090280248A1 (en) * 2008-05-06 2009-11-12 Asm America, Inc. Porous substrate holder with thinned portions
DE102008023054B4 (de) 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20100098519A1 (en) * 2008-10-17 2010-04-22 Memc Electronic Materials, Inc. Support for a semiconductor wafer in a high temperature environment
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102017000528A1 (de) * 2017-01-20 2018-07-26 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Verfahren zur Bearbeitung einer Halteplatte, insbesondere für einen Clamp zur Waferhalterung
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP3835281A1 (de) 2019-12-13 2021-06-16 Siltronic AG Verfahren zur herstellung eines plattenförmigen formkörpers mit einer siliziumkarbid-matrix

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US5921856A (en) * 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
CN1229445A (zh) * 1997-06-25 1999-09-22 日本皮拉工业株式会社 单晶SiC及其制造方法
CN1304172A (zh) * 2000-01-13 2001-07-18 三菱电机株式会社 半导体器件的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661199A (en) * 1985-11-12 1987-04-28 Rca Corporation Method to inhibit autodoping in epitaxial layers from heavily doped substrates in CVD processing
JPH0829984B2 (ja) * 1986-08-06 1996-03-27 東芝セラミックス株式会社 カ−ボン治具
JPH0813713B2 (ja) * 1990-10-11 1996-02-14 東芝セラミックス株式会社 ＳｉＣ被覆Ｃ／Ｃ複合材
JP3230162B2 (ja) * 1991-04-24 2001-11-19 東芝機械株式会社 気相成長装置
JPH10502613A (ja) * 1995-04-28 1998-03-10 デイデイエル−ヴエルケ アクチエンゲゼルシヤフト ＳｉＣ−成形部材
US5904892A (en) 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
JP3336897B2 (ja) * 1997-02-07 2002-10-21 三菱住友シリコン株式会社 気相成長装置用サセプター
JP2000109366A (ja) 1998-10-07 2000-04-18 Ngk Insulators Ltd 光不透過性の高純度炭化珪素材、半導体処理装置用遮光材および半導体処理装置
US6162543A (en) * 1998-12-11 2000-12-19 Saint-Gobain Industrial Ceramics, Inc. High purity siliconized silicon carbide having high thermal shock resistance
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4263410B2 (ja) * 2000-12-29 2009-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP2003229370A (ja) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20050000449A1 (en) * 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
CN1229445A (zh) * 1997-06-25 1999-09-22 日本皮拉工业株式会社 单晶SiC及其制造方法
US5921856A (en) * 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
CN1304172A (zh) * 2000-01-13 2001-07-18 三菱电机株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
KR100633757B1 (ko) 2006-10-16
JP2008060591A (ja) 2008-03-13
KR20050001372A (ko) 2005-01-06
CN1577744A (zh) 2005-02-09
TW200501243A (en) 2005-01-01
JP2005020000A (ja) 2005-01-20
DE10328842B4 (de) 2007-03-01
US20040266181A1 (en) 2004-12-30
JP4773413B2 (ja) 2011-09-14
JP4195417B2 (ja) 2008-12-10
US7101794B2 (en) 2006-09-05
TWI249192B (en) 2006-02-11
DE10328842A1 (de) 2005-01-20

Similar Documents

Publication Publication Date Title
CN100394550C (zh) 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
US7285483B2 (en) Coated semiconductor wafer, and process and apparatus for producing the semiconductor wafer
Arnault et al. Mechanisms of CVD diamond nucleation and growth on mechanically scratched Si (100) surfaces
JP2002050579A (ja) 半導体基板の製造方法及びその使用
CN102174692B (zh) 用于制造外延半导体晶片的方法
TW512431B (en) Chemical vapor deposition apparatus and chemical vapor deposition method
KR20100120492A (ko) 무촉매 그래핀 성장 방법
TW201128688A (de) Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht
CN100429750C (zh) 经涂覆的半导体晶片以及制造该半导体晶片的方法和装置
US6537924B2 (en) Method of chemically growing a thin film in a gas phase on a silicon semiconductor substrate
CN101714501A (zh) 一种可提高外延质量且降低成本的外延反应腔清洗方法
Baranauskas et al. Micro-crystalline diamond and nano-carbon structures produced using a high argon concentration in hot-filament chemical vapor deposition
Yuan et al. Growth of diamond on silicon tips
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
Yang et al. Growth and morphological studies of (100) textured diamond thin films by microwave plasma-enhanced chemical vapor deposition
JPH11274089A (ja) 薄膜の製造方法
Boughaba et al. Growth kinetics of micrometer‐size silicon lines produced by decomposition of silane using a laser direct‐writing technique
Davis et al. Large area lateral epitaxial overgrowth (LEO) of gallium nitride (GaN) thin films on silicon substrates and their characterization. Annual report, 1 March 1998--28 February 1999

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant