JP2008047603A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008047603A
JP2008047603A JP2006219506A JP2006219506A JP2008047603A JP 2008047603 A JP2008047603 A JP 2008047603A JP 2006219506 A JP2006219506 A JP 2006219506A JP 2006219506 A JP2006219506 A JP 2006219506A JP 2008047603 A JP2008047603 A JP 2008047603A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
electrical connection
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006219506A
Other languages
English (en)
Other versions
JP4844735B2 (ja
Inventor
Toshiyuki Hori
利之 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006219506A priority Critical patent/JP4844735B2/ja
Publication of JP2008047603A publication Critical patent/JP2008047603A/ja
Application granted granted Critical
Publication of JP4844735B2 publication Critical patent/JP4844735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板12と、基板12の表面に形成された電気的接続部20を有する配線パターン18とを含む配線基板10を用意する工程と、配線基板10にバンプ32を有する半導体チップ30を搭載して、電気的接続部20とバンプ32とを対向させて電気的に接続する工程と、配線基板10と半導体チップ30との間に封止樹脂40を形成する工程と、を含む。配線基板10に半導体チップ30を搭載する工程では、バンプ32によって電気的接続部20を基板12に向かって押圧して、電気的接続部20の一部を基板12に埋め込み、基板12が電気的接続部20の側面24の少なくとも基端部を覆うように基板12を変形させる。
【選択図】図2

Description

本発明は、半導体装置及びその製造方法に関する。
近年、電子機器の小型化の要請が高まっており、この要請に応えるため、外形の小さい半導体装置の開発が進んでいる。ところで、半導体装置の内部には、通常、複数の導電部材が配置されるが、半導体装置が小型化すると導電部材の間隔が狭くなることが予想される。
特開2002−198395号公報
半導体装置内部の導電部材の間隔が狭い場合でも、当該複数の導電部材の間で電気的なショートが発生しにくい構造とすることができれば、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
(1)本発明に係る半導体装置の製造方法は、
基板と、前記基板の表面に形成された電気的接続部を有する配線パターンとを含む配線基板を用意する工程と、
前記配線基板にバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続する工程と、
前記配線基板と前記半導体チップとの間に封止樹脂を形成する工程と、
を含み、
前記配線基板に前記半導体チップを搭載する工程では、
前記バンプによって前記電気的接続部を前記基板に向かって押圧して、前記電気的接続部の少なくとも一部を前記基板に埋め込み、前記基板が前記電気的接続部の側面の少なくとも基端部を覆うように前記基板を変形させる。
本発明によると、内部で電気的なショートが発生しにくい、信頼性の高い半導体装置を、効率よく製造することができる。
(2)この半導体装置の製造方法において、
前記基板は、第1の樹脂層と、前記第1の樹脂層上に形成された第2の樹脂層とを含み、
前記電気的接続部は、前記第2の樹脂層上に形成されており、
前記配線基板に前記半導体チップを搭載する工程では、
前記電気的接続部の底面が前記第1の樹脂層に接触するように前記電気的接続部を押圧し、かつ、前記第2の樹脂層が前記電気的接続部の側面の少なくとも基端部を覆うように、少なくとも前記第2の樹脂層を変形させてもよい。
(3)この半導体装置の製造方法において、
前記第2の樹脂層は熱可塑性の材料で形成されており、
前記配線基板に前記半導体チップを搭載する工程では、
少なくとも前記第2の樹脂層を加熱して、前記配線基板に前記半導体チップを搭載してもよい。
これにより、効率よく半導体装置を製造することができる。
なお、第1の樹脂層は、熱可塑性を示さない材料で形成されていてもよい。これにより、第1の樹脂層で電気的接続部を支持することができるため、電気的接続部とバンプとを互いに押し付けることができ、両者を確実に電気的に接続することができる。
(4)この半導体装置の製造方法において、
前記第2の樹脂層は、前記封止樹脂よりも、前記第1の樹脂層に対する密着性が高い材料で形成されていてもよい。
詳しくは、第2の樹脂層の第1の樹脂層に対する密着性は、封止樹脂の第1の樹脂層に対する密着性よりも高くてもよい。
これにより、さらに信頼性の高い半導体装置を製造することができる。
(5)この半導体装置の製造方法において、
前記第2の樹脂層は、前記第1の樹脂層と同系列の樹脂で形成されていてもよい。
(6)この半導体装置の製造方法において、
前記第1の樹脂層と前記第2の樹脂層とは、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されていてもよい。
(7)この半導体装置の製造方法において、
前記封止樹脂は、前記第2の樹脂層よりも弾性率が高くてもよい。
(8)本発明に係る半導体装置は、
ベース基板と、
前記ベース基板の表面に形成された電気的接続部を有する配線パターンと、
前記ベース基板の表面に、前記電気的接続部の側面の少なくとも基端部を覆うように形成された樹脂部と、
前記ベース基板上に配置された、バンプを有し、前記バンプが前記電気的接続部と対向して電気的に接続されている半導体チップと、
前記ベース基板と前記半導体チップとの間に設けられた封止樹脂と、
を有し、
前記樹脂部は、前記封止樹脂よりも、前記ベース基板に対する密着性が高い材料で形成されている。
本発明によると、内部で電気的なショートが起こりにくい、信頼性の高い半導体装置を提供することができる。
(9)この半導体装置において、
前記樹脂部は、前記ベース基板と同系列の樹脂で形成されていてもよい。
(10)この半導体装置において、
前記封止樹脂は、前記樹脂部よりも弾性率が高くてもよい。
(11)この半導体装置において、
前記ベース基板と前記樹脂部とは、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されていてもよい。
(12)本発明に係る半導体装置は、
ベース基板と、
前記ベース基板に形成された、電気的接続部を有する配線パターンと、
バンプを有し、前記バンプが前記電気的接続部と対向して電気的に接続された半導体チップと、
前記ベース基板と前記半導体チップとの間に設けられた封止樹脂と、
を有し、
前記ベース基板は、前記電気的接続部を支持する第1の部分と、前記電気的接続部の側面の少なくとも基端部を覆う、前記第1の部分と一体的に形成された第2の部分とを含む。
本発明によると、内部で電気的なショートが起こりにくい、信頼性の高い半導体装置を提供することができる。
(13)この半導体装置において、
前記封止樹脂は、前記ベース基板よりも弾性率が高くてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1(A)〜図6は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図1(A)及び図1(B)に示す配線基板10を用意することを含む。なお、図1(A)は配線基板10の上視図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。以下、図1(A)及び図1(B)を参照しながら、配線基板10の構成について説明する。
配線基板10は、基板12を含む。基板12の材料は特に限定されるものではない。基板12は、有機系の材料で構成されていてもよい。基板12は、例えば、ポリイミド系、エポキシ系の樹脂材料や、ポリエチレンテレフタレート(PET)によって形成されていてもよい。ただし、基板12として、無機系の材料の基板や、有機無機材料の複合基板を利用してもよい。また、基板12は、フレキシブル基板であってもよく、リジッド基板であってもよい。
基板12は、組成の異なる複数の樹脂層を含んでいてもよい。基板12は、例えば図1(B)に示すように、第1の樹脂層14と、第1の樹脂層14上に形成された第2の樹脂層16とを含んでいてもよい。なお、本実施の形態では、第2の樹脂層16は、後述する封止樹脂40よりも、第1の樹脂層14に対する密着性が高い材料で形成されている。すなわち、本実施の形態によると、第2の樹脂層16の第1の樹脂層14に対する密着性は、封止樹脂40の第1の樹脂層14に対する密着性よりも高い。第1及び第2の樹脂層14,16は、同系列の樹脂で形成されていてもよい。例えば、第1及び第2の樹脂層14,16は、ともに、ポリイミド系の樹脂で形成されていてもよい。あるいは、第1及び第2の樹脂層14,16は、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されていてもよい。また、本実施の形態では、第2の樹脂層16は、熱可塑性の材料で形成されていてもよい。そして、第1の樹脂層14は、熱を加えた時に、第2の樹脂層16に比べて軟化しにくい材料(あるいは、軟化を始める温度が第2の樹脂層16よりも高い材料)で形成されていてもよい。なお、本実施の形態では、第2の樹脂層16は、第1の樹脂層14の全面に形成されていてもよい。
配線基板10は、図1(A)及び図1(B)に示すように、配線パターン18を有する。配線パターン18の材料や構造は特に限定されるものではない。配線パターン18は、単一の金属材料で構成されていてもよく、複数の金属が積層された構造をなしていてもよい。配線パターン18は、例えば、銅によって形成されたコアパターンにスズあるいは金めっきがなされた構造をなしていてもよい。
配線パターン18は、基板12(第2の樹脂層16)上に形成された電気的接続部20を含む。電気的接続部20は、配線パターン18のうち、後述する半導体チップ30のバンプ32との電気的な接続に利用される部分である。すなわち、配線パターン18のうち、バンプ32と重複する領域(のみ)を指して、電気的接続部20と称してもよい。電気的接続部20は、底面22と、側面24と、上面26とを含む。なお、電気的接続部20の側面24及び上面26は、めっき層によって構成されていてもよい。また、電気的接続部20の底面22は、コアパターンによって構成されていてもよい。電気的接続部20は、図1(B)に示すように、底面22から上面26に向けて幅が狭くなる構造をなしていてもよい。このとき、電気的接続部20は、底面22が上面26よりも拡がった形状をなしていてもよい。
なお、配線基板10は、図示しないレジスト層をさらに含んでいてもよい。該レジスト層は、配線パターン18を部分的に覆うように形成されていてもよい。該ソルダレジストは、電気的接続部20を露出させるように形成される。
本実施の形態に係る半導体装置の製造方法は、配線基板10に半導体チップ30を搭載することを含む。以下、図2(A)及び図2(B)を参照して、この工程について説明する。
はじめに、半導体チップ30の構成について説明する。半導体チップ30は、例えばシリコンチップであってもよい。半導体チップ30は、図示しない集積回路を有する。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、半導体チップ30は複数のバンプ32を有する。バンプ32は、半導体チップ30の内部と電気的に接続されていてもよい。バンプ32は、集積回路と電気的に接続されていてもよい。あるいは、集積回路に電気的に接続されていない電極を含めて、バンプ32と称してもよい。バンプ32は、アルミニウム又は銅等の金属で形成された導電パッド上に形成された金属部材であってもよい。このとき、該導電パッドとバンプ32とをあわせて、半導体チップ30の電極と称してもよい。
本工程では、図2(A)に示すように、電気的接続部20とバンプ32とが対向するように、配線基板10と半導体チップ30とを位置合わせする。例えば、図示しない支持具で配線基板10を支持し、保持具でバンプ32を保持して、電気的接続部20とバンプ32とが対向するように、配線基板10と半導体チップ30とを位置合わせしてもよい。なお、保持具及び支持具には、ヒータが内蔵されていてもよい。
そして、本工程では、図2(B)に示すように、配線基板10と半導体チップ30とを近接させて、電気的接続部20とバンプ32とを電気的に接続する。本実施の形態では、バンプ32によって、電気的接続部20を基板12に向けて押圧する。これにより、電気的接続部20の少なくとも一部を基板12に埋め込み(押し込み)、また、基板12が電気的接続部20の側面24の少なくとも基端部を覆うように基板12を変形させる。
本実施の形態に係る半導体装置の製造方法では、本工程で、電気的接続部20の底面22が第1の樹脂層14に接触するように、電気的接続部20を押圧してもよい。そして、第2の樹脂層16が電気的接続部20の側面24の少なくとも基端部を覆うように、少なくとも第2の樹脂層16を変形させてもよい。
また、本工程では、配線20の上端部が第2の樹脂層16から突出するように、第2の樹脂層16を変形させてもよい。すなわち、配線20の高さは、第2の樹脂層16よりも高くなっていてもよい。また、第2の樹脂層16がバンプ32に接触するように、第2の樹脂層16を変形させてもよい。
なお、第2の樹脂層16が熱可塑性の材料で形成されている場合、第2の樹脂層16を加熱しながら、半導体チップ30を配線基板10に搭載してもよい。例えば、保持具に内蔵されたヒータで半導体チップ30を加熱することで、間接的に第2の樹脂層16を加熱し、軟化させてもよい。あるいは、支持具に内蔵されたヒータによって、配線基板10(第2の樹脂層16)を加熱してもよい。これにより、第2の樹脂層16を容易に変形させることができるため、効率よく半導体装置を製造することができる。また、半導体チップ30を加熱することによって、電気的接続部20とバンプ32とを、容易かつ確実に電気的に接続することができる。
なお、本実施の形態では、第1の樹脂層14は、熱可塑性を示さない材料で形成されていてもよい。これにより、第1の樹脂層14で電気的接続部20を支持することができるため、電気的接続部20とバンプ32とに圧力をかけることができ、両者を確実に電気的に接続することが可能になる。例えば、基板12を、第1の樹脂層14が軟化しないように、かつ、第2の樹脂層16が軟化するように加熱して、半導体チップ30を搭載する工程を行ってもよい。
本実施の形態に係る半導体装置の製造方法は、図3に示すように、配線基板10と半導体チップ30との間に封止樹脂40を形成することを含む。封止樹脂40は、バンプ32や、電気的接続部20における第2の樹脂層16からの露出部を封止するように形成してもよい。封止樹脂40は、例えば、配線基板10と半導体チップ30との間にペースト状の樹脂材料を設け、これを硬化させることによって形成してもよい。
封止樹脂40は、第2の樹脂層16に対する密着性が、第1の樹脂層14に対する密着性よりも高くなるように形成してもよい。すなわち、封止樹脂40と第2の樹脂層16との密着性と、封止樹脂40と第1の樹脂層14との密着性とを比較したときに、前者の方が高くなるように封止樹脂40を形成してもよい。
封止樹脂40は、また、第2の樹脂層16よりも、弾性率が高くなるように形成してもよい。すなわち、封止樹脂40は、第2の樹脂層16よりも変形しにくく(硬く)なっていてもよい。あるいは、封止樹脂40は、基板12(第1及び第2の樹脂層14,16)よりも弾性率が高くなるように形成してもよい。封止樹脂40として、例えばエポキシ系の樹脂材料を利用してもよい。
以上の工程によって、あるいは、基板12を切断する工程や、検査工程などをさらに経て、図4に示す半導体装置1を製造することができる。なお、図4は、半導体装置1の概略図である。
半導体装置1は、第1の樹脂層14を有する。第1の樹脂層14は、ベース基板と称してもよい。半導体装置1は、配線パターン18を有する。配線パターン18は、第1の樹脂層14の表面に形成された電気的接続部20を有する。半導体装置1は、第2の樹脂層16を有する。第2の樹脂層16は、第1の樹脂層14の表面に、電気的接続部20の側面24の少なくとも基端部を覆うように形成されている。第2の樹脂層16は、樹脂部と称してもよい。半導体装置1は、第1の樹脂層14と半導体チップ30との間に設けられた封止樹脂40を含む。そして、第2の樹脂層16は、封止樹脂40よりも、第1の樹脂層14に対する密着性が高い材料で形成されている。言い換えると、第2の樹脂層16と第1の樹脂層14との密着性は、封止樹脂40と第1の樹脂層14との密着性よりも高い。なお、第1の樹脂層14と第2の樹脂層16とは、同系列の樹脂で形成されていてもよい。例えば、この2層の樹脂層は、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されていてもよい。
半導体装置1によると、1つの電気的接続部20と他の導電部材(例えば他の電気的接続部)との間で電気的なショートが起きにくい、信頼性の高い半導体装置を提供することができる。以下、その効果について説明する。
半導体装置は、空気中の水分から隔離し保護する必要がある。特に、電気的接続部20の周辺では、第1の樹脂層14に応力が加えられる場合があり、剥離などにより空洞やすき間が発生する恐れがある。そして、この空洞内に存在する空気中の水分が2つ以上の導電部材に接触すれば、当該2つの導電部材の間で電気的なショートが起こる。逆に言うと、1つの導電部材に接触する水分が発生した場合であっても、この水分が他の導電部材に接触しなければ半導体装置の内部で電気的なショートが発生せず、半導体装置の信頼性を維持することができる。
ところで、半導体装置1は、電気的接続部20の側面24の少なくとも基端部を覆う第2の樹脂層16を有する。そして、第2の樹脂層16は、第1の樹脂層14と密着性の高い材料で構成される。そのため、半導体装置1によると、第1の樹脂層14と1つの電気的接続部20との間で水分が発生した場合でも、当該水分が第1及び第2の樹脂層14,16の界面を流動することを防止することができ、当該水分が他の導電部材(他の電気的接続部20)と接触することを防止することができる。すなわち、半導体装置1によると、1つの電気的接続部20と他の導電部材(他の電気的接続部20)との間で、電気的なショートが起こりにくくなる。このことから、本発明によると、内部で電気的なショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
なお、半導体装置の信頼性を高めるためには、封止樹脂は、弾性率が所定の値よりも高い材料で形成することが好ましい。しかし、弾性率の高い樹脂は、他の樹脂との密着性が低くなることがある。ところで半導体装置1によると、電気的接続部20の側面24の基端部は、第2の樹脂層16に覆われる。そして、第2の樹脂層16は、封止樹脂40に較べて、第1の樹脂層14に対する密着性が高い。すなわち、半導体装置1によると、第1の樹脂層14に対する密着性に配慮することなく、封止樹脂40の材料を選択することができる。そのため、半導体装置1によると、剛性に優れた、信頼性の高い半導体装置を提供することができる。
そして、上述した半導体装置の製造方法によると、信頼性の高い半導体装置1を、効率よく製造することができる。
図5及び図6には、半導体装置1を有する電子機器の一例として、ノート型パーソナルコンピュータ2000と、携帯電話3000とを示す。
(変形例)
以下、第1の実施の形態の変形例に係る半導体装置の製造方法について、図7(A)〜図7(C)を参照しながら説明する。
本実施の形態に係る半導体装置の製造方法は、図7(A)に示す、配線基板50を用意することを含む。配線基板50は、基板52を有する。基板52は、第1の樹脂層54と、第1の樹脂層54の表面に形成された第2の樹脂層56とを含む。配線基板50によると、1つの第1の樹脂層54上には、複数の第2の樹脂層56が配置される。また、配線基板50は、複数の電気的接続部58を含む。電気的接続部58は、それぞれ、いずれかの第2の樹脂層56上に形成されている。
本実施の形態に係る半導体装置の製造方法は、図7(B)に示すように、配線基板50に半導体チップ30を搭載することを含む。本工程では、バンプ32によって、電気的接続部58を基板52に向かって押圧する。これにより、電気的接続部58が第1の樹脂層54に接触するように、かつ、第2の樹脂層56が電気的接続部58の側面の少なくとも基端部を覆うように、第2の樹脂層56を変形させてもよい。また、電気的接続部58の上端部が第2の樹脂層56から突出するように、第2の樹脂層56を変形させてもよい。すなわち、電気的接続部58の高さは、第2の樹脂層56よりも高くなっていてもよい。また、第2の樹脂層56がバンプ32に接触するように、第2の樹脂層16を変形させてもよい(図示せず)。
そして、本実施の形態に係る半導体装置の製造方法は、図7(C)に示すように、配線基板50と半導体チップ30との間に封止樹脂42を形成することを含む。封止樹脂42は、その一部が、第1の樹脂層54に接触するように形成してもよい。
この方法によっても、信頼性の高い半導体装置を効率よく製造することができる。
(第2の実施の形態)
図8(A)及び図8(B)は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図8(A)に示す、配線基板60を用意することを含む。配線基板60は、基板62を含む。基板62は、単一の樹脂層によって形成されていてもよい。配線基板60は、また、基板62上に形成された電気的接続部70を含む。なお、電気的接続部70は、底面72と、側面74と、上面76とを含む。そして、配線基板60によると、電気的接続部70の底面72は、上面76よりも幅が狭くなっている。
本実施の形態に係る半導体装置の製造方法は、図8(B)に示すように、配線基板60に半導体チップ30を搭載して、電気的接続部70とバンプ32とを電気的に接続することを含む。本工程では、バンプ32によって、電気的接続部70を基板62に向けて押圧する。これにより、電気的接続部70の少なくとも一部を基板62に埋め込み(押し込み)、また、基板62が電気的接続部70の側面74の少なくとも基端部を覆うように、基板62を変形させる。すなわち、基板62を変形させて、電気的接続部70を支持する第1の部分64と、電気的接続部70の側面74の少なくとも基端部を覆う第2の部分66とを有するベース基板を形成してもよい。なお、第1及び第2の部分64,66は、一体的に形成されている。また、電気的接続部76の上端部が第2の部分66から突出するように、基板62を変形させてもよい。また、第2の部分66がバンプ32に接触するように、基板62を変形させてもよい(図示せず)。
そして、基板62と半導体チップ30との間に封止樹脂を形成する工程等をさらに経て、半導体装置を製造してもよい。
この方法によって製造された半導体装置は、基板62を有する。基板62を、ベース基板と称してもよい。半導体装置は、電気的接続部70を含む配線パターンを有する。半導体装置は、バンプ32を有し、バンプ32が電気的接続部70と対向して電気的に接続された半導体チップ30を有する。半導体装置は、基板62と半導体チップ30との間に設けられた封止樹脂を有する。基板62(ベース基板)は、電気的接続部70を支持する第1の部分64と、電気的接続部70の側面の少なくとも基端部を覆う第2の部分66とを含む。第1及び第2の部分64,66は、一体的に形成されている。
この半導体装置によると、電気的接続部70を支持する第1の部分64と、電気的接続部70の側面74の少なくとも基端部を覆う第2の部分66とは、一体的に構成される。そのため、電気的接続部70と基板62(第1の部分64)との間に水分が発生した場合でも、当該水分が第1及び第2の部分64,66の間を流動することを防止することができる。すなわち、この半導体装置によると、1つの電気的接続部70の周囲に発生した水分が他の導電部材に接触しにくくなるため、電気的なショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
そして、本実施の形態に係る半導体装置の製造方法によれば、上述した信頼性の高い半導体装置を、効率よく製造することができる。
本実施の形態に係る半導体装置の製造方法では、電気的接続部70が、底面72が上面76よりも幅が狭い構造をなしている。この場合、電気的接続部70を基板62に埋め込む(沈み込ませる)工程を効率よく行うことができるため、信頼性の高い半導体装置を効率よく製造することが可能になる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
第1の実施の形態に係る半導体装置の製造方法を説明するための図。 第1の実施の形態に係る半導体装置の製造方法を説明するための図。 第1の実施の形態に係る半導体装置の製造方法を説明するための図。 第1の実施の形態に係る半導体装置の製造方法を説明するための図。 電子機器の一例を示す図。 電子機器の一例を示す図。 変形例に係る半導体装置の製造方法を説明するための図。 第2の実施の形態に係る半導体装置の製造方法を説明するための図。
符号の説明
1…半導体装置、 10…配線基板、 12…基板、 14…第1の樹脂層、 16…第2の樹脂層、 18…配線パターン、 20…電気的接続部、 22…底面、 24…側面、 26…上面、 30…半導体チップ、 32…バンプ、 40…封止樹脂、 42…封止樹脂、 50…配線基板、 52…基板、 54…第1の樹脂層、 56…第2の樹脂層、 58…電気的接続部、 60…配線基板、 62…基板、 64…第1の部分、 66…第2の部分、 70…電気的接続部、 72…底面、 74…側面、 76…上面

Claims (13)

  1. 基板と、前記基板の表面に形成された電気的接続部を有する配線パターンとを含む配線基板を用意する工程と、
    前記配線基板にバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続する工程と、
    前記配線基板と前記半導体チップとの間に封止樹脂を形成する工程と、
    を含み、
    前記配線基板に前記半導体チップを搭載する工程では、
    前記バンプによって前記電気的接続部を前記基板に向かって押圧して、前記電気的接続部の少なくとも一部を前記基板に埋め込み、前記基板が前記電気的接続部の側面の少なくとも基端部を覆うように前記基板を変形させる半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記基板は、第1の樹脂層と、前記第1の樹脂層上に形成された第2の樹脂層とを含み、
    前記電気的接続部は、前記第2の樹脂層上に形成されており、
    前記配線基板に前記半導体チップを搭載する工程では、
    前記電気的接続部の底面が前記第1の樹脂層に接触するように前記電気的接続部を押圧し、かつ、前記第2の樹脂層が前記電気的接続部の側面の少なくとも基端部を覆うように、少なくとも前記第2の樹脂層を変形させる半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記第2の樹脂層は熱可塑性の材料で形成されており、
    前記配線基板に前記半導体チップを搭載する工程では、
    少なくとも前記第2の樹脂層を加熱して、前記配線基板に前記半導体チップを搭載する半導体装置の製造方法。
  4. 請求項2又は請求項3記載の半導体装置の製造方法において、
    前記第2の樹脂層は、前記封止樹脂よりも、前記第1の樹脂層に対する密着性が高い材料で形成されている半導体装置の製造方法。
  5. 請求項2から請求項4のいずれかに記載の半導体装置の製造方法において、
    前記第2の樹脂層は、前記第1の樹脂層と同系列の樹脂で形成されている半導体装置の製造方法。
  6. 請求項2から請求項5のいずれかに記載の半導体装置の製造方法において、
    前記第1の樹脂層と前記第2の樹脂層とは、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されている半導体装置の製造方法。
  7. 請求項2から請求項6のいずれかに記載の半導体装置の製造方法において、
    前記封止樹脂は、前記第2の樹脂層よりも弾性率が高い半導体装置の製造方法。
  8. ベース基板と、
    前記ベース基板の表面に形成された電気的接続部を有する配線パターンと、
    前記ベース基板の表面に、前記電気的接続部の側面の少なくとも基端部を覆うように形成された樹脂部と、
    前記ベース基板上に配置された、バンプを有し、前記バンプが前記電気的接続部と対向して電気的に接続されている半導体チップと、
    前記ベース基板と前記半導体チップとの間に設けられた封止樹脂と、
    を有し、
    前記樹脂部は、前記封止樹脂よりも、前記ベース基板に対する密着性が高い材料で形成されている半導体装置。
  9. 請求項8記載の半導体装置において、
    前記樹脂部は、前記ベース基板と同系列の樹脂で形成されている半導体装置。
  10. 請求項8又は請求項9記載の半導体装置において、
    前記封止樹脂は、前記樹脂部よりも弾性率が高い半導体装置。
  11. 請求項8から請求項10のいずれかに記載の半導体装置において、
    前記ベース基板と前記樹脂部とは、ポリアミック酸を形成するジアミンと酸無水物が同一の樹脂で形成されている半導体装置。
  12. ベース基板と、
    前記ベース基板に形成された、電気的接続部を有する配線パターンと、
    バンプを有し、前記バンプが前記電気的接続部と対向して電気的に接続された半導体チップと、
    前記ベース基板と前記半導体チップとの間に設けられた封止樹脂と、
    を有し、
    前記ベース基板は、前記電気的接続部を支持する第1の部分と、前記電気的接続部の側面の少なくとも基端部を覆う、前記第1の部分と一体的に形成された第2の部分とを含む半導体装置。
  13. 請求項12記載の半導体装置において、
    前記封止樹脂は、前記ベース基板よりも弾性率が高い半導体装置。
JP2006219506A 2006-08-11 2006-08-11 半導体装置の製造方法 Expired - Fee Related JP4844735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219506A JP4844735B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219506A JP4844735B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008047603A true JP2008047603A (ja) 2008-02-28
JP4844735B2 JP4844735B2 (ja) 2011-12-28

Family

ID=39181079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219506A Expired - Fee Related JP4844735B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4844735B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140089A (ja) * 2002-10-16 2004-05-13 Dainippon Printing Co Ltd 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2004172597A (ja) * 2002-10-30 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140089A (ja) * 2002-10-16 2004-05-13 Dainippon Printing Co Ltd 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2004172597A (ja) * 2002-10-30 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法

Also Published As

Publication number Publication date
JP4844735B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
JP2007184414A (ja) 半導体素子実装用基板、半導体装置及び電子機器
US20160141235A1 (en) Printed circuit board assembly with image sensor mounted thereon
US20120306064A1 (en) Chip package
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
CN110402492B (zh) 柔性导电粘合
JP3693057B2 (ja) 半導体装置の製造方法
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP3729266B2 (ja) 半導体装置の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4844735B2 (ja) 半導体装置の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2004289017A (ja) 樹脂封止型半導体装置
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
TWI393197B (zh) 晶片封裝
JP3844079B2 (ja) 半導体装置の製造方法
JP2970595B2 (ja) Bga型半導体装置
JP4263211B2 (ja) 半導体装置
JP2003338666A (ja) プリント配線板
JP2015159160A (ja) 配線基板及び接続構造
JP5069879B2 (ja) 回路装置
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees