JP2008028291A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008028291A
JP2008028291A JP2006201652A JP2006201652A JP2008028291A JP 2008028291 A JP2008028291 A JP 2008028291A JP 2006201652 A JP2006201652 A JP 2006201652A JP 2006201652 A JP2006201652 A JP 2006201652A JP 2008028291 A JP2008028291 A JP 2008028291A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor device
manufacturing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006201652A
Other languages
English (en)
Other versions
JP4884866B2 (ja
Inventor
Kyozo Kanemoto
恭三 金本
Katsuomi Shiozawa
勝臣 塩沢
Kazue Kawasaki
和重 川崎
Hitoshi Sakuma
仁 佐久間
Junichi Horie
淳一 堀江
Toshihiko Shiga
俊彦 志賀
Toshiyuki Oishi
敏之 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006201652A priority Critical patent/JP4884866B2/ja
Priority to US11/772,644 priority patent/US7791097B2/en
Publication of JP2008028291A publication Critical patent/JP2008028291A/ja
Application granted granted Critical
Publication of JP4884866B2 publication Critical patent/JP4884866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

【課題】低抵抗なオーミック特性および高い密着性を実現できる窒化物半導体装置およびその製造方法を提供する。
【解決手段】窒化物半導体装置は、半導体素子が形成されるｎ型ＧａＮ基板１と、当該ＧａＮ基板１の裏面に形成された金属電極であるｎ電極１０とを備える。ＧａＮ基板１とｎ電極１０との間には、表面変性層２０および反応層３１が設けられる。表面変性層２０はキャリア供給層として機能するものであり、ＧａＮ基板１の裏面をＳｉ含有プラズマと反応させ変性させることにより形成される。反応層３１は、表面変性層２０上に堆積されたデポ物を洗浄により部分的に除去しデポ層とした後に、第１金属層１１に含まれるＴｉとデポ層とが熱処理により部分的に反応し形成される。
【選択図】図１

Description

本発明は窒化物半導体装置およびその製造方法に関し、特に、窒化物半導体基板の裏面にｎ電極を備えた窒化物半導体装置およびその製造方法に関する。
ＧａＮなどの窒化物半導体基板に電極を作製する製造方法としては、例えば特許文献１〜４のように、基板を研磨し、さらに研磨損傷をドライエッチングで除去したり、さらに酸素プラズマ処理を行う製造方法が提案されている。また、特許文献４のように、ＳｉＣｌ4などIＶ族元素を成分に含むガスを用いたエッチングを行った後に電極を蒸着することで意図的にIＶ族元素をドーピングして低抵抗化を図る製造方法が提案されている。
特許第２９６７７４３号公報 特開２００３−３４７６６０号公報 特開２００４−６７１８号公報 特開２００５−２６８７６９号公報
しかしながら従来の製造方法では、電極蒸着後に５００℃以上の高温の熱処理を加えて初めて低抵抗なオーミック特性が得られるものであったり、逆に熱処理なしで低抵抗なオーミック特性を有していてもデバイス組み立て工程に必要な熱処理で高抵抗化したり、低抵抗なオーミック特性を有していても十分な密着性が得られないものであったりと、オーミック特性および密着性の両方を満足出来るものは得られていなかった。
すなわち、高温の熱処理が必要な場合には、先に形成した表側素子構造の電気特性を低下させる恐れがある。また、デバイス組み立て工程の熱処理で電気特性が変化する場合は、これを防ぐために低温で組み立てを行うことが考えられるが、組み立て後の動作時の熱などで経時変化を招く恐れがある。また、密着性を改善するために、電極構造を工夫したり表面に酸処理を行ったりすると、プロセスに制約がかかったり、せっかく得られた低抵抗が損なわれたりする恐れがある。
本発明は以上のような問題点を解決するためになされたものであり、低抵抗なオーミック特性および高い密着性を実現できる窒化物半導体装置およびその製造方法を提供することを目的とする。
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、窒化物半導体基板の第２の主表面をIＶ族元素またはＶI族元素を含むガスでプラズマ処理することにより、前記第２の主表面を変性させ表面変性層とするとともに前記表面変性層上に堆積物を形成するプラズマ処理工程と、前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、前記堆積層上に金属電極を形成する電極形成工程と、前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程とを備えることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、窒化物半導体基板の第２の主表面をIＶ族元素またはＶI族元素を含むガスでプラズマ処理することにより、前記第２の主表面を変性させ表面変性層とするとともに前記表面変性層上に堆積物を形成するプラズマ処理工程と、前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、前記堆積層上に金属電極を形成する電極形成工程と、前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程とを備えることを特徴とする。従って、低抵抗なオーミック特性および高い密着性を実現できる。
以下、本発明の各実施の形態について、半導体レーザ装置に適用した場合を例にとり図面を用いて詳細に説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化または省略する。また、以下では、基板の面に関する説明を行う場合に、「表面」という語句を、裏面の反対側の面という意味で用いると同時に、面および当該面から極浅い部分までを含む基板内の領域という意味でも用いる。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る窒化物半導体装置であるレーザダイオードの構成例を示す図である。同図の如く、当該半導体装置は、窒化物半導体基板であるｎ型のＧａＮ基板１を用いて形成されている。
ＧａＮ基板１のＧａ面である表面（第１の主表面）側には、ｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮガイド層３、活性層４、ｐ型ＧａＮガイド層５、ｐ型ＡｌＧａＮクラッド層６およびｐ型ＧａＮコンタクト層７といった窒化物半導体よりなる層構造が形成されており、ＧａＮ基板１およびこれらの層構造によってレーザダイオード素子（窒化物半導体素子）が形成される。ｐ型ＧａＮコンタクト層７の上にはｐ電極８が搭載される。ｐ型ＡｌＧａＮクラッド層６、ｐ型ＧａＮコンタクト層７は、エッチングにより所定の形状にパターニングされている。ｐ電極８は、ｐ型ＧａＮコンタクト層７上部に配置されるように形成される。また、絶縁保護膜としてのＳｉＯ2膜９は、この窒化物半導体装置の上部を覆うと共に、ｐ電極８の上面が露出されるように形成される。
一方、ＧａＮ基板１のＮ面である裏面（第２の主表面）側には、金属電極としてのｎ電極１０が設けられるが、本実施の形態においては、ｎ電極１０とＧａＮ基板１との間に、表面変性層２０と反応層３１とが設けられる。この表面変性層２０は、ＧａＮ基板１の最表面か１〜２層（通常最表面から結晶格子１〜２層分程度の深さと考えられるが、深さを制限するものではない。より深くまで形成できればそれだけ低抵抗化が容易になる）と極めて薄い領域が変性されたものであり、キャリア供給層として機能する。なお、この表面変性層２０については、本願発明者による先行出願である特願２００６−９３３９９に詳細に記載されている。
図２は、図１に示した窒化物半導体装置におけるＧａＮ基板１の裏面の拡大断面図である。図２においては、ＧａＮ基板１の裏面側を上にして描かれており、即ち図１に対して上下が逆になっている。
先に述べたように、ＧａＮ基板１の裏面とｎ電極１０との間には、反応層３１および表面変性層２０が設けられている。またｎ電極１０は、第１金属層１１、第２金属層１２および第３金属層１３から成る３層構造を有しており、反応層３１および表面変性層２０を介してＧａＮ基板１に接続する面が第１金属層１１になっている。第１金属層１１は例えばＴｉから形成されており、第２金属層１２は例えばＰｔから形成されており、第３金属層１３は例えばＡｕから形成されている。これにより、ｎ電極１０とＧａＮ基板１との間におけるショットキーバリアを低減し良好な低抵抗なオーミック性が得られる。なお、第１金属層１１と第２金属層１２との間や第２金属層１２と第３金属層１３との間に他の金属層を適宜設けてもよい。
次に、本実施の形態に係る窒化物半導体装置の製造方法、特に、図２に示したＧａＮ基板１の裏面側の電極構造を形成する工程について説明する。なお、図１に示したＧａＮ基板１の表面側のｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮガイド層３、活性層４、ｐ型ＧａＮガイド層５、ｐ型ＡｌＧａＮクラッド層６、ｐ型ＧａＮコンタクト層７、ｐ電極８、ＳｉＯ2膜９の形成手法に関しては、従来の方法（例えば上記の特許文献１〜４等に開示の方法）と同様でよいため、本明細書での詳細な説明は省略する。
本実施の形態に係る窒化物半導体装置の製造方法においては、まず、ＧａＮ基板１の裏面に対して、ＧａＮ基板１の薄板化のための研磨・研削処理を行う。
（研削・研磨処理）
研削・研磨処理の具体例としては、まず研削機を用いてＧａＮ基板１の裏面を２００〜３００μｍ程度削り、次いでダイヤモンドスラリーを用いて研削面の平坦化を行い、最後にダイヤモンドスラリーを研磨材として研磨布により研磨する、といった処理が挙げられる。
（前処理）
次に、ＧａＮ基板１の裏面に対して、所定の前処理を行う。
所定の前処理の具体例としては、コンタミネーション除去のための酸素プラズマ処理やＢＨＦ処理等が行われる。
（プラズマ処理）
次に、ＧａＮ基板１の裏面に対して、プラズマ処理を行う。
プラズマ処理の具体例としては、高周波誘導結合プラズマ（ＩＣＰ：inductively coupled plasma）、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）、電子サイクロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）によるドライエッチングなどを用いることが可能である。
このときのエッチングガスとしては、デポ（デポジション：堆積）性の強いＳｉＣｌ4とＡｒとの混合ガスが用いられるが、あるいは、ＳｉＣｌ4に代えて、Ｓｉ以外の他のIＶ族元素またはＶI族元素と塩素との化合物を用いてもよい。IＶ族元素はIII族元素であるＧａに対して、ＶI族元素はＶ族元素であるＮに対して、それぞれ価電子数が１個多くｎ型元素として反応するので、このようなガスを用いてプラズマ処理を行うことによりＧａＮ基板１表面を高キャリア濃度となるように変性させることができると考えられる。
ＧａＮ基板１において、裏面をＳｉ含有プラズマと反応させることにより、ＧａＮとＳｉとが反応し、表面変性層２０が形成される。これは、例えば、上述したように、ＧａＮ基板１の最表面か１〜２層に形成される。従って、研磨処理を機械的研磨で終わらせ表面粗さ（半径）Ｒａを大きくすることによりＧａＮ基板１の裏面の表面積を大きくすることでさらに低抵抗化を促進することもできる。
（デポ層厚制御処理）
上述したようにＳｉＣｌ4はデポ性が強いので、プラズマ処理の後には、表面変性層２０を覆うように薄い絶縁膜（高抵抗膜）がデポ物として堆積される。このため、デポ物に覆われた表面変性層２０上にそのまま電極を蒸着した場合には、高抵抗になってしまうので、抵抗を低減するために高温の熱処理を行うことが必要となる。従って、これを避けるためには、堆積されたデポ物を取り除くことが必要となる。
このようなデポ物を除去するために、従来から、酸処理によるエッチングが行われている。しかし、デポ物を取り除くために酸処理を行うと、酸がデポ物だけではなく表面変性層２０までもエッチングするので、せっかく形成したキャリア供給層を除去してしまう。その結果、電極を蒸着した直後は低抵抗なオーミック特性を有していてもデバイス組み立て工程に必要な熱処理で高抵抗化してしまうことになる。本発明は、このような点に着目し、デポ物を全て除去するのではなく、部分的に残しつつ除去することを特徴とするものである。
すなわち、高抵抗化を避けるためには、デポ物の下層の表面変性層２０が除去されてしまわない程度にデポ物を適度に残しつつ除去することが（言い換えれば、デポ物を部分的に除去することが）必要となる。以下では、図３〜５を用いて、高抵抗化を避けることが可能なデポ物の層厚について説明する。なお、窒化物半導体装置においては、後の工程でシンタリング（熱処理）が行われるが、以下の説明ではシンタと略称する。また、図３〜５は、層厚が小さ過ぎる場合がパターンａで、層厚が適度である場合がパターンｂで、層厚が大き過ぎる場合がパターンｃで、それぞれ示されている。
図３は、電極蒸着後にシンタを行う前の状態（未シンタ状態）において、デポ物の層厚と、隣り合う２つのｎ電極１０間に一定電流を流したときの電圧（以下では単に電極間電圧とも呼ぶ）値との関係を模式的に示すグラフである。図３に示されるように、デポ物の層厚が大きくなるにつれて、ｎ電極１０におけるコンタクト抵抗は増加するので、上記の電極間電圧も大きくなっている。
電極形成後に窒素雰囲気中でシンタを行うとＴｉなどの反応性に富んだ電極材料は半導体表面および間に介在するデポ物と反応して、デポ層を吸収して、導電性の反応層が形成されるので、未シンタ状態で高抵抗であっても、シンタによって低抵抗化する。この抵抗の下がり始める温度を低抵抗化開始温度と呼ぶことにする。なお、もともと低抵抗であった場合にはこのような低抵抗化開始温度は存在しない。
一方、低抵抗化後にさらにシンタ温度を高くすると電極材料は半導体表面からキャリアを供給していた原子を吸い上げるなどして、最終的にはコンタクト抵抗が増加してゆく。この増加し始めの温度を高抵抗化開始温度と呼ぶことにする。
図４は、デポ物の層厚と低抵抗化開始温度との関係を模式的に示すグラフである。図４に示されるように、デポ物の層厚が大きくなるにつれて、低抵抗化開始温度は大きくなっている。図５は、デポ物の層厚と高抵抗化開始温度との関係を模式的に示すグラフである。図５に示されるように、デポ物の層厚が大きくなるにつれて、高抵抗化開始温度は大きくなっている。
すなわち、図４〜５に示されるように、デポ物の層厚が大きくなるにつれて、低抵抗化開始温度および高抵抗化開始温度の両方が大きくなる。従って、デポ物の層厚は、低抵抗化開始温度を下げるためには小さいことが好ましいが、小さくなり過ぎると高抵抗化開始温度も下がってしまうので、厚過ぎず且つ薄過ぎない適度な層厚となるように、デポ物を部分的に除去する必要がある。
本実施の形態においては、このデポ物が水溶性を有することに着目し、デポ物を、純水を用いて洗浄することにより部分的に除去する。これにより、表面変性層２０の最表面のみに部分的にデポ物を残しデポ層３０とすることができる（なお、デポ層３０の層厚の具体的な範囲については、後述する）。
（アッシャー処理）
次に、酸素アッシャーにより酸素プラズマ処理を行う。これにより、表面変性層２０およびデポ層３０の一部を酸化させ且つ表面変性層２０およびデポ層３０へ酸素をドーピングしたり窒素欠陥を導入し、キャリア濃度を増加させキャリア供給能力を高めることができる。また、カーボンによる表面汚染源を除去し密着性を高めることができる。
（電極形成処理）
次に、電子ビーム（ＥＢ）蒸着法等により、ＧａＮ基板１の裏面上に、例えば、ｎ電極１０の材料であるＴｉからなる第１金属層１１、Ｐｔからなる第２金属層１２、Ａｕからなる第３金属層１３を順次堆積する。それにより、Ｔｉ／Ｐｔ／Ａｕの３層構造を有するｎ電極１０が形成される。このときＴｉからなる第１金属層１１の層厚は１０〜１００ｎｍ程度でよい。Ｐｔからなる第２金属層１２は、この後の熱処理の際にＴｉからなる第１金属層１１とＡｕからなる第３金属層１３との反応を防止するバリア効果が得られる程度の厚さ、具体的には５０〜１００ｎｍ程度の厚さであればよい。またＡｕからなる第３金属層１３は、デバイス組み立て工程におけるハンダとの反応で無くなってしまわない程度の層厚が必要であり、例えば２００ｎｍ程度以上の層厚があればよい。また、ｎ電極１０は、Ｔｉ／Ｐｔ／Ａｕの３層構造に限らず、例えば、Ｔｉ／Ａｌの２層構造（Ｔｉからなる第１金属層１１がデポ層３０に接するようにする）であっても、上記と同様の効果が得られる。また、Ｔｉに限らず、ＮやＯとの反応性が高いＴｉ、Ａｌ、Ｔａ、ＺｒおよびＭｏのいずれか１種類以上を含む第１金属層１１をデポ層３０に接するように設けることで、密着性の良いｎ電極１０を形成できる。
（パターニング処理）
次に、ｎ電極１０をパターニングする。即ち、ｎ電極１０の上に所定パターンのレジストマスクを形成し、それをマスクにしてウェットエッチングやイオンミリングなどを行い、ｎ電極１０の不要な部分を除去する。その後レジストマスクを除去する。
なお、ｎ電極１０をパターニングする手法としては、上述したような、材料の蒸着後にレジストマスクを形成しウェットエッチングやイオンミリングなどを行う手法の他に、所定パターンのレジストを材料の蒸着前に予め形成しておき蒸着後に剥がす手法（リフトオフ）が考えられる。しかし、リフトオフを行った場合には、蒸着前に薬液が表面変性層２０表面に作用し表面変性層２０が損なわれる可能性があるので、リフトオフではなくウェットエッチングやイオンミリングなどを行う方が好ましい。特に、イオンミリングを行うことにより、エッチングでは除去（パターニング）しにくいＰｔを確実に除去することが可能となる。
（熱処理）
次に、２００〜４５０℃（好ましくは２８０〜４２０℃、さらに好ましくは３４０〜４００℃）の範囲内で熱処理を行う。この熱処理は、デバイス作製後のデバイス組み立て工程で使用される温度（約３４０℃）以上で行うことにより、熱的安定性を高めることができる。さらに、抵抗値が変化し始める温度（４００℃）以下に抑えることにより、低抵抗とすることができる。すなわち、熱処理を３６０〜４００℃で行うことにより、低抵抗を安定的に得ることが可能となる。なお、この熱処理は、組み立て工程の熱処理で十分な場合には、省くことも可能である。また、この熱処理は、６０〜３００ｓｅｃの範囲内の時間で行われることが好ましい。
以上の工程により、図６に示されるように、ＧａＮ基板１の裏面上に本実施の形態に係るｎ電極構造が形成される。
図７は、層厚が図３〜５に示されるパターンａ〜ｃである場合について、シンタ温度と電極間電圧との関係（すなわちシンタ温度と抵抗との関係）を示すグラフである。
図７においてパターンｂとして示されるように、デポ層３０の層厚が適切である場合には、第１金属層１１に含まれるＴｉとデポ層３０とが熱処理により部分的に反応し反応層３１が形成されるので、シンタ温度が３４０℃付近で抵抗が急激に低下し３６０℃で極小となっている（図１〜２においては、図示の都合上、反応層３１は表面変性層２０とｎ電極１０との界面全面にわたって介在しているが、実際には、反応層３１は表面変性層２０とｎ電極１０との界面に部分的に（まだらに）介在してもよい）。従って、３６０℃で熱処理を行うことにより、他の温度で熱処理を行うよりも抵抗を下げることが可能となる。このことは、熱処理の温度を上げるにつれてＴｉがデポ層３０深くまで反応するようになり、２８０℃以上の熱処理でＴｉまたはＴｉとデポ層３０との反応物が（反応層３１として）表面変性層２０に接するようになることによると考えられる。また、４００℃よりもさらに高い温度で熱処理を行うと、Ｔｉが表面変性層２０とも反応してしまいキャリアが減少するので逆に抵抗が上がってしまうと考えられる。
デバイス組み立て工程に必要な３４０℃程度の熱処理で低抵抗を維持するためには、パターンｂに示されるように、未シンタ状態である程度高抵抗であったものがシンタ後に低抵抗化し、ある程度の熱処理でも変化しないようにすることが望ましい。従って、パターンｂに示されるように、未シンタ状態での抵抗値をある程度低く抑えておくことができれば、その後の熱処理における抵抗値の変化をコントロールすることが可能となる。
図８は、パターンｂに示されるような抵抗特性を得るためにドライエッチング後に処理を行うための処理剤として適切な洗浄液（エッチング剤）を示すグラフである。
図８においては、純水（●印）による洗浄または比較的に弱い酸である酒石酸（○印）による洗浄によりデポ物を部分的に除去しデポ層３０とした場合には、デバイス組み立て工程で使用される３４０℃付近で電極抵抗値が低下し極小となっている（図７のパターンｂに対応）。なお、酒石酸による洗浄を行う場合には、例えば、酒石酸の５０％水溶液を用いて洗浄を行った後に純水を用いて洗浄を行う。
また、ＳｉＣｌ4を用いたプラズマ処理によりデポ物を形成した後に、純水洗浄によりデポ物を部分的に除去しデポ層３０とし、デポ層３０にアッシャーによりプラズマ処理を行った場合には、未シンタ状態での抵抗値が低く抑えられるとともに、デバイス組み立て工程で使用される３００℃付近で電極抵抗値が急激に低下し最小となっている（図７のパターンｂに対応）。
また、ＩＣＰ処理後に比較的酸化性が強い酸であるＢＨＦ（バッファードフッ酸）を用いて洗浄（エッチング）を行った後に酸素プラズマアッシャーを行った場合には、未シンタ状態での抵抗値は低く抑えられるがシンタにより抵抗値が上がり始める温度が低くなる（図７のパターンａに対応）。これは、強い酸化力により、デポ層３０および表面変性層２０までもがエッチングされることによると考えられる。また、ＢＨＦに限らず、フッ酸、塩酸、硫酸、燐酸、硝酸等の他の強酸を用いた場合にも、同様の結果となる。
すなわち、図８によれば、図７のパターンｂに示されるような抵抗特性を得るためには、強酸ではなく、酒石酸水溶液等の弱酸または純水を用いて洗浄を行えばよいことが分かる。酒石酸水溶液を用いる場合には、例えば、濃度を５〜５０％の範囲内で洗浄時間を１０〜２００秒の範囲内でそれぞれ制御することにより、デポ層３０の層厚を調整することが可能となる。これにより、低抵抗化が可能なシンタ温度範囲を制御することが可能となる。
また、図８に示されるように、最適化したＳｉＣｌ4プラズマ処理を用いることにより洗浄を行わずＳｉＣｌ4プラズマ処理の後にＯ2アッシャーのみを行った場合（ＳｉＣｌ4プラズマ＋アッシャー）にも、抵抗値は、図７のパターンｂに対応して変化し、未シンタ状態での抵抗値は少し高いものの３６０℃のシンタで低抵抗化が可能となった。
なお、オージェ分析の結果、ＳｉＣｌ4プラズマ処理後に純水を用いて洗浄を行うことで、ＧａＮ基板１の表面上に成長するＧａ酸化物からなる樹枝状付着物を除去できることが分かっている。
次に、デポ層３０の層厚の具体的な範囲について説明する。
上述したように、熱処理工程においては、２００〜４５０℃（好ましくは２８０〜４２０℃、さらに好ましくは３４０〜４００℃）の範囲内の温度で熱処理が行われる。従って、デポ層３０の層厚を、上記の範囲内の温度で熱処理を行った場合の電極間電圧が、上記の範囲外の温度で熱処理を行った場合の電極間電圧に比べて低抵抗となるように（すなわち全ての範囲の温度で最も低抵抗となるように）設定すればよい（第１の条件）。
上記の第１の条件は、オージェ分析を用いた実測を行った結果、デポ層３０の層厚が０．１〜５ｎｍ（好ましくは０．２〜３ｎｍ）の範囲内である場合に（第２の条件）満たされることが分かっている。特に、３ｎｍ以下である場合には、未シンタ状態でも低抵抗化が可能であることが分かっている。
また、上記の第１の条件は、ｎ電極１０形成用の金属を蒸着した直後（すなわち熱処理前）のコンタクト抵抗率が熱処理後のコンタクト抵抗率の最小値の５〜５０倍の範囲内である場合に（第３の条件）満たされることが分かっている。
なお、上記の第３の条件は、ＧａＮ基板１の裏面側に、３００μｍ□のｎ電極１０を３００μｍ間隔で形成した場合において、２電極間に１００ｍＡ通電したときの電極間電圧がおおよそ２５０ｍＶ〜２．５Ｖの範囲内となることに相当する。
次に、図９〜１２を用いて、デポ層３０の組成について説明する。図９には部分的にデポ物が除去されデポ層３０が形成されたＧａＮ基板１を、図１０にはデポ物が形成され部分的に除去される前のＧａＮ基板１を、図１１にはＳｉＣｌ4ではなくＣｌ2を用いたプラズマ処理が行われたＧａＮ基板１を、図１２には真空中でスパッタ処理が行われたＧａＮ基板１を、それぞれオージェ分析した結果が示されている。
ＳｉＣｌ4を用いたプラズマ処理が行われデポ物が形成された図９〜１０においては、ＳｉＣｌ4を用いたプラズマ処理が行われずデポ物が形成されない図１１〜１２に比較して、Ｓｉが非常に多く検出され、ＯまたはＣｌがやや多く検出されている。従って、デポ物（デポ層３０）は、Ｓｉを含みさらにＯまたはＣｌを含んで構成されていると考えられる。
次に、図１３を用いて、プラズマ処理によりデポ層３０（デポ物）を形成するときに用いられるＳｉＣｌ4の濃度について説明する。図１３には、ＳｉＣｌ4の濃度と（ｎ）電極間抵抗（３６０℃熱処理後の相対値）との関係が示されている。
図１３に示されるように、電極間抵抗は、濃度が２％のときは高いが、２％から４％にかけて急激に低下している。従って、ＳｉＣｌ4の濃度を４％以上としてプラズマ処理を行うことにより、電極間抵抗を小さくすることが可能となる。
本実施の形態によれば、ｎ電極１０の形成後に熱処理を行っても、小さいコンタクト抵抗を安定して維持できるという効果が得られる。よって、デバイス組み立て工程における温度変化を経ても、ｎ電極１０のコンタクト抵抗の増大は伴わない。つまり、デバイス組み立てが完了した後においても、ＧａＮ基板１とｎ電極１０との間のコンタクト抵抗を小さく維持することができる。従って、窒化物半導体装置の動作電圧を低減することが可能となり、また、発熱による影響を低減できるため、安定した動作出力を得ることができ、高出力化が可能となる。
また、金属電極であるｎ電極１０を、酸素プラズマ処理により密着性を高めた表面変性層２０を介してＧａＮ基板１の裏面に搭載させるので、ｎ電極１０の密着性が向上するという効果も得られる。
また、表面変性層２０上に形成されたデポ物を、表面変性層２０を除去しない程度に部分的に除去（しデポ層３０と）するので、高抵抗化を防ぐことができる。
また、第１金属層１１に含まれるＴｉとデポ層３０とが熱処理により反応し導電性の反応層３１が形成されるので、さらに低抵抗とすることができる。
このように、本実施の形態に係る窒化物半導体装置およびその製造方法によれば、低抵抗なオーミック特性および高い密着性を実現できる。これにより、安価に高性能のレーザーダイオードの製造が可能となる。
実施の形態１に係る窒化物半導体装置の構成例を示す図である。 実施の形態１に係る窒化物半導体装置における基板の裏面の拡大断面図である。 実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と電極間電圧値との関係を模式的に示すグラフである。 実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と低抵抗化開始温度との関係を模式的に示すグラフである。 実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と高抵抗化開始温度との関係を模式的に示すグラフである。 実施の形態１に係る窒化物半導体装置の製造方法における基板の裏面の拡大断面図である。 実施の形態１に係る窒化物半導体装置におけるシンタ温度と電極間電圧との関係を示すグラフである。 実施の形態１に係る窒化物半導体装置の製造方法において所望の抵抗特性を得るために適切な洗浄液を示すグラフである。 実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。 実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。 実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。 実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。 実施の形態１に係る窒化物半導体装置の製造方法におけるＳｉＣｌ4の濃度を示すグラフである。
符号の説明
１ ＧａＮ基板、２ ｎ型ＡｌＧａＮクラッド層、３ ｎ型ＧａＮガイド層、４ 活性層、５ ｐ型ＧａＮガイド層、６ ｐ型ＡｌＧａＮクラッド層、７ ｐ型ＧａＮコンタクト層、８ ｐ電極、９ ＳｉＯ2膜、１０ ｎ電極、１１ 第１金属層、１２ 第２金属層、１３ 第３金属層、２０ 表面変性層、３０ デポ層、３１ 反応層、ａ〜ｃ パターン。

Claims (13)

  1. 窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、
    窒化物半導体基板の第２の主表面をIＶ族元素またはＶI族元素を含むガスでプラズマ処理することにより、前記第２の主表面を変性させ表面変性層とするとともに前記表面変性層上に堆積物を形成するプラズマ処理工程と、
    前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、
    前記堆積層上に金属電極を形成する電極形成工程と、
    前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程と
    を備えることを特徴とする窒化物半導体装置の製造方法。
  2. 請求項１に記載の窒化物半導体装置の製造方法であって、
    前記プラズマ処理工程は、ＳｉＣｌ4を４％以上含むガスでプラズマ処理する工程を有する
    ことを特徴とする窒化物半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の窒化物半導体装置の製造方法であって、
    前記洗浄工程は、前記堆積層を０．２〜３ｎｍの範囲内で残す工程を有する
    ことを特徴とする窒化物半導体装置の製造方法。
  4. 請求項１乃至請求項３のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記洗浄工程は、フッ酸、バッファードフッ酸、塩酸、硫酸、燐酸、および硝酸のいずれも含まない酸水溶液を用いて前記堆積層を洗浄する工程を有する
    ことを特徴とする窒化物半導体装置の製造方法。
  5. 請求項１乃至請求項３のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記洗浄工程は、酒石酸水溶液または純水を用いて前記堆積層を洗浄する工程を有する
    ことを特徴とする窒化物半導体装置の製造方法。
  6. 請求項１乃至請求項５のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記洗浄工程の後かつ前記電極形成工程の前に、前記堆積層および前記表面変性層を酸素でプラズマ処理する工程
    をさらに備えることを特徴とする窒化物半導体装置の製造方法。
  7. 請求項１乃至請求項６のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記電極形成工程は、
    前記堆積層上に、Ｔｉ、Ａｌ、Ｔａ、ＺｒおよびＭｏのいずれか１種類以上の金属を含む第１金属層を形成する工程と、
    前記第１金属層上に、第２金属層を形成する工程と
    を有することを特徴とする窒化物半導体装置の製造方法。
  8. 請求項１乃至請求項６のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記電極形成工程は、
    前記堆積層上に金属を蒸着させる金属蒸着工程と、
    前記金属蒸着工程で蒸着された金属を所定パターンを有するマスクを用いてイオンミリングする工程と、
    を有することを特徴とする窒化物半導体装置の製造方法。
  9. 請求項１乃至請求項８のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記電極形成工程は、前記堆積層上に金属を蒸着させる金属蒸着工程を有し、
    前記金属蒸着工程の直後における前記金属電極のコンタクト抵抗率は、前記熱処理工程の後における前記金属電極のコンタクト抵抗率の最小値の５〜５０倍の範囲内である
    ことを特徴とする窒化物半導体装置の製造方法。
  10. 請求項１乃至請求項９のいずれかに記載の窒化物半導体装置の製造方法であって、
    前記熱処理工程は、２００〜４５０℃の範囲内の温度かつ６０〜３００ｓｅｃの範囲内の時間で熱処理を行う工程を有する
    ことを特徴とする窒化物半導体装置の製造方法。
  11. 窒化物半導体基板と、
    前記窒化物半導体基板の第１の主表面側に配設された窒化物半導体素子の層構造と、
    前記窒化物半導体基板の第２の主表面側に配設された金属電極と、
    前記第２の主表面上に部分的に配設されIＶ族元素またはＶI族元素を含む表面変性層と、
    前記金属電極上の前記表面変性層側に配設され前記表面変性層に含まれるIＶ族元素またはＶI族元素と前記金属電極に含まれる金属とを含む反応層と
    を備えることを特徴とする窒化物半導体装置。
  12. 請求項１１に記載の窒化物半導体装置であって、
    前記反応層は、ＳｉまたはＯを含む
    ことを特徴とする窒化物半導体装置。
  13. 請求項１２に記載の窒化物半導体装置であって、
    前記反応層は、さらにＣｌを含む
    ことを特徴とする窒化物半導体装置。
JP2006201652A 2006-07-25 2006-07-25 窒化物半導体装置の製造方法 Active JP4884866B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006201652A JP4884866B2 (ja) 2006-07-25 2006-07-25 窒化物半導体装置の製造方法
US11/772,644 US7791097B2 (en) 2006-07-25 2007-07-02 Nitride semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006201652A JP4884866B2 (ja) 2006-07-25 2006-07-25 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008028291A true JP2008028291A (ja) 2008-02-07
JP4884866B2 JP4884866B2 (ja) 2012-02-29

Family

ID=38985333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006201652A Active JP4884866B2 (ja) 2006-07-25 2006-07-25 窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7791097B2 (ja)
JP (1) JP4884866B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194081A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2010056313A (ja) * 2008-08-28 2010-03-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010287637A (ja) * 2009-06-10 2010-12-24 Sony Corp 半導体発光装置の製造方法
US8003418B2 (en) 2009-03-31 2011-08-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683398B2 (en) 2007-03-02 2010-03-23 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JPH11135770A (ja) * 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11162874A (ja) * 1997-12-01 1999-06-18 Shindengen Electric Mfg Co Ltd オーム性接合電極およびこれを用いた半導体装置
JP2000228371A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 化合物半導体装置および通信装置
JP2003347660A (ja) * 2002-05-30 2003-12-05 Sharp Corp 窒化物半導体装置の製造方法
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP2005311309A (ja) * 2004-03-26 2005-11-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2005347534A (ja) * 2004-06-03 2005-12-15 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2006013183A (ja) * 2004-06-28 2006-01-12 Opnext Japan Inc 半導体光素子とその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7179329B2 (en) * 2001-10-22 2007-02-20 Yale University Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices
CN1316070C (zh) * 2001-10-26 2007-05-16 波兰商艾蒙诺公司 取向生长用基底
JP3933592B2 (ja) 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
KR100612832B1 (ko) * 2003-05-07 2006-08-18 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
TWI347054B (en) * 2003-07-11 2011-08-11 Nichia Corp Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
ATE418806T1 (de) * 2004-04-02 2009-01-15 Nichia Corp Nitrid-halbleiterlaservorrichtung
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
US7385252B2 (en) * 2004-09-27 2008-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for high voltage applications
JP4997744B2 (ja) * 2004-12-24 2012-08-08 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US7606276B2 (en) * 2005-05-19 2009-10-20 Panasonic Corporation Nitride semiconductor device and method for fabricating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JPH11135770A (ja) * 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11162874A (ja) * 1997-12-01 1999-06-18 Shindengen Electric Mfg Co Ltd オーム性接合電極およびこれを用いた半導体装置
JP2000228371A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 化合物半導体装置および通信装置
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2003347660A (ja) * 2002-05-30 2003-12-05 Sharp Corp 窒化物半導体装置の製造方法
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP2005311309A (ja) * 2004-03-26 2005-11-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2005347534A (ja) * 2004-06-03 2005-12-15 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2006013183A (ja) * 2004-06-28 2006-01-12 Opnext Japan Inc 半導体光素子とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194081A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2010056313A (ja) * 2008-08-28 2010-03-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8003418B2 (en) 2009-03-31 2011-08-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor device
JP2010287637A (ja) * 2009-06-10 2010-12-24 Sony Corp 半導体発光装置の製造方法

Also Published As

Publication number Publication date
US20080023799A1 (en) 2008-01-31
JP4884866B2 (ja) 2012-02-29
US7791097B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
US7582908B2 (en) Nitride semiconductor device and manufacturing method thereof
JP3457511B2 (ja) 半導体装置及びその製造方法
US7964424B2 (en) Method for manufacturing nitride semiconductor light-emitting element
US20120104359A1 (en) Method of Fabricating Optical Devices Using Laser Treatment of Contact Regions of Gallium and Nitrogen Containing Material
JP4884866B2 (ja) 窒化物半導体装置の製造方法
EP0789388B1 (en) Fabrication method for schottky electrodes onto semiconductor devices
KR20010014954A (ko) 반도체 장치 및 그 제조 방법
US7678597B2 (en) Method of manufacturing semiconductor device including gallium-nitride semiconductor structure and a palladium contact
US20090140389A1 (en) Nitride semiconductor device and method of manufacturing the same
JP2009200332A (ja) 窒化物半導体装置およびその製造方法
US20090146308A1 (en) Nitride semiconductor device and method of manufacturing the same
JP2006032457A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2007088008A (ja) 窒化物半導体装置およびその製造方法
JP2009158745A (ja) 半導体装置の製造方法
JP2004022989A (ja) 窒化物半導体レーザ及びその製造方法
KR100550735B1 (ko) Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
KR20070092051A (ko) 레이저 다이오드 제조방법
US8163576B2 (en) Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
JP2010123785A (ja) 窒化物半導体装置及びその製造方法
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5310441B2 (ja) 半導体レーザの製造方法
KR20230136563A (ko) 구조체의 제조 방법 및 콘덴서의 제조 방법
JP2013062321A (ja) 窒化物半導体発光素子を作製する方法
JP2014049637A (ja) Ｉｉｉ族窒化物半導体発光素子を作製する方法
KR20000045908A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4884866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250