JP2010123785A - 窒化物半導体装置及びその製造方法 - Google Patents

Abstract

【課題】プロセスの煩雑化や歩留まりの低下を抑え、且つ十分な密着強度を備えた電極剥がれを抑制する窒化物半導体装置及びその製造方法の提供を目的とする。
【解決手段】本発明の窒化物半導体装置は、表面にリッジ２を有する第１導電型の半導体層１と、半導体層１上に積層され、少なくともリッジ２の両脇の掘り込み部底面を被覆する絶縁膜３と、リッジ２の上面及び絶縁膜３の表面に連続的に形成された電極５と、を備え、絶縁膜は、粗面化処理によって凹凸部が形成された粗面化表面４を有する。又、本発明の窒化物半導体装置の製造方法は、（ａ）半導体層１の表面にリッジ２を形成する工程と、（ｂ）少なくともリッジ２の両脇の掘り込み部底面に絶縁膜３を被覆する工程と、（ｃ）絶縁膜３表面に、粗面化表面４を形成する工程と、（ｄ）リッジ２の上面及び絶縁膜３の表面に連続的に電極５を形成する工程と、を備える。
【選択図】図１

Description

本発明は、窒化物半導体装置において電極の剥がれを抑制する技術に関する。

従来の半導体装置、特にレーザダイオードに使用される窒化物半導体装置では、リッジ型構造が多く採用されており、リッジ側壁及びリッジ両脇の掘り込み部底面に絶縁膜を形成し、リッジ上及び該絶縁膜の上面の一部を覆うように電極を形成している。窒化物半導体において経時的に安定な電極を得るためには白金系の電極材料を第1層に用いることが有効であるが、白金系の電極は絶縁膜との密着性が十分でないため、絶縁膜上で電極の剥離が生じ、剥離した電極がリッジ上面の半導体層と電極の剥離を引き起こすなどの問題があった。

電極が半導体層から剥離することにより、レーザダイオードを動作させるための動作電圧の増加や動作時の発熱による特性ばらつきが生じ、規定の温度範囲内で安定した動作出力を得ることが難しい。

上述の問題点に対して、特許文献１では、リッジ側面の絶縁膜と電極の間に熱処理された白金族系金属等からなる密着層を形成することにより、電極の密着性を得る方法が示されている。又、特許文献２では、リッジ側面と電極の間に一定の基準を満たす密度又は表面の緻密さを有する、酸化ジルコニウム等からなる絶縁膜を形成する方法が示されている。

特開２００５−５１１３７号公報 特開２００７−１３４４４５号公報

しかしながら、特許文献１の方法では、絶縁膜と白金系金属からなる密着層とでは材質が大きく異なるためにデバイス作製上のプロセスが煩雑化し、デバイスの光学的特性に影響を与え、歩留まり低下の原因になるという問題点があった。

又、特許文献２の方法では、絶縁膜を成膜する途中で成膜条件を変化させる必要があり、作製プロセスが煩雑化するという問題点があった。さらに、膜質の改善だけでは十分な密着強度が得られないという問題点があった。

この発明は上記のような問題点に鑑みてなされたものであり、製造プロセスを煩雑化させることなく歩留りの低下を抑え、絶縁膜と電極が十分な密着強度を有する電極窒化物半導体装置及びその製造方法の提供を目的とする。

本発明の窒化物半導体装置は、表面にリッジを有する第１導電型の半導体層と、半導体層上に積層され、少なくともリッジの両脇の掘り込み部底面を被覆する絶縁膜と、リッジの上面及び絶縁膜の表面に連続的に形成された電極と、を備え、絶縁膜は、粗面化処理によって凹凸部が形成された粗面化表面を有する。

又、本発明の窒化物半導体装置の製造方法は、（ａ）第１導電型の半導体層の表面にリッジを形成する工程と、（ｂ）少なくともリッジの両脇の掘り込み部底面に絶縁膜を被覆する工程と、（ｃ）絶縁膜表面に、粗面化処理によって凹凸部を有する粗面化表面を形成する工程と、（ｄ）リッジの上面及び絶縁膜の表面に連続的に電極を形成する工程と、を備える。

本発明の窒化物半導体装置において、絶縁膜は粗面化処理によって凹凸部が形成された粗面化表面を有する。これにより、製造プロセスを煩雑化させることなく歩留りの低下を抑え、絶縁膜と電極が十分な密着強度を有する。

又、本発明の窒化物半導体装置の製造方法は、絶縁膜表面に、粗面化処理によって凹凸部を有する粗面化表面を形成する工程を備えることにより、製造プロセスを煩雑化させることなく歩留りの低下を抑え、絶縁膜と電極が十分な密着強度を有する。

（実施の形態１）
＜構成＞
図１は、実施の形態１に係る窒化物半導体装置の要部断面図である。実施の形態１に係る窒化物半導体装置は、ｐ型の窒化物半導体からなるｐ型半導体層１と、その上部表面に形成されたリッジ２と、リッジ２の側面から該側面下部と繋がるｐ型半導体層１の上面を被覆するように設けられた絶縁膜３と、絶縁膜３の表面に形成された粗面化表面４と、を備えている。さらに、リッジ２の上面と粗面化表面４を覆うようにｐ型電極５が設けられている。絶縁膜３は例えばＳｉＯ₂である。

すなわち、実施の形態１に係る窒化物半導体装置は、表面にリッジ２を有する第１導電型の半導体層としてのｐ型半導体層１と、ｐ型半導体層１上に積層され、少なくともリッジ２の両脇の掘り込み部底面を被覆する絶縁膜３と、リッジ２の上面及び絶縁膜３の表面に連続的に形成された電極としてのｐ型電極５と、を備え、絶縁膜３は、粗面化処理によって凹凸部が形成された粗面化表面４を有する。これにより、ｐ型電極５が絶縁膜３から剥離することを抑制し、半導体装置の動作電圧のばらつきを抑えて低くすることが可能である。さらに、新たな材料を導入しないため、作成プロセスやデバイス形状に大きな変更を要さない。そのため、デバイス特性を維持し、プロセスを煩雑化させることなく歩留りの低下を抑えることができる。

図２は、図１に示した窒化物半導体装置の全体を示す断面図である。下層から順に、ｎ型電極８、ｎ−ＧａＮ基板９、ｎ−ＡｌＧａＮクラッド層１０、ｎ−ＧａＮガイド層１１、活性層１２、ｐ−ＧａＮガイド層１３、ｐ−ＡｌＧａＮクラッド層１４、ｐ−ＧａＮコンタクト層１５が積層されている。ｐ−ＡｌＧａＮクラッド層１４、ｐ−ＧａＮコンタクト層１５において、リッジが形成されており、リッジの側面から該側面下部と繋がるｐ−ＡｌＧａＮクラッド層１４の上面にかけて絶縁膜３が設けられ、さらにリッジ２の上面及びリッジ２側面及び底面の絶縁膜の粗面化表面４を覆うようにｐ型電極５が設けられている。

＜製造工程＞
次に、図１に示した実施の形態１に係る窒化半導体装置の製造工程を図３に示す。まず、ｐ型半導体層１表面に転写技術を用いてレジストパターン（図示せず）を形成し、このレジストパターンをマスク材としてｐ型半導体層１をエッチングして、リッジ２を形成する（図３（ａ））。リッジ幅は１．５μｍ程度とする。リッジ２形成のためのエッチングにはドライエッチングが用いられる。ドライエッチングとして、ＩＣＰ（高周波誘導結合プラズマ）やＲＩＥ（反応性イオンエッチング）、ＥＣＲ（電子サイクロン共鳴）等によるエッチングを用いることが可能である。エッチングガスとしては塩素（Ｃｌ）系ガスが用いられる。エッチング深さはデバイスの特性に応じて変化するが、およそ０．５μｍ程度である。

その後、リッジ２の側面から該側面下部と繋がるｐ型半導体層１の上面にかけて、絶縁膜３を形成する（図３（ｂ））。絶縁膜３の形成法としては、蒸着法、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法等を用いることが出来る。絶縁膜３の膜厚はデバイスの光学特性により決定されるもので、例えば２００ｎｍ程度の膜厚が必要となる。デバイスの作製上、クラッド層との屈折率差を確保して安定な光閉じ込めを実現するためにはＳｉＯ₂（酸化珪素）が望ましいため、絶縁膜３はＳｉＯ₂膜３として説明するが、Ｓｉ₃Ｎ₄（窒化珪素）やＳｉＯＮ（酸窒化珪素）、その他の光学特性を満たす材料であっても良い。

すなわち、絶縁膜３は酸化シリコンを含む膜である。これにより、安定したレーザ発振が可能となる。

次に、ＳｉＯ₂膜３に粗面化表面４を形成する（図３（ｂ））。粗面化表面形成法としては、プラズマ処理、スパッタ法、ウェットエッチング処理等を用いてＳｉＯ₂膜３の表面から不均一にＳｉＯ₂を除去することによりミクロな凹凸を形成し、これを粗面化表面４とする。プラズマ処理では、例えばＣＦ₄やＳＦ₆等、スパッタ処理ではＡｒイオン等の不活性ガスによるエッチングが可能である。ウェットエッチングでは濃度を調整してエッチングレートを制御したバッファードフッ酸等が用いることが出来る。

すなわち、実施の形態１の窒化物半導体装置の製造方法では、粗面化処理として絶縁膜をエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

粗面化処理の一例として絶縁膜をプラズマエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

あるいは、粗面化処理として絶縁膜をイオンエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

あるいは、粗面化処理として絶縁膜をウェットエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

又、粗面化表面４はｐ型電極５との密着性向上のために用いるものであるので、表面の凹凸は均一に形成されても良いし、密着性が得られる範囲内で不均一に形成されても良い。

粗面化表面４を形成後、リッジ２上面、及びリッジ２両側の側面から掘り込み部底面の粗面化絶縁膜表面４を覆うように、ｐ型電極５を形成する（図３（ｃ））。この際、リッジ側壁から掘り込み底面部にかけて、例えば両側３μｍまでを覆うようにｐ型電極５を形成する。ｐ型電極５の、リッジ２の掘り込み底面部を覆う面積は、リッジの上面に形成される面積よりも大きいことが望ましい。

すなわち、リッジ２の掘り込み部底面上に形成される電極としてのｐ型電極５の面積は、リッジ２上面に形成されるｐ型電極５の面積の１倍以上である。これにより、ｐ型電極５の剥離を防止でき、安定して低抵抗なｐ型電極５を得ることができる。

ｐ型電極５は、蒸着法、スパッタ法等により電極材料を成膜し、リフトオフ法により選択的にリッジ２上部とリッジ２側面の粗面化表面４上に連続して形成する。ｐ型電極５の材料は、ｐ型半導体層１とオーミックコンタクトが得られる材料であれば良い。例えば白金族金属としてパラジウム（Ｐｄ）を含む材料により構成されていることが好ましく、さらにはパラジウム（Ｐｄ）、タンタル（Ｔａ）を積層して構成するとより好ましい。さらに、Ｐ型電極５形成後、酸素を含む雰囲気中で熱処理を行うことでオーミック特性を得ることが可能となる。

すなわち、実施の形態１に係る窒化物半導体装置の製造方法は、（ａ）第１導電型の半導体層としてのｐ型半導体層１の表面にリッジ２を形成する工程と、（ｂ）少なくともリッジ２の両脇の掘り込み部底面に絶縁膜３を被覆する工程と、（ｃ）絶縁膜３表面に、粗面化処理によって凹凸を有する粗面化表面４を形成する工程と、（ｄ）リッジ２の上面及び絶縁膜３の表面に連続的に電極としてのｐ型電極５を形成する工程と、を備える。これにより、ｐ型電極５の剥離を抑制し安定して低抵抗なｐ型電極５を得ることができる。

さらに、p型電極５としての電極は白金族を主成分とする。これにより、ｐ型電極５とｐ型半導体層とで良好なオーミックコンタクトを形成し、安定して低抵抗なｐ型電極５を得ることができ、通電中の動作電圧変動が抑制される。これにより動作時の発熱も減少し、高出力が安定した動作が可能になる。

又、ｐ型電極５としての電極はＰｄとＴａを積層して形成される。これにより、ｐ型電極５とｐ型半導体層とで良好なオーミックコンタクトを形成し、安定して低抵抗なｐ型電極５を得ることができ、通電中の動作電圧変動が抑制される。これにより動作時の発熱も減少し、高出力が安定した動作が可能になる。

＜ファン・デル・ワールス力＞
次に、粗面化処理による密着力の改善について説明する。絶縁膜３とｐ型電極５との間に働く引力はファン・デル・ワールス力であり、接触面積が大きいほど密着力は強くなる。

例えば、蒸着法により絶縁膜３を形成すると、膜厚の増加に伴い非常にミクロな樹枝状の表面が成長して行くため表面積は非常に大きな値となるが、最表面は密度が小さく非常に脆い状態にある。

この状態で電極を蒸着した様子を図４に示す。絶縁膜３の最表面の密度が小さいため、この部分が容易に壊れる結果、ｐ型電極５は絶縁膜３から容易に剥離する。又、ｐ型電極５はミクロな樹枝状の隙間に入り込めないため、有効な接触面積が確保できない状態となる。

しかし、実施の形態１では絶縁膜３を形成した後、絶縁膜３に粗面化処理を行うことによって脆い樹枝状の最表面層を除去し、例えば２０ｎｍ以上のある程度マクロな凹凸を形成する。この凹凸が形成された絶縁膜３の表面層が粗面化表面４となり、この様子を模式的に図５に示す。

これにより、有効な接触面積を増加させてｐ型電極５と絶縁膜３との密着力を改善することが出来る。

密着力だけを考えると粗面化表面４の凹凸は大きいほど良い。しかし、絶縁膜３はリッジの側壁部及びそれに近接した領域に存在して導波路を形成するため、絶縁膜３の揺らぎは光散乱を招く。そのため、粗面化表面４の粗さは光の波長の約１／２以下にする必要がある。光の波長が４００ｎｍの青紫色ＬＥＤでは、屈折率を２とすると１００ｎｍ以下となる。以上より粗面化表面４のＲＭＳは３μｍ四方の領域において、２０ｎｍ以上２００ｎｍ以下、より好ましくは２０ｎｍ以上１００ｎｍ以下が望ましい。ここでＲＭＳとは、表面の高さの平均線から測定曲線までの偏差の２乗を平均した値の平方根のことであり、粗さを表す指標となる。このような粗面化表面４を得るためにはここに示した、プラズマ処理、イオンスパッタ、ウェットエッチング以外のプロセスを用いても良い。

すなわち、粗面化表面４は、いずれの３μｍ四方の領域においてもＲＭＳが２０ｎｍ〜２００ｎｍである。これにより、粗面化表面４とｐ型電極５の密着性が向上し、ｐ型電極５の剥離を抑制できる。その結果、半導体装置の動作電圧のばらつきを抑え、安定して低くすることが可能である。

＜微粒子エッチング＞
次に、粗面化表面４を得る別の方法として微粒子エッチングについて説明する。微粒子エッチングによって粗面化表面４を形成する工程を図６に示す。

まず、ｐ型半導体層１の上部に絶縁膜３を形成する（図６（ａ））。ここで、絶縁膜３はＳｉＯ₂膜であるとする。

次に、溶液に溶かした粒径約５０ｎｍのＳｉＯ₂微粒子１６をＳｉＯ₂膜３の表面に塗布する（図６（ｂ））。

そして、例えばプラズマエッチングにより５０ｎｍ程度のエッチングを行う（図６（ｃ））。エッチングによってＳｉＯ₂微粒子１６は殆どエッチングされてしまうが、残存するＳｉＯ₂微粒子１６を除去する。これによってＳｉＯ₂膜３に粗面化表面４が形成される（図６（ｄ））。

すなわち、粗面化処理として絶縁膜３にマスクとして微粒子としてのＳｉＯ₂微粒子１６を吸着させてエッチングを行う。塗布することで形成可能なマスクを用いた簡便なエッチングにより、より確実に粗面化表面を形成することが可能になる。これにより、ｐ型電極５との密着性が向上するため、安定して低抵抗な電極を形成することが可能である。

＜イオン衝突＞
又、粗面化表面４を形成する別の方法としては、エッチングを行う前に絶縁膜３中にＭｇ等のイオンを注入して衝撃を与えることが出来る。これによりエッチングに不均一性を生じさせて、粗面化表面４を形成する。

すなわち、粗面化処理として絶縁膜３にイオンを注入した後に、エッチングを行う。これにより、絶縁膜３の粗面化を意図的に制御でき、よりｐ型電極５との密着性が向上するため、安定して低抵抗な電極を形成することが可能である。

＜効果＞
すなわち、実施の形態１に係る窒化物半導体装置は、表面にリッジ２を有する第１導電型の半導体層としてのｐ型半導体層１と、ｐ型半導体層１上に積層され、少なくともリッジ２の両脇の掘り込み部底面を被覆する絶縁膜３と、リッジ２の上面及び絶縁膜３の表面に連続的に形成された電極としてのｐ型電極５と、を備え、絶縁膜３は、粗面化処理によって凹凸部が形成された粗面化表面４を有する。これにより、ｐ型電極５が絶縁膜３から剥離することを抑制し、半導体装置の動作電圧のばらつきを抑えて低くすることが可能である。さらに、新たな材料を導入しないため、作成プロセスやデバイス形状に大きな変更を要さない。そのため、デバイス特性を維持し、プロセスを煩雑化させることなく歩留りの低下を抑えることができる。

さらに、粗面化表面４は、いずれの３μｍ四方の領域においてもＲＭＳが２０ｎｍ〜２００ｎｍである。これにより、粗面化表面４とｐ型電極５の密着性が向上し、ｐ型電極５の剥離を抑制できる。その結果、半導体装置の動作電圧のばらつきを抑え、安定して低くすることが可能である。

又、絶縁膜３は酸化シリコンを含む膜である。これにより、安定したレーザ発振が可能となる。

さらに、p型電極５としての電極は白金族を主成分とする。これにより、ｐ型電極５とｐ型半導体層とで良好なオーミックコンタクトを形成し、安定して低抵抗なｐ型電極５を得ることができ、通電中の動作電圧変動が抑制される。これにより動作時の発熱も減少し、高出力が安定した動作が可能になる。

又、ｐ型電極５としての電極はＰｄとＴａを積層して形成される。これにより、ｐ型電極５とｐ型半導体層とで良好なオーミックコンタクトを形成し、安定して低抵抗なｐ型電極５を得ることができ、通電中の動作電圧変動が抑制される。これにより動作時の発熱も減少し、高出力が安定した動作が可能になる。

さらに、リッジ２の掘り込み部底面上に形成される電極としてのｐ型電極５の面積は、リッジ２上面に形成されるｐ型電極５の面積の１倍以上である。これにより、ｐ型電極５の剥離を防止でき、安定して低抵抗なｐ型電極５を得ることができる。

又、実施の形態１に係る窒化物半導体装置の製造方法は、（ａ）第１導電型の半導体層としてのｐ型半導体層１の表面にリッジ２を形成する工程と、（ｂ）少なくともリッジ２の両脇の掘り込み部底面に絶縁膜３を被覆する工程と、（ｃ）絶縁膜３表面に、粗面化処理によって凹凸部を有する粗面化表面４を形成する工程と、（ｄ）リッジ２の上面及び絶縁膜３の表面に連続的に電極としてのｐ型電極５を形成する工程と、を備える。これにより、ｐ型電極５の剥離を抑制し安定して低抵抗なｐ型電極５を得ることができる。

さらに、実施の形態１の窒化物半導体装置の製造方法では、粗面化処理として絶縁膜３をエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

そして、粗面化処理として絶縁膜３をプラズマエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

あるいは、粗面化処理として絶縁膜３をイオンエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

あるいは、粗面化処理として絶縁膜３をウェットエッチングする。これにより、ｐ型電極５の剥離を抑制でき、安定して低抵抗なｐ型電極を得ることができる。

すなわち、粗面化処理として絶縁膜３にマスクとして微粒子としてのＳｉＯ₂微粒子１６を吸着させてエッチングを行う。塗布することで形成可能なマスクを用いた簡便なエッチングにより、より確実に粗面化表面４を形成することが可能になる。これにより、ｐ型電極５との密着性が向上するため、安定して低抵抗な電極を形成することが可能である。

すなわち、粗面化処理として絶縁膜３にイオンを注入した後に、エッチングを行う。これにより、絶縁膜３の粗面化を意図的に制御でき、よりｐ型電極５との密着性が向上するため、安定して低抵抗な電極を形成することが可能である。

（実施の形態２）
実施の形態２に係る窒化物半導体装置は、実施の形態１における粗面化表面４の凹凸を規則的に制御して形成したものである。実施の形態２に係る窒化物半導体装置において、絶縁膜３とその表面の粗面化表面４を図７に示す。この点以外は実施の形態１の窒化物半導体装置と同一であるため、説明は省略する。

このような規則的な凹凸を有する粗面化表面４は、レーザで絶縁膜３をエッチングすることによって形成しても良い。

凹凸部のアスペクト比（幅：深さ）を例えば２にすると、投影面積に比べて粗面化表面の表面積は約５倍増加する。実質的な有効接触面積を考慮すると、掘り込み部底面の絶縁膜表面において、凹凸による表面積の増加は、粗面化表面の正面視における投影面積に比べて１．５倍〜２０倍、より好ましくは１．５倍〜１０倍以下であることが望ましい。

すなわち、粗面化表面４は、平面視における投影面積に対して１．５〜１０倍の表面積を有する。粗面化表面４の表面積が増加することにより、ｐ型電極５と粗面化表面４との密着性が向上し、ｐ型電極５の剥離を抑止することができる。

＜効果＞
実施の形態２の窒化物半導体装置において、粗面化表面４は、平面視における投影面積に対して１．５〜１０倍の表面積を有する。粗面化表面４の表面積が増加することにより、ｐ型電極５と粗面化表面４との密着性が向上し、ｐ型電極５の剥離を抑止することができる。

（実施の形態３）
実施の形態３に係る窒化物半導体装置における絶縁膜３と、その表面に形成された粗面化表面４、及びその上部に積層されたｐ型電極５を図８に示す。実施の形態３では粗面化表面４の凹凸の形状が逆テーパー形状になっている点が、実施の形態１又は実施の形態２と異なる。それ以外の点については実施の形態１又は実施の形態２と同様であるため、説明を省略する。

絶縁膜３に対し異方性のウェットエッチングを行うことによって、粗面化表面４として逆テーパー形状の凹凸を形成する。そして、斜め方向にも入り込むことの出来る成膜法で電極５を形成する。

すなわち、粗面化表面４に形成された凹凸部は、逆テーパー形状である。凹凸部を逆テーパー形状にすることによって、表面積が増加することに加え、錨が引っ掛かるようにマクロな形状効果でｐ型電極５の剥離を抑制することが出来る。

＜効果＞
実施の形態３に係る窒化物半導体装置において、粗面化表面４に形成された凹凸部は、逆テーパー形状である。凹凸部を逆テーパー形状にすることによって、表面積が増加することに加え、錨が引っ掛かるようにマクロな形状効果でｐ型電極５の剥離を抑制することが出来る。

実施の形態１に係る窒化物半導体装置の一部断面図である。 実施の形態１に係る窒化物半導体装置の断面図である。 実施の形態１に係る窒化物半導体装置の製造工程を示す断面図である。 従来技術における、酸化膜と電極との接触面を示した図である。 実施の形態１における、酸化膜と電極との接触面を示した図である。 実施の形態１に係る窒化物半導体装置の製造工程を示す断面図である。 実施の形態２に係る窒化物半導体装置の粗面化表面を示した図である。 実施の形態３に係る窒化物半導体装置の粗面化表面を示した図である。

符号の説明

１ ｐ型半導体層、２ リッジ、３ 絶縁膜、４ 粗面化表面、５ ｐ型電極、８ ｎ型電極、９ ｎ−ＧａＮ基板、１０ ｎ−ＡｌＧａＮクラッド層、１１ ｎ−ＧａＮガイド層、１２ 活性層、１３ ｐ−ＧａＮガイド層、１４ ｐ−ＡｌＧａＮクラッド層、１５ ｐ−ＧａＮコンタクト層、１６ ＳｉＯ₂微粒子。

Claims (15)

1. 表面にリッジを有する第１導電型の半導体層と、
   前記半導体層上に積層され、少なくとも前記リッジの両脇の掘り込み部底面を被覆する絶縁膜と、
   前記リッジの上面及び前記絶縁膜の表面に連続的に形成された電極と、を備え、
   前記絶縁膜は、粗面化処理によって凹凸部が形成された粗面化表面を有する、窒化物半導体装置。
2. 前記粗面化表面は、いずれの３μｍ四方の領域においてもＲＭＳが２０ｎｍ〜２００ｎｍである、請求項１に記載の窒化物半導体装置。
3. 前記粗面化表面は、平面視における投影面積に対して１．５〜２０倍の表面積を有する、請求項１又は２に記載の窒化物半導体装置。
4. 前記粗面化表面に形成された凹凸部は、逆テーパー形状である、請求項１〜３のいずれかに記載の窒化物半導体装置。
5. 前記絶縁膜は酸化シリコンを含む、請求項１〜４のいずれかに記載の窒化物半導体装置。
6. 前記電極は白金族を主成分とする、請求項１〜５のいずれかに記載の窒化物半導体装置。
7. 前記電極はＰｄとＴａを積層して形成される、請求項１〜６のいずれかに記載の窒化物半導体装置。
8. 前記掘り込み部底面上に形成される前記電極の面積は、前記リッジ上面に形成される前記電極の面積の１倍以上である、請求項１〜７のいずれかに記載の窒化物半導体装置。
9. （ａ）第１導電型の半導体層の表面にリッジを形成する工程と、
   （ｂ）少なくとも前記リッジの両脇の掘り込み部底面に絶縁膜を被覆する工程と、
   （ｃ）前記絶縁膜表面に、粗面化処理によって凹凸部を有する粗面化表面を形成する工程と、
   （ｄ）前記リッジの上面及び前記絶縁膜の表面に連続的に電極を形成する工程と、
   を備える窒化物半導体装置の製造方法。
10. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜をエッチングする工程である、請求項９に記載の窒化物半導体装置の製造方法。
11. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜をプラズマエッチングする工程である、請求項１０に記載の窒化物半導体装置の製造方法。
12. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜をイオンエッチングする工程である、請求項１０に記載の窒化物半導体装置の製造方法。
13. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜をウェットエッチングする工程である、請求項１０に記載の窒化物半導体装置の製造方法。
14. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜にマスクとして微粒子を吸着させてエッチングを行う工程である、請求項１０に記載の窒化物半導体装置の製造方法。
15. 前記工程（ｃ）において、前記粗面化処理は前記絶縁膜にイオンを注入した後に、エッチングを行う工程である、請求項１０に記載の窒化物半導体装置の製造方法。

Images