JP2000228371A - 化合物半導体装置および通信装置 - Google Patents
化合物半導体装置および通信装置Info
- Publication number
- JP2000228371A JP2000228371A JP11028085A JP2808599A JP2000228371A JP 2000228371 A JP2000228371 A JP 2000228371A JP 11028085 A JP11028085 A JP 11028085A JP 2808599 A JP2808599 A JP 2808599A JP 2000228371 A JP2000228371 A JP 2000228371A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- compound semiconductor
- ohmic electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 Ｉｎが含まれる化合物半導体に対する従来技
術の Ａｕ／Ｍｏ／Ｎｉ／ Ａｕ−Ｇｅ合金からなる４層
構造のオーミック電極は、アニール温度が３００℃から
４００℃まで上昇する間にコンタクト抵抗が１０倍以上
増大する。また３５０℃以上のアニールによってアロイ
層が所定の電極パターンから横方向にはみ出した形で形
成される。 【解決手段】 従来技術電極の Ａｕ−Ｇｅ合金層とＮ
ｉ層との間にＷ層を設ける。Ｗ層の膜厚は５ｎｍ〜２０
ｎｍの範囲にあることが望ましい。 【効果】 耐熱環境性に優れた化合物半導体装置及び通
信装置を実現できる。
術の Ａｕ／Ｍｏ／Ｎｉ／ Ａｕ−Ｇｅ合金からなる４層
構造のオーミック電極は、アニール温度が３００℃から
４００℃まで上昇する間にコンタクト抵抗が１０倍以上
増大する。また３５０℃以上のアニールによってアロイ
層が所定の電極パターンから横方向にはみ出した形で形
成される。 【解決手段】 従来技術電極の Ａｕ−Ｇｅ合金層とＮ
ｉ層との間にＷ層を設ける。Ｗ層の膜厚は５ｎｍ〜２０
ｎｍの範囲にあることが望ましい。 【効果】 耐熱環境性に優れた化合物半導体装置及び通
信装置を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明はＩｎが含まれる化合
物半導体に対するオーミック電極を具備した化合物半導
体装置及び通信装置に関する。
物半導体に対するオーミック電極を具備した化合物半導
体装置及び通信装置に関する。
【０００２】
【従来の技術】Ｉｎが含まれるｎ型化合物半導体層に対
するオーミック電極の従来技術としては、 Ａｕ(膜厚３
００ｎｍ)／Ｍｏ(膜厚５０ｎｍ)／Ｎｉ(膜厚１０ｎｍ)
／ Ａｕ−Ｇｅ合金(膜厚６０ｎｍ、以降ＡｕＧｅと略
す。）からなる４層構造のオーミック電極を、ＩｎＰ系
ＨＥＭＴのオーミック電極として用いる技術が、１９９
４年秋季、第５５回応用物理学会学術講演会、講演予稿
集１９ａ−Ｗ−１０（ｐ１０７０）に記載されている。
このオーミック電極は、３６０℃、２分間のアロイ化処
理によって半導体中のＩｎがＡｕ／Ｎｉ／ＡｕＧｅ電極
の最表面まで拡散するのを抑止するために、Ｍｏ層をバ
リア層として導入したものである。
するオーミック電極の従来技術としては、 Ａｕ(膜厚３
００ｎｍ)／Ｍｏ(膜厚５０ｎｍ)／Ｎｉ(膜厚１０ｎｍ)
／ Ａｕ−Ｇｅ合金(膜厚６０ｎｍ、以降ＡｕＧｅと略
す。）からなる４層構造のオーミック電極を、ＩｎＰ系
ＨＥＭＴのオーミック電極として用いる技術が、１９９
４年秋季、第５５回応用物理学会学術講演会、講演予稿
集１９ａ−Ｗ−１０（ｐ１０７０）に記載されている。
このオーミック電極は、３６０℃、２分間のアロイ化処
理によって半導体中のＩｎがＡｕ／Ｎｉ／ＡｕＧｅ電極
の最表面まで拡散するのを抑止するために、Ｍｏ層をバ
リア層として導入したものである。
【０００３】
【発明が解決しようとする課題】上記従来技術電極を、
Ｓｉをドーパントとして含む、キャリア濃度３×１０19
ｃｍ-3、膜厚１６０ｎｍのｎ型ＩｎＧａＡｓ層に対する
オーミック電極として設け、コンタクト抵抗のアニール
温度依存性をＴＬＭ測定によって調べた。その結果、図
１の特性線１０１に示すようにアニール温度が３００℃
から４００℃まで上昇する間に、コンタクト抵抗が８×
１０-8から１．８×１０-6Ωｃｍ2に１０倍以上増大す
ることが判明した。通常オーミック電極として用いられ
るコンタクト抵抗の最大値（約１×10-6Ωｃｍ2）を超
える場合があることも判明した。
Ｓｉをドーパントとして含む、キャリア濃度３×１０19
ｃｍ-3、膜厚１６０ｎｍのｎ型ＩｎＧａＡｓ層に対する
オーミック電極として設け、コンタクト抵抗のアニール
温度依存性をＴＬＭ測定によって調べた。その結果、図
１の特性線１０１に示すようにアニール温度が３００℃
から４００℃まで上昇する間に、コンタクト抵抗が８×
１０-8から１．８×１０-6Ωｃｍ2に１０倍以上増大す
ることが判明した。通常オーミック電極として用いられ
るコンタクト抵抗の最大値（約１×10-6Ωｃｍ2）を超
える場合があることも判明した。
【０００４】さらに３５０℃以上のアニールによって、
アロイ層が所定の電極パターンから横方向にはみ出した
形で形成されることも、電極部の顕微鏡観察から判明し
た。
アロイ層が所定の電極パターンから横方向にはみ出した
形で形成されることも、電極部の顕微鏡観察から判明し
た。
【０００５】以上のことは、半導体素子の作製プロセス
において加わる３５０℃〜４００℃程度の熱によって電
極が劣化することを示唆している。また、半導体素子の
動作時の環境温度によっても電極が劣化することを示唆
している。
において加わる３５０℃〜４００℃程度の熱によって電
極が劣化することを示唆している。また、半導体素子の
動作時の環境温度によっても電極が劣化することを示唆
している。
【０００６】
【課題を解決するための手段】Ａｕ／Ｍｏ／Ｎｉ／Ａｕ
Ｇｅ電極のＡｕＧｅ層とＮｉ層との間に、Ｗ層を設け
る。Ｗ層の膜厚は５ｎｍ〜２０ｎｍの範囲にあることが
望ましい。
Ｇｅ電極のＡｕＧｅ層とＮｉ層との間に、Ｗ層を設け
る。Ｗ層の膜厚は５ｎｍ〜２０ｎｍの範囲にあることが
望ましい。
【０００７】ここで、Ｗ層はＮｉの半導体層中への拡散
バリアとして働く。 ＲＢＳ法による分析結果から、図
１の特性線１０１で示される従来技術の電極（ Ａｕ／
Ｍｏ／Ｎｉ／ＡｕＧｅ ）における劣化の原因が、 ３０
０℃以上のアニール処理によって、Ｎｉが主体となって
ＡｕＧｅと共に半導体層中深くまで拡散することによる
ものであることが判明し、これを抑止するためにＷ層を
導入した。
バリアとして働く。 ＲＢＳ法による分析結果から、図
１の特性線１０１で示される従来技術の電極（ Ａｕ／
Ｍｏ／Ｎｉ／ＡｕＧｅ ）における劣化の原因が、 ３０
０℃以上のアニール処理によって、Ｎｉが主体となって
ＡｕＧｅと共に半導体層中深くまで拡散することによる
ものであることが判明し、これを抑止するためにＷ層を
導入した。
【０００８】
【発明の実施の形態】Ａｕ(膜厚３０ｎｍ)／Ｍｏ(膜厚
５０ｎｍ)／Ｎｉ(膜厚１０ｎｍ)／Ｗ(膜厚１０ｎｍ)／
ＡｕＧｅ(膜厚６０ｎｍ)５層電極をｎ型ＩｎＧａＡｓ層
に対するオーミック電極として設け、熱処理によるコン
タクト抵抗の変化をＴＬＭ測定によって調べた結果を、
図１の特性線１０２に示す。ｎ型ＩｎＧａＡｓ層は、図
１の特性線１０１に示した特性を得るときに用いられた
ものと同様に、ドーパントはＳｉ、キャリア濃度は３×
１０19ｃｍ-3、膜厚は１６０ｎｍとした。
５０ｎｍ)／Ｎｉ(膜厚１０ｎｍ)／Ｗ(膜厚１０ｎｍ)／
ＡｕＧｅ(膜厚６０ｎｍ)５層電極をｎ型ＩｎＧａＡｓ層
に対するオーミック電極として設け、熱処理によるコン
タクト抵抗の変化をＴＬＭ測定によって調べた結果を、
図１の特性線１０２に示す。ｎ型ＩｎＧａＡｓ層は、図
１の特性線１０１に示した特性を得るときに用いられた
ものと同様に、ドーパントはＳｉ、キャリア濃度は３×
１０19ｃｍ-3、膜厚は１６０ｎｍとした。
【０００９】特性線１０２に示したように、本発明の電
極は、４００℃アニールによってもコンタクト抵抗は約
２×10-7Ωｃｍ2であり、従来技術の電極（特性線１０
１）の場合よりはるかに低い値が得られた。このこと
は、 Ｎｉの半導体層中への拡散が大幅に抑止されてい
るという、４００℃アニール後のサンプルのＲＢＳ法分
析結果により裏付けられた。
極は、４００℃アニールによってもコンタクト抵抗は約
２×10-7Ωｃｍ2であり、従来技術の電極（特性線１０
１）の場合よりはるかに低い値が得られた。このこと
は、 Ｎｉの半導体層中への拡散が大幅に抑止されてい
るという、４００℃アニール後のサンプルのＲＢＳ法分
析結果により裏付けられた。
【００１０】実施例１ 本発明を発光波長１．５５μｍの幹線系光通信用半導体
レーザーに適用した実施例１を図２を用いて説明する。
周知のＭＯＣＶＤ法を用いてＳｎをドーパントとして含
むキャリア濃度１〜２×１０１８ｃｍ−３のｎ型ＩｎＰ
基板１０上に、多重量子井戸活性層１１、Ｚｎをドーパ
ントとして含むキャリア濃度５×１０１７ｃｍ−３、膜
厚２μｍのｐ型ＩｎＰクラッド層１２、Ｚｎをドーパン
トとして含むキャリア濃度２×１０１９ｃｍ−３、膜厚
２００ｎｍのｐ型ＩｎＧａＡｓコンタクト層１３を順次
成長させる。このとき多重量子井戸活性層１１は、５層
からなる膜厚７ｎｍのアンドープＩｎＧａＡｓＰ井戸層
と、６層からなる膜厚８ｎｍのアンドープＩｎＧａＡｓ
Ｐ障壁層を、交互に順次積層したものである。
レーザーに適用した実施例１を図２を用いて説明する。
周知のＭＯＣＶＤ法を用いてＳｎをドーパントとして含
むキャリア濃度１〜２×１０１８ｃｍ−３のｎ型ＩｎＰ
基板１０上に、多重量子井戸活性層１１、Ｚｎをドーパ
ントとして含むキャリア濃度５×１０１７ｃｍ−３、膜
厚２μｍのｐ型ＩｎＰクラッド層１２、Ｚｎをドーパン
トとして含むキャリア濃度２×１０１９ｃｍ−３、膜厚
２００ｎｍのｐ型ＩｎＧａＡｓコンタクト層１３を順次
成長させる。このとき多重量子井戸活性層１１は、５層
からなる膜厚７ｎｍのアンドープＩｎＧａＡｓＰ井戸層
と、６層からなる膜厚８ｎｍのアンドープＩｎＧａＡｓ
Ｐ障壁層を、交互に順次積層したものである。
【００１１】次に、ｐ型ＩｎＧａＡｓコンタクト層１３
上の所望の位置に、周知のホトリソグラフィ技術を用い
て所定の形状を有するホトレジストパターンを形成し、
当該レジストパターンをマスクに、周知の反応性イオン
エッチング法とウエットエッチング法により、開口部の
ｐ型ＩｎＧａＡｓコンタクト層１３、ｐ型ＩｎＰクラッ
ド層１２、多重量子井戸活性層１１、及びｎ型ＩｎＰ基
板１０をエッチングし、最終的にｎ型ＩｎＰ基板１０表
面から深さ５００ｎｍまでエッチングする。
上の所望の位置に、周知のホトリソグラフィ技術を用い
て所定の形状を有するホトレジストパターンを形成し、
当該レジストパターンをマスクに、周知の反応性イオン
エッチング法とウエットエッチング法により、開口部の
ｐ型ＩｎＧａＡｓコンタクト層１３、ｐ型ＩｎＰクラッ
ド層１２、多重量子井戸活性層１１、及びｎ型ＩｎＰ基
板１０をエッチングし、最終的にｎ型ＩｎＰ基板１０表
面から深さ５００ｎｍまでエッチングする。
【００１２】この後、ポリイミド膜１４を基板上全面に
塗布して段差部を平坦化し、エッチバック法によりポリ
イミド膜１４をエッチングしてｐ型ＩｎＧａＡｓコンタ
クト層１３を露出させる。
塗布して段差部を平坦化し、エッチバック法によりポリ
イミド膜１４をエッチングしてｐ型ＩｎＧａＡｓコンタ
クト層１３を露出させる。
【００１３】そして、基板表面側全面にＡｕ／Ｐｔ／Ｔ
ｉからなる積層金属膜を形成した後、ホトレジストから
なるｐ型オーミック電極パターンを形成し、イオンミリ
ング法によってこのレジストパターンをマスクに不要金
属を除去することによって、ｐ型オーミック電極１５を
形成する。
ｉからなる積層金属膜を形成した後、ホトレジストから
なるｐ型オーミック電極パターンを形成し、イオンミリ
ング法によってこのレジストパターンをマスクに不要金
属を除去することによって、ｐ型オーミック電極１５を
形成する。
【００１４】そして本発明のＡｕ／Ｍｏ／Ｎｉ／Ｗ／Ａ
ｕＧｅ５層構造電極を基板裏面全面に堆積した後、Ｎ2
雰囲気中にて４００℃、５分間のアロイ化処理を行なっ
てｎ型オーミック電極１６を形成することにより、図２
に示すような断面構造を有する発光波長１．５５μｍの
幹線系光通信用半導体レーザーが完成する。
ｕＧｅ５層構造電極を基板裏面全面に堆積した後、Ｎ2
雰囲気中にて４００℃、５分間のアロイ化処理を行なっ
てｎ型オーミック電極１６を形成することにより、図２
に示すような断面構造を有する発光波長１．５５μｍの
幹線系光通信用半導体レーザーが完成する。
【００１５】本実施例で作製した素子は、電極のコンタ
クト抵抗が低く耐熱性が高い本発明の効果を反映して、
室温、連続条件において発振波長は１．５５μｍ、発振
しきい値８〜９ｍＡ、発振効率０．５Ｗ／Ａと良好な発
振特性を示した。
クト抵抗が低く耐熱性が高い本発明の効果を反映して、
室温、連続条件において発振波長は１．５５μｍ、発振
しきい値８〜９ｍＡ、発振効率０．５Ｗ／Ａと良好な発
振特性を示した。
【００１６】なお本実施例では、基板表面側のｐ型オー
ミック電極１５を形成した後に裏面側のｎ型オーミック
電極１６を形成したが、ｎ型オーミック電極１６をｐ型
オーミック電極１５よりも先に形成してもよい。また、
ｐ型基板を用いてｐ型層とｎ型層の上下を反転させた
構造にしてもよい。
ミック電極１５を形成した後に裏面側のｎ型オーミック
電極１６を形成したが、ｎ型オーミック電極１６をｐ型
オーミック電極１５よりも先に形成してもよい。また、
ｐ型基板を用いてｐ型層とｎ型層の上下を反転させた
構造にしてもよい。
【００１７】実施例２ 実施例１で作製した半導体レーザーを２．４Ｇｂ／ｓ光
伝送システムの送信装置に採用した実施例２を図３を用
いて説明する。図３の２．４Ｇｂ／ｓ光伝送システムは
通信装置である送信装置２０と受信装置２１とが光ファ
イバー２２により接続されている。送信装置２０は、半
導体レーザー２３と、送信データを元に半導体レーザー
２３を駆動する送信回路２４と、半導体レーザー２３か
ら出射された光を通過させて送信データを送信する光フ
ァイバー２２を有している。
伝送システムの送信装置に採用した実施例２を図３を用
いて説明する。図３の２．４Ｇｂ／ｓ光伝送システムは
通信装置である送信装置２０と受信装置２１とが光ファ
イバー２２により接続されている。送信装置２０は、半
導体レーザー２３と、送信データを元に半導体レーザー
２３を駆動する送信回路２４と、半導体レーザー２３か
ら出射された光を通過させて送信データを送信する光フ
ァイバー２２を有している。
【００１８】本発明の電極を有する半導体レーザー２３
を用いた本実施例の送信装置は高温下での使用で劣化し
難いといえる。また、送信装置を８５℃の条件下で動作
させて信頼性を評価した結果、５０００時間以上にわた
って，エラー無く送信が可能であった。
を用いた本実施例の送信装置は高温下での使用で劣化し
難いといえる。また、送信装置を８５℃の条件下で動作
させて信頼性を評価した結果、５０００時間以上にわた
って，エラー無く送信が可能であった。
【００１９】実施例３ 実施例２の送信回路２５に使用する本発明の電極を有す
るヘテロ接合バイポーラトランジスタ（ＨＢＴ）の実施
例３を図４を用いて説明する。ＭＢＥ法を用いて、半絶
縁性ＩｎＰ基板３０上に、Ｓｉをドーパントとして含む
キャリア濃度５×１０19ｃｍ-3、膜厚６００ｎｍのｎ型
ＩｎＧａＡｓ層からなるサブコレクタ層３１、膜厚３０
０ｎｍのアンドープＩｎＧａＡｓ層からなるコレクタ層
３２、Ｂｅをドーパントとして含むキャリア濃度４×１
０19ｃｍ-3、膜厚５０ｎｍのｐ型ＩｎＧａＡｓ層からな
るベース層３３、膜厚１５０ｎｍのアンドープＩｎＧａ
Ａｓ層からなるスペーサ層３４、Ｓｉをドーパントとし
て含むキャリア濃度３×１０17ｃｍ-3、膜厚１００ｎｍ
のｎ型ＩｎＧａＡｓ層からなるエミッタ層３５、膜厚１
００ｎｍのアンドープＩｎＧａＡｓそうからなるスペー
サ層３６、及びＳｉをドーパントとして含むキャリア濃
度５×１０19ｃｍ-3、膜厚１５０ｎｍのｎ型ＩｎＧａＡ
ｓ層からなるコンタクト層３７を順次成長させ、コンタ
クト層３７上の所望の位置にＷＳｉからなるエミッタ電
極３８を形成する。
るヘテロ接合バイポーラトランジスタ（ＨＢＴ）の実施
例３を図４を用いて説明する。ＭＢＥ法を用いて、半絶
縁性ＩｎＰ基板３０上に、Ｓｉをドーパントとして含む
キャリア濃度５×１０19ｃｍ-3、膜厚６００ｎｍのｎ型
ＩｎＧａＡｓ層からなるサブコレクタ層３１、膜厚３０
０ｎｍのアンドープＩｎＧａＡｓ層からなるコレクタ層
３２、Ｂｅをドーパントとして含むキャリア濃度４×１
０19ｃｍ-3、膜厚５０ｎｍのｐ型ＩｎＧａＡｓ層からな
るベース層３３、膜厚１５０ｎｍのアンドープＩｎＧａ
Ａｓ層からなるスペーサ層３４、Ｓｉをドーパントとし
て含むキャリア濃度３×１０17ｃｍ-3、膜厚１００ｎｍ
のｎ型ＩｎＧａＡｓ層からなるエミッタ層３５、膜厚１
００ｎｍのアンドープＩｎＧａＡｓそうからなるスペー
サ層３６、及びＳｉをドーパントとして含むキャリア濃
度５×１０19ｃｍ-3、膜厚１５０ｎｍのｎ型ＩｎＧａＡ
ｓ層からなるコンタクト層３７を順次成長させ、コンタ
クト層３７上の所望の位置にＷＳｉからなるエミッタ電
極３８を形成する。
【００２０】次に、エミッタ電極３８をマスクにして、
燐酸、Ｈ2Ｏ2、Ｈ2Ｏの混合液をエッチング液として用
いたウェットエッチングを行なって、ベース層３３表面
を露出させる。次に周知のプラズマＣＶＤ法を用いて、
膜厚２００ｎｍのＳｉＯ2膜を全面に形成した後、周知
のホトリソグラフィ技術を用いて所定の形状を有するレ
ジストパターンを形成し、このレジストパターンの開口
部を介して、Ｃ2Ｆ6とＣＨＦ3の混合ガスをエッチング
ガスとして用いたプラズマエッチングによりベース電極
形成領域に形成されていたベース層３３表面を露出させ
る。この際、エミッタ電極３８等の側面上に、ＳｉＯ2
膜からなるサイドウォール３９が形成される。
燐酸、Ｈ2Ｏ2、Ｈ2Ｏの混合液をエッチング液として用
いたウェットエッチングを行なって、ベース層３３表面
を露出させる。次に周知のプラズマＣＶＤ法を用いて、
膜厚２００ｎｍのＳｉＯ2膜を全面に形成した後、周知
のホトリソグラフィ技術を用いて所定の形状を有するレ
ジストパターンを形成し、このレジストパターンの開口
部を介して、Ｃ2Ｆ6とＣＨＦ3の混合ガスをエッチング
ガスとして用いたプラズマエッチングによりベース電極
形成領域に形成されていたベース層３３表面を露出させ
る。この際、エミッタ電極３８等の側面上に、ＳｉＯ2
膜からなるサイドウォール３９が形成される。
【００２１】次に、電子ビーム蒸着法を用いて、Ａｕ／
Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ積層膜を全面に形成した
後、リフトオフ法を用いて不要部分を除去し、ベース電
極４０を形成する。
Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ積層膜を全面に形成した
後、リフトオフ法を用いて不要部分を除去し、ベース電
極４０を形成する。
【００２２】次に、ホトリソグラフィ技術を用いて、所
望の形状を有するホトレジストマスクを形成し、燐酸、
Ｈ2Ｏ2、Ｈ2Ｏの混合液をエッチング液として用いたウ
エットエッチングを行なって、サブコレクタ層３１表面
を露出させる。
望の形状を有するホトレジストマスクを形成し、燐酸、
Ｈ2Ｏ2、Ｈ2Ｏの混合液をエッチング液として用いたウ
エットエッチングを行なって、サブコレクタ層３１表面
を露出させる。
【００２３】次に、プラズマＣＶＤ法を用いて、膜厚３
００ｎｍのＳｉＯ２膜を全面に形成した後、ホトリソグ
ラフィ技術を用いて所定の形状を有するレジストパター
ンを形成し、このレジストパターンの開口部を介して、
Ｃ2Ｆ6とＣＨＦ3の混合ガスをエッチングガスとして用
いたプラズマエッチングによりコレクタ電極形成領域に
形成されていたサブコレクタ層３１表面を露出させる。
００ｎｍのＳｉＯ２膜を全面に形成した後、ホトリソグ
ラフィ技術を用いて所定の形状を有するレジストパター
ンを形成し、このレジストパターンの開口部を介して、
Ｃ2Ｆ6とＣＨＦ3の混合ガスをエッチングガスとして用
いたプラズマエッチングによりコレクタ電極形成領域に
形成されていたサブコレクタ層３１表面を露出させる。
【００２４】次に、ＥＢ蒸着法と抵抗加熱蒸着法を用い
て、膜厚６０ｎｍのＡｕＧｅ膜、膜厚１０ｎｍのＷ膜、
膜厚１０ｎｍのＮｉ膜、膜厚５０ｎｍのＭｏ膜、及び膜
厚２００ｎｍのＡｕ膜を順次積層して全面に堆積した
後、リフトオフ法を用いて不要部分を除去し、さらにＮ
2雰囲気中にて４００℃、５分間のアニールを行なって
金属層とサブコレクタ層３１をアロイ化させることによ
り、本発明のＡｕ／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅからなる
５層構造を有するコレクタ電極４１を形成し、ＩｎＧａ
Ａｓ／ＩｎＰ ＨＢＴが完成する。
て、膜厚６０ｎｍのＡｕＧｅ膜、膜厚１０ｎｍのＷ膜、
膜厚１０ｎｍのＮｉ膜、膜厚５０ｎｍのＭｏ膜、及び膜
厚２００ｎｍのＡｕ膜を順次積層して全面に堆積した
後、リフトオフ法を用いて不要部分を除去し、さらにＮ
2雰囲気中にて４００℃、５分間のアニールを行なって
金属層とサブコレクタ層３１をアロイ化させることによ
り、本発明のＡｕ／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅからなる
５層構造を有するコレクタ電極４１を形成し、ＩｎＧａ
Ａｓ／ＩｎＰ ＨＢＴが完成する。
【００２５】本実施例において、コレクタ電極４１を形
成する際にアロイ化のために４００℃、５分間のアニー
ルを行なっているが、サブコレクタ層３１のキャリア濃
度が５×１０19ｃｍ-3と高濃度であるため、アニール前
においてもコンタクト抵抗＝３．６×１０-7Ωｃｍ2の
良好なオーミック特性を示した。
成する際にアロイ化のために４００℃、５分間のアニー
ルを行なっているが、サブコレクタ層３１のキャリア濃
度が５×１０19ｃｍ-3と高濃度であるため、アニール前
においてもコンタクト抵抗＝３．６×１０-7Ωｃｍ2の
良好なオーミック特性を示した。
【００２６】さらにこの素子をＩＣ化するため層間絶縁
膜形成、配線層形成等３５０℃程度のプロセスを経た場
合にも、コンタクト抵抗＝４．２×１０-7Ωｃｍ2と初
期値からの劣化は小さく、実用に供することが出来るこ
とを確認できた。
膜形成、配線層形成等３５０℃程度のプロセスを経た場
合にも、コンタクト抵抗＝４．２×１０-7Ωｃｍ2と初
期値からの劣化は小さく、実用に供することが出来るこ
とを確認できた。
【００２７】上記各実施例では、半導体レーザーダイオ
ード、及びＩｎＧａＡｓ／ＩｎＰＨＢＴのｎ型オーミッ
ク電極に用いた場合を示したが、ＩｎＰ系ＨＥＭＴやＪ
ＦＥＴ等の、Ｉｎを含む化合物半導体層を電極とのコン
タクト層に用いている光・電子デバイスのオーミック電
極として適用できることは言うまでもない。また各実施
例では，本発明の電極の低抵抗金属層としてＡｕ単層膜
を用いた場合について示したが,この他Ａｕ／Ｐｔ／Ｔ
ｉ，Ａｕ／Ｔｉ，Ａｕ／Ｐｔ，Ａｕ／Ｃｒ等の積層膜を
用いた場合でも良い事は言うまでもない。
ード、及びＩｎＧａＡｓ／ＩｎＰＨＢＴのｎ型オーミッ
ク電極に用いた場合を示したが、ＩｎＰ系ＨＥＭＴやＪ
ＦＥＴ等の、Ｉｎを含む化合物半導体層を電極とのコン
タクト層に用いている光・電子デバイスのオーミック電
極として適用できることは言うまでもない。また各実施
例では，本発明の電極の低抵抗金属層としてＡｕ単層膜
を用いた場合について示したが,この他Ａｕ／Ｐｔ／Ｔ
ｉ，Ａｕ／Ｔｉ，Ａｕ／Ｐｔ，Ａｕ／Ｃｒ等の積層膜を
用いた場合でも良い事は言うまでもない。
【００２８】
【発明の効果】本発明によれば、 耐熱環境性に優れた
化合物半導体装置及び通信装置を実現できる。
化合物半導体装置及び通信装置を実現できる。
【図１】本発明と従来技術のオーミック電極におけるア
ニール温度とコンタクト抵抗の関係を示す図である。
ニール温度とコンタクト抵抗の関係を示す図である。
【図２】本発明の実施例１の半導体レーザーの断面図で
ある。
ある。
【図３】本発明の実施例２の２．４Ｇｂ／ｓ光伝送シス
テム図である。
テム図である。
【図４】本発明の実施例３のヘテロ接合バイポーラトラ
ンジスタの断面図である。
ンジスタの断面図である。
１０…ｎ型ＩｎＰ基板、 １１…多重量子井戸活性層、
１２…ｐ型ＩｎＰクラッド層、 １３…ｐ型ＩｎＧａＡ
ｓコンタクト層、１４…ポリイミド膜、１５…ｎ型Ａｕ
／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅオーミック電極、１６…ｐ
型Ａｕ／Ｐｔ／Ｔｉオーミック電極、２０… 送信装
置、 ２１…受信装置、２２…光ファイバー、２３…半
導体レーザー、２４…送信回路、 ２５…ＰＤ、２６…
受信回路、３０…半絶縁性ＩｎＰ基板、３１…ｎ型Ｉｎ
ＧａＡｓサブコレクタ層、３２…アンドープＩｎＧａＡ
ｓコレクタ層、３３…ｐ型ＩｎＧａＡｓベース層、３４
…アンドープＩｎＧａＡｓスペーサ層、３５…ｎ型Ｉｎ
ＧａＡｓエミッタ層、３６…アンドープＩｎＧａＡｓス
ペーサ層、３７…ｎ型ＩｎＧａＡｓコンタクト層、３８
…ＷＳｉエミッタ電極、３９…ＳｉＯ２サイドウォー
ル、４０…Ａｕ／Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔベース
電極、４１…Ａｕ／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅコレクタ
電極。
１２…ｐ型ＩｎＰクラッド層、 １３…ｐ型ＩｎＧａＡ
ｓコンタクト層、１４…ポリイミド膜、１５…ｎ型Ａｕ
／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅオーミック電極、１６…ｐ
型Ａｕ／Ｐｔ／Ｔｉオーミック電極、２０… 送信装
置、 ２１…受信装置、２２…光ファイバー、２３…半
導体レーザー、２４…送信回路、 ２５…ＰＤ、２６…
受信回路、３０…半絶縁性ＩｎＰ基板、３１…ｎ型Ｉｎ
ＧａＡｓサブコレクタ層、３２…アンドープＩｎＧａＡ
ｓコレクタ層、３３…ｐ型ＩｎＧａＡｓベース層、３４
…アンドープＩｎＧａＡｓスペーサ層、３５…ｎ型Ｉｎ
ＧａＡｓエミッタ層、３６…アンドープＩｎＧａＡｓス
ペーサ層、３７…ｎ型ＩｎＧａＡｓコンタクト層、３８
…ＷＳｉエミッタ電極、３９…ＳｉＯ２サイドウォー
ル、４０…Ａｕ／Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔベース
電極、４１…Ａｕ／Ｍｏ／Ｎｉ／Ｗ／ＡｕＧｅコレクタ
電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 真 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 4M104 AA04 AA07 BB05 BB09 BB10 BB13 BB15 BB16 BB18 BB28 CC01 DD34 DD64 DD65 DD68 DD79 EE09 FF03 FF17 GG04 GG06 GG09 GG12 HH15 5F003 BA11 BA92 BF03 BF06 BG03 BH07 BH08 BH18 BH99 BJ12 BJ16 BJ96 BJ99 BM03 BN06 BP11 BP12 BP32 BP42 BP93 5F073 AA74 BA02 CA12 CB03 CB22 EA28
Claims (5)
- 【請求項１】Ｉｎが含まれる化合物半導体に対するオー
ミック電極を有する化合物半導体装置において、上記オ
ーミック電極は上記化合物半導体の側からＡｕ−Ｇｅ合
金層、Ｗ層、Ｎｉ層、Ｍｏ層および１層以上の低抵抗金
属層がこの順序で積層された構造を有していることを特
徴とする化合物半導体装置。 - 【請求項２】上記Ｗ層の膜厚は５ｎｍ〜２０ｎｍの範囲
にあることを特徴とする請求項１記載の化合物半導体装
置。 - 【請求項３】半導体レーザーと、送信データを元に上記
半導体レーザーを駆動する送信回路と、上記半導体レー
ザーから出射された光を通過させて上記送信データを送
信する光ファイバーを有する通信装置において、上記半
導体レーザーはＩｎが含まれる化合物半導体と、該化合
物半導体上に対するオーミック電極を有しており、該オ
ーミック電極は上記化合物半導体の側からＡｕ−Ｇｅ合
金層、Ｗ層、Ｎｉ層、Ｍｏ層および１層以上の低抵抗金
属層がこの順序で積層された構造を有していることを特
徴とする通信装置。 - 【請求項４】上記送信回路はヘテロ接合バイポーラトラ
ンジスタを有しており、該ヘテロ接合バイポーラトラン
ジスタはＩｎが含まれる化合物半導体と、該化合物半導
体上に対するオーミック電極を有しており、該オーミッ
ク電極は上記化合物半導体の側からＡｕ−Ｇｅ合金層、
Ｗ層、Ｎｉ層、Ｍｏ層および１層以上の低抵抗金属層が
この順序で積層された構造を有していることを特徴とす
る請求項３記載の通信装置。 - 【請求項５】上記Ｗ層の膜厚は５ｎｍ〜２０ｎｍの範囲
にあることを特徴とする請求項３又は４に記載の通信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028085A JP2000228371A (ja) | 1999-02-05 | 1999-02-05 | 化合物半導体装置および通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028085A JP2000228371A (ja) | 1999-02-05 | 1999-02-05 | 化合物半導体装置および通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228371A true JP2000228371A (ja) | 2000-08-15 |
Family
ID=12238955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11028085A Pending JP2000228371A (ja) | 1999-02-05 | 1999-02-05 | 化合物半導体装置および通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228371A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273492A (ja) * | 2006-03-30 | 2007-10-18 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| JP2008028291A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| JP2016092121A (ja) * | 2014-10-31 | 2016-05-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-02-05 JP JP11028085A patent/JP2000228371A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273492A (ja) * | 2006-03-30 | 2007-10-18 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| JP2008028291A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| JP2016092121A (ja) * | 2014-10-31 | 2016-05-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6238947B1 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| JP2001251016A (ja) | 面発光半導体レーザ及びその製造方法 | |
| US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US20030132442A1 (en) | Semiconductor device with an ohmic ontact and method of manufacturing the same | |
| US6730938B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP2000228371A (ja) | 化合物半導体装置および通信装置 | |
| JPH07176788A (ja) | 発光ダイオード | |
| JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
| US6531722B2 (en) | Bipolar transistor | |
| US5270245A (en) | Method of forming a light emitting diode | |
| JP4221818B2 (ja) | 光半導体素子の製造方法 | |
| JP2005505133A (ja) | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 | |
| US5432810A (en) | Semiconductor layer having first and second cladding layers and an active layer formed of a II-VI group compound and a current confinement layer comprising a metal oxide | |
| JP3509682B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 | |
| JP3123846B2 (ja) | 面発光型半導体レーザ素子 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000311902A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4167812B2 (ja) | 面発光型半導体レーザおよびその製造方法 | |
| JPH0629618A (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| JP4239311B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JP3321229B2 (ja) | 半導体装置 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 |