JP2008016843A - 半導体ウエハ及びデバイス用のボンディング方法及び装置 - Google Patents

半導体ウエハ及びデバイス用のボンディング方法及び装置 Download PDF

Info

Publication number
JP2008016843A
JP2008016843A JP2007171846A JP2007171846A JP2008016843A JP 2008016843 A JP2008016843 A JP 2008016843A JP 2007171846 A JP2007171846 A JP 2007171846A JP 2007171846 A JP2007171846 A JP 2007171846A JP 2008016843 A JP2008016843 A JP 2008016843A
Authority
JP
Japan
Prior art keywords
layer
wafer
metal
adhesive
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007171846A
Other languages
English (en)
Inventor
David B Slater Jr
デーヴィッド・ビー・スレイター,ジュニアー
John A Edmond
ジョン・エイ・エドモンド
Hua-Shuang Kong
フア−シュアン・コン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008016843A publication Critical patent/JP2008016843A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32501Material at the bonding interface
    • H01L2224/32503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】品質を維持しつつ発光ダイオード等における金の使用量を低減する。
【解決手段】デバイスウエハ15は接着金属層13を備え、基板ウエハ14は接着金属層20を含んでいる。接着金属層13、20は、50重量%以上のNi及びSnからなり、Snの中間層とNiの外側層からなる3層構造を有する。デバイスウエハ15と基板ウエハ14とを接合する際、Snの融点とNiの融点との間の温度で、Sn層がNi層とほぼ完全に反応するまで加熱する。接着機能を損なわずに、高価な金を使用しないか又は使用量を低減させることができる。
【選択図】図1

Description

本発明は、発光ダイオード(LED)製造過程において、LEDを保持した基板ウエハをその他の基板ウエハに取り付けるのに使用される金属ボンディングの構造及び組成に関するものである。
発光ダイオード(LED)は、適宜の半導体材料において電子正孔再結合事象を誘起することによって、印加された電圧を光に変換する光半導体デバイスである。再結合事象時に放出されたエネルギの1部又は全てにより、光子が生成される。
典型的なLEDは、pタイプ及びnタイプのエピタキシャル層(「エピ層(epilayers)」)を含み、これらの層によりp−n接合が形成されて電流が流れ、上記の再結合事象が生成される。これらのエピ層は、同1又は異なる半導体基板上に成長するのが典型的である。比較的高結晶質のエピ層を生成できることから結果として生じる素子の品質及び動作を向上することができる。斯かる素子の基板部分は同1の品質レベルを必要としないこともあり、又は、ある場合には、エピ層の中の1つ以上と同1の材料から形成される基板が容易に(或いは全く)利用できないことがある。
バンド間隔及び直接遷移特性により、グループIIIの窒化物が波長のより短い発光ダイオード、即ち、電磁波スペクトルの青、紫及び紫外部分に発光するダイオードに適している。グループIIIの窒化物は、その他の色を発光するダイオード又は燐光体と協働して白色光を生成する。同時に、適当な大きさ及び品質のグループIIIの窒化基板結晶の入手は困難又は不可能である。結果として、グループIIIの窒化物系に基づいたLEDはグループIIIの窒化エピ層をサファイア又は炭化珪素(SiC)基板上に含むのが典型的である。
理由は多々あるが、発光半導体材料からなるエピタキシャル層を基板上に(典型的には、化学蒸着法(CVD)により)形成する場合、結果として生じる先駆体構造が追加基板上に追加できる場合がある。このような第2の基板は半導体に限定されるものではないが、半導体である場合には、必ずしも半導体としての機能を果たすために存在するものではない。例えば、共に譲渡された同時継続出願の米国特許出願公報番号第2006/0060877号では、第2の基板を装着及び製造目的に使用して最終LEDの1部を形成する。この第2006/0060877号をその全体を参照として本書に組み込んでいる。当該公報及びその他においても記載されているように、何らかの種類のLEDを製造する場合には、(例えば、オリジナルの基板は初期の製造工程を容易にするためにより厚く構成されていることから)オリジナルの基板の厚さを低減する工程が1つ以上含まれている。関連の背景技術が共に譲渡された米国特許出願公報番号第2006/0049411号、2006/0060872号、2006/0060874号及び2006/0060879号に記載されており、各公報の内容全体が参照として本書に組み入れられている。
その他の構造においては、発光ダイオードが第2の基板に通常の向きとは反対に(反転するように)装着される。別な言い方をすれば、典型的な向きでは、基板はリードフレームに装着され、エピタキシャル層がリードフレームに向けて装着され、且つ、基板がLEDの発光面を提供するようにされる。斯かるフリップチップダイオードの製造プロセスの様々な工程で、LEDを担持した基板ウエハを別の基板ウエハに一時的にせよ、永久的にせよ、組み合わせることが要求される。あるフリップチップの実施形態では、LEDを担持した基板ウエハがエピタキシャル層を一時的又は永久的に基板ウエハ上に取り付けられた後に、該エピタキシャル層から取り外される。
LEDを担持した基板ウエハを別の基板ウエハに結合する従来の方法では、永久的な接着が必要な場合には、種々の金属層を半田付けやろう付けと同一又は類似した方法で使用される。多くの場合、チタン層がそれぞれの面に形成又は蒸着されて結合され、次いで、追加の接着金属層が追加されて第1及び第2の基板(場合によっては、ドナー基板及びアクセプター基板と称する)の各々に接着金属構造体を形成する。
理由は多々あるが、上記の接着金属層では金(Au)が歴史的に主たる要素として利用されている。酸化及びその他の化学反応に対する抵抗力を有することから(それによって、歴史的に宝石及びその関連品目として貴重であるのであるが)金はまた耐腐食性の面からも、即ち、回りの物質との望ましくない反応を避けることができることから、魅力的物質である。金は融点が比較的低い合金又は化合物(純金に対する)を形成することができることから、半田付けの用途でも理想的なものである。
しかしながら、たとえ個々の半導体素子に使用される量が微量であっても、市場が必要とする何百万もの発光ダイオードで積算した場合には、金のコストは相当なものとなる。
別の要素として、ウエハを別のウエハに半田付けするには熱を加える必要がある。従って、LEDウエハを第2の基板ウエハに半田付けするのに使用する半田付け工程では、LEDをある程度加熱することになる。当業者は理解するであろうが、発光半導体のエピタキシャル層の温度を上げると、それに連れて、エピタキシャル層に欠陥が生じる可能性が高くなる。金・錫系の半田付け(接着、蝋付け)では、約300℃を超える温度が必要とされるのが典型的である。例えば、グループIIIの窒化物からなるエピタキシャル層は、理論的にはこのような温度に耐えられるが、実際にはその温度になると接着工程において著しい欠陥が生じる可能性が著しく高くなる。
更に別の要素として、個々のLEDをウエハから分離してリードフレーム(例えば、ランプを形成するために)装着する場合、LEDは別の半田付け工程を利用してリードフレームに装着されるのが一般的である。LEDが既に半田接着を含んでいる場合には、ウエハに接着したチップをリードフレームに半田付けするのに必要な温度によって既存の半田接着が何ら影響されないことが望ましいことである。従って、LEDをリードフレーム半田付けする温度は、基板対基板の接着が溶融することなく耐えられる温度に制限される。別な言い方をすれば、好ましいことではないが、基板対基板の接着金属の温度特性が、個々のLEDを個々のリードフレームに接合するのに使用できる半田の種類を制限してしまう。
従って、発光ダイオードにおける金の使用量を低減する必要はあるが、その他の半導体素子と同様に、長寿命と高信頼性を尺度とする製造された発光ダイオードの品質について妥協することなく、金の量の低減をしなければならない。同様なことが基板接着金属についても言えることであり、接着金属を使用することでエピタキシャル層に発生する欠陥をなくす又は最低限なものとし、且つ、エピタキシャル層が、個々のLEDダイをリードフレームに半田付けする時も、リードフレームを組立体へ半田付けする時も、安定しているものでなければならない。
本発明の目的は、上記した要求を満足する半導体構造の接着方法を提供することである。
上記した目的を達成するために、本発明の1つの態様によれば、発光ダイオードウエハ、基板及び接着構造であって、複数の発光ダイオードを含むデバイスウエハと、前記デバイスウエハの発光ダイオードとは反対側の金属コンタクト層(又は複数の層)と、重量で見るとニッケルと錫が主体である金属コンタクト層上の接着金属層とを含む発光ダイオードウエハ、基板及び接着構造が提供される。
本発明の別の態様によれば、ウエハ構造であって、複数のLEDを含むデバイスウエハと、該LEDデバイスウエハに接着金属層で接着された基板ウエハとを備え、該接着金属層が、重量で見ると主要素となるニッケルと、錫とからなるウエハ構造が提供される。
本発明の更に別の態様によれば、LEDウエハ及び基板ウエハを互いに接着する方法であって、LEDウエハを基板ウエハに重量で見ると主要素となるニッケル及び錫からなる接着金属層で接着することからなる方法が提供される。
本発明の別の態様によれば、活性部と、基板部と、該活性部及び該基板部の間の接着金属層とを備える発光ダイオードであって、前記接着金属層が、重量で見るとニッケル及び錫が主体となる発光ダイオードが提供される。
本発明は、広義には、半導体構造体を互いに接着する方法に関し、発光ダイオードを含んだウエハの基板ウエハの接着に関する記載は、本発明の一適用例である。
この広義の解釈では、本発明は3層構造(例えば、ニッケル・錫・ニッケル)であって、融点が低い中間層(例えば、融点232℃のSn)を、それぞれが該中間層の融点を超える融点の2枚の外側層(例えば、融点が1445℃のNi)の間に含む3層構造を加熱することを含む。斯かる3層構造は、相対的量の中間層金属(Sn)を含み、斯かる量は、加熱工程において双方の外側層との反応分だけ消費される量よりは多いが、双方の外側層上で機能的な反応超過をもたらす程の量よりは少ない。このような加熱工程は、中間層の融点(Snの232℃)と外側層の融点(Niの1445℃)の低い方との間の温度で、中間層がほぼ完全に外側層と反応するまでなされる。
別の広義の解釈では、本発明は、半導体ウエハを互いに接着する方法に関する。この態様では、斯かる方法は、2つの半導体ウエハの間の2層金属構造を加熱する工程を含む。2つの層は、隣接する第1及び第2の金属層(例えば、Sn及びNi)を含み、第1の金属層(Sn)の融点が第2の金属層(Ni)の融点より低い。この金属構造は、相対的な量の第1の金属層(Sn)を有しており、該相対的な量は、加熱工程において第2の層(Ni)との反応で消費される量よりは多いが、2つの接着されたウエハの間で第1の金属(Sn)が機能的に反応超過となる量よりは少ない。該加熱工程は、第1(Sn)及び第2(Ni)の層の融点の間の温度で、第1の層(Sn)が第2の層(Ni)及び隣接するウエハの表面とほぼ完全に反応するまで、実行される。
本明細書において使用される場合、「機能的な反応超過」は、低い方の融点に接近した又は近い温度で接着機能に悪影響を及ぼす融点の低い方の金属の量を意味する。ニッケル(融点が1455℃)からなる2つの層の間の錫(融点が232℃)からなる中間層で言えば、十分な量の未反応錫が過熱工程後でも残存する場合には、232℃を丁度超える温度で錫が溶融するので、全接着手段の目的がだいなしとなる。従って、該金属の相対量を、融点が低い方の金属が反応後に少量又は狭い領域において残存するが、斯かる望ましくない低温度で接着を溶融させるには不十分となるように選択する。これにより、接着された構造の機械的一体性が損なわれる可能性がある。
錫及びニッケルを使用して幾分大げさに言えば、加熱工程後に接着構造の一部がほぼ錫だけとなって残った場合には、接着手段の最も弱い点は単純に錫層であり、錫の融点になれば溶融してしまう。斯かる状況にあっては、錫層が開始材料及び最終製品の双方となることから、実質的な利点は全く達成されず、加熱工程の前後における実質的な改良も全くなくなる。
特に、2層構造では、金属構造が最初に第1のウエハ上に配置され、融点の高い(第2の)金属が第1ウエハと融点の低い方の(第1の)金属との間に配置される、即ち、融点の低い方の層が「露出」されることになる。その結果、融点の低い方の金属が溶融すると、第2の金属及び第2のウエハと接触することとなる。違った言い方をすれば、Ni−Snの実施例では、融点が低い方の金属(Sn)が融点の高い方の金属(Ni)及び第2の基板を濡らす位置になる。
逆説的に言えば、2つの基板が、該基板の間の境界を形成する融点の高い方の金属(Ni)と接触した場合、上記の述べた温度では濡れることがなく、従って接着が生じない。
加熱工程は、加熱工程中に金属層間に形成される合金又は化合物の融点未満の温度で実施されるのが典型的である。「加熱工程中」とは、特許請求の範囲に記載された相対的な量及びそれらが反応する方法が加熱工程に関してなされるものと理解され、当該金属が接触するかも知れない無制限な量の時間に関して言及しているのではない。
ニッケル・錫の使用は、一例を示すものであり且つ本発明の目的(特に、従来の金・錫系に比較して歩留まりを高めると共にコストを低減する)には有益ではあるが、融点の低い方の金属として錫以外の金属を選択して、ビスマスで、又はそれとの組合せで有益な代替金属を形成するようにしても良い。同様に、ニッケルも一例であり、融点の高い方の金属をニッケル、コバルト、鉄、銅及びそれらの組合せから選択することができる。
上記した金属が化合物を形成することから、加熱工程は、典型的には、約250℃以上の温度で実施することができる。金属だけに関して言えば、加熱工程の上限は接着層において該金属により形成される合金の融点により画定される。斯かる理論的な上限は比較的高く、即ち、30〜70重量%の錫からなるNi−Sn化合物の融点は、全て750℃を超えるものである。従って、実際の上限は、基板上又は基板上の素子の温度特性に基づいて選択される。これらは一般にもっと低いものであり、例えば、本明細書に記載するように、グループIIIの窒化物からなる層は、他の処理工程においては約300℃を下回る温度に維持されるのが好適である。
一実施形態では、本発明は、発光ダイオードウエハ、基板及び接着構造を提供し、該接着構造は、主としてニッケル(Ni)及び錫(Sn)からなる。図1において、符号15で示すデバイスウエハは、基板材料10、及びエピタキシャル層11及び11’により表す複数のデバイス層を含む。デバイスウエハ15が発光ダイオード又はダイオード先駆体を含む場合、エピタキシャル層11及び11’は印加された電流(背景技術において記載した如く)により発光する半導体材料から形成されるのが一般的である。2つの層11及び11’が図示されているが、接合ダイオード構造として最も基礎的なものであるp型及びn型層を概略的に表すものである。当業者であれば分かることであるが、発光ダイオードの活性部にヘテロ結合、超格子構造、及び多数の量子ウエルを含んだ、様々な目的のための複数の層を含むことができる。
同様に、図1(及び図2及び図3)は概略的な断面図であり、比率やサイズは、正確さよりも説明の容易さを目的にして示している。本明細書の後段で記載するように、例示した層の幾つかの実際の大きさは数倍のオーダで異なるものであり、該実際の大きさを文字通りに比例して図示しようとすれば、記載が明確になるどころか不明確になってしまう。
背景技術で記載したように、エピタキシャル層を担持した又はLEDを担持した基板ウエハを、様々な目的及びエピタキシャル層又はデバイスの位置に対して様々な向きにして別の基板に接着することができる。従って、図1では、それぞれの基板14及び15が発光層11、11’に関して一定位置に結合されているように示されているが、図1は一例を示したものであって、本発明の適用の仕方を制限するものではない。本明細書で使用された場合、基板ウエハなる用語は、成長基板上のエピタキシャル層、異なる一時的又は永久的な基板上のエピタキシャル層、又は他方の基板に接着された(基板を除いた)エピタキシャル層そのものを含むことができる。
本発明は、特定の種類の基板材料又は発光ダイオードを形成する材料に限定されるものではなく、市場における重要性から、記載の多くは発光ダイオード及び対応するウエハ構造に関してなされ、このようなウエハ構造は、グループIIIの窒化物系において炭化珪素(SiC)又はサファイア(Al)基板上に形成されるのが典型的である。個々のLED素子の性質及び動作は、この技術分野では周知であるから、本明細書において詳細に繰り返し記載しない。適切な参照文献としては、スゼ(Sze)の、「半導体素子の物理学(Physics of Semiconductor Devices)」第2版 (1981年)、シューバート(Schubert)の、「発光ダイオード(Light Emitting Diodes)」ケンブリッジ大学出版(Cambridge University Press)(2003年)、及び、ゼタリング(Zetterling)の、「炭化珪素素子の処理技術(Process Technology for Silicon Carbide Devices)」電子材料情報サービス(Electronic Materials Information Severvice)(2002年)がある。
グループIIIの窒化物なる用語は、本明細書では、その通常の意味で使用されている。即ち、グループIIIの要素中の2成分化合物、3成分化合物、及び4成分化合物であり、最も一般的なものは、ガリウム(Ga)、アルミニウム(Al)及びインジウム(In)であり、窒素を備える場合には、グループIIIの窒化物の全ての原子留分(fraction)と窒素が1:1の関係となる。発光ダイオード層の1以上の任意の層に対して特定のグループIIIの窒化組成物を選択することはこの技術分野では公知であり、従って、本発明と関連して、それを詳細に説明する必要はないと考える。
図1に戻って、デバイスウエハ15は、1又は複数の金属コンタクト層を含むのが典型的であり、該複数の層を一体として符号12で示している。金属コンタクト層12は、該層がその内部において接触する半導体材料に対する電気特性で選択される。大抵の発光ダイオード構造において、金属コンタクト層12は、該コンタクトが蒸着される基板又はエピタキシャル層のp型又はn型材料に対するオーム特性で選択される。材料と半導体の間で適切なオーム性接触がなされると、その他の金属を耐腐食性、低コスト又は製造の容易性等の目的で、コンタクト層12内に含むことができる。
矢印13で示した接着金属層は、金属コンタクト層12上にある。本発明では、接着金属層は、重量で見るとニッケル(Ni)と錫(Sn)が主体である。接着金属層は50重量%を超えるニッケル及び錫からなり、場合によっては、75重量%を超えるニッケル及び錫から成り、また、別の実施形態では、85重量%を超えるニッケル及び錫からなる。
本発明の1つの目的は金の量を減らすことであるので、ある実施形態では、金を完全に排除するか、又は、最低限の量を使用する。金に関して言えば、接着金属層13には50重量%未満の量で金が含まれており、ある実施形態では、金の含有量は20重量%未満である。
当業者には自明のことであるが、多くの従来の接着手段においては、金は重量費で圧倒的な量を占めており、場合によっては、約80重量%の量の金が含まれる(例えば、図6)。従って、本発明によれば、著しく金の量が低減されることとなる。
図1はまた基板ウエハ14を図示しており、該基板ウエハはデバイスウエハ15へ接合される。図1では、各ウエハ構造が互いにわずかに離れた状態で示されているが、本発明の方法に関する態様において説明するように、ウエハ構造は接触して接合されるものである。基板ウエハ14は基板材料16及びコンタクト金属部17を含み、該コンタクト金属部17は金属コンタクト層12に類似又は同一のものである。基板ウエハ14はそれ自体の複数の接着金属層を含み、これら層はコンタクト金属部17上にあって、矢印20で示している。デバイスウエハ15と同様に、基板ウエハ14上の接着金属層20は、重量比でニッケル及び錫が主体であり、デバイスウエハ15に関して説明したような組成と同一の組成配分となる。
図2は接着金属層13をより詳細に示している。図2は個々の層間の厚さの違いを比例的に示しているが、正確な縮尺ではなく、寧ろ違いがあることを例示するものである。
比較上、図2において、装着金属部13は図1と同一の向きに示されている。これを踏まえて、接着金属層13は、例えば、チタン(Ti)又はその合金よりなる層の接着層21を金属コンタクト層12に直接接触させた状態で含むことができる。チタンは接着特性から、接着金属層に含まれるのが典型的である。実施形態によっては、その他の材料を使用することができる。ニッケルからなる層22がチタン層21の上にあり、ある実施形態では、該構造において、錫の層23がニッケル層22上に補完配置される。しかしながら、図2に図示するのは、その他の実施形態での構造であって、金の層24を含むようにして構造の冶金学的性質を向上させることができる。ただし、その金の量は従来のものに使用される量よりははるかに少ない量である。同様に、比較的薄い金メッキ(flash)25を接着金属層13に追加して接着接続特性を向上することができるが、使用される金の量は、従来の構造での使用量と比較して著しく少ない量にされている。当業者には自明のことであるが、実施形態によっては、異なる材料を使用して、より多くの層又は少ない層を含むようにしても良い。
より重要なことであると考えられるが、本発明においては、錫層23の厚さは、隣接するニッケル層の一方と反応して所望のNi−Sn組成物を提供する一方で、他方の隣接金属(通常ニッケル)層を濡らして反応させる追加の錫を提供するのに十分な厚さに設定されている。
例として、チタン層は約1000オングストローム(1000Å)以下、ニッケル層は約2000Å、オプションの金の層は約1000Å、及び金メッキ層は約150〜300Åである。しかしながら、錫は約2ミクロン(2mm)であり、これは、その他の層の約10倍の厚さである。
それぞれのウエハ14及び15上の接着金属層13及び20は互いに同一(対称)又は異なる(非対称)である。例として、非対称の組合せの場合、デバイスウエハ15は上記した接着構造13を含むことが可能であり、一方、基板ウエハ14は金メッキ層、ニッケル層及びチタン接着層のより単純な組合せを含むことが可能である。非対称の実施形態では、それぞれの層の組のいずれも、これら基板のいずれの上に最初に形成させることができる。
別の実施形態では、デバイスウエハ15上の金属層13は金層24を含まないようにすることが可能であり、基板ウエハ14上の接着金属層20は金属メッキ層、ニッケル層及びチタン接着層を含むことが可能である。
図3は接着した基板の組合せの略図であり、該基板の組合せを符号27で示す。しかしながら、デバイスウエハ15及び基板ウエハ14は、接着金属が結合されて図1に示した個々の接着構造13及び20ではなく、寧ろ矢印30で示した最終の接着金属構造を形成することから、もはや個々の構造としては図示されていない。しかしながら、コンタクト層12及び17は、基板ウエハ材料16、デバイス基板材料10及び11及び11’で示した発光層と同じである。
結合された接着金属層30は、重量で見ると主要素としてニッケルと錫から成り、且つ、該接着金属層が接着金属層13及び20から形成されることから、それぞれ接合される前のそれぞれ別個の接着層13及び20において説明したものと同じである。
これに関して、金属及び合金の%を仕様書に記載する場合、少なくとも2つの分類に当てはまる。第1は、接着層における所定の金属又は合金の総百分率である。例えば、ニッケル1グラムと錫2グラムを基板に適用した場合、重量百分率は、常にニッケルが33%であり、錫が67%であり、これは、それらの金属が形成する合金又は加熱された後でそれらが形成する個別の層や領域の数に無関係である。
しかしながら、接着層内において、且つ、総百分率に一致して、別個の層状の部分を画定することができると共に、斯かる部分が全体の組成と異なる組成を有することが可能となる。
従って、図4に示した実施形態では、全接着層の重量%は(オリジナル層の厚さ及び各金属の密度に基づいて)ニッケルが20.5%、錫が67.5%、及び金が12%である。しかしながら、図4に示された異なる別個の領域における百分率が総百分率とは各々異なるものであって良い。
図4は、本発明に係る接着構造の断面のSEM(走査型電子顕微鏡)写真である。大まかには、デバイス基板ウエハ及びエピタキシャル層を矢印32で示す。金属コンタクト層は矢印33で示し、接着金属層は矢印34で示し、チタン接着層は矢印35で示す。金属コンタクト層は同様に矢印36で示し、基板ウエハ材料は矢印37で示す。
150Åのチタン層が図4の金属コンタクト層33及び接着金属層34で示す部分の間にあるが、薄すぎて写真に表すことはできない。チタン35のより厚い部分の厚さは約1000Åであり、従って、図4で見ることが可能である。
図5は、図4のウエハ上でなされたDSC(差動走査型測熱法)のグラフである。約350℃を超えるまでは概ねスムースなラインが伸びており、融点破断や位相変動がないことを示しており、これはこの温度範囲で生じた接着の主たるニッケル・錫特性を示すものである。これは、つまり、図5に示した温度中の任意の温度で個々のリードフレームに個々の発光ダイオードを半田付けした時に接着金属層が堅牢に残っていることを意味する。
図6は更に、従来の金・錫接着層の本質的には同一縮尺の比較SEM写真である。(最初の蒸着層の厚さ及び各金属の密度に基づいた)全体の組成は、Niが3.9%、Snが19.1%、Auが77.0%である。3つの別個のエリアを画定することができる(図6においては、1、2及び3と標識付けして示している)。
別の実施形態では、本発明は、LEDウエハと基板ウエハとを互いに接着する方法であって、LEDウエハを重量で見てニッケルと錫が主体である接着金属層で基板ウエハに接着することからなる方法を提供する。
本発明の構造に関する態様について説明したように、主たる要素として金ではなくニッケルと錫を使用することにより、ウエハ同士を300℃を下回る温度で互いに接着することが可能となり、エピタキシャル層の品質(従って、性能)が高温により悪影響を受ける可能性を低減することができる。多くの場合、ニッケルと錫が主体となる接着層によりウエハ同士が約270℃以下の温度で接合することが可能となる。更に、接着が比較的素早く、即ち、約10分で実現できる。
グループIIIの窒化物系に関して、300℃という温度は、熱により発生する欠陥、応力、ウエハの変形、及び同様の問題がより大きな比率で現出し始める温度であることから、300℃を下回る温度で基板ウエハとデバイスウエハとを互いに接着する能力により特定の効果を得ることができる。
接合されるウエハは密接されて加圧される。典型的な実施例では、加える圧力は1平方インチ当たり200〜400ポンド(約90.8kg〜約181.6kg)である。例として、約4000ニュートン(N)の力を直径が2インチ(50mm)のデバイスウエハ及び対応する支持ウエハに加える。機能的な観点から見ると、ウエハが十分な圧力で一体にされて所望の接着が得られ、一方、構造(デバイスを含めて)中に残った部分又は接着そのものに悪影響を与えるような過度の圧力を避けることができる。一般には(必ずしも普遍的なものではないが)、厚いウエハ程、又はウエハが平らでなくなる程(比較の意味で)、等しく薄い又はより平らなウエハに比較して高い圧力を必要とする。
本方法は、更に、接着したウエハを個々の発光ダイオードに分離するステップと、その後に個々の発光ダイオードを個々のリードフレームへ半田付けして、典型的には、製造者、顧客又はエンドユーザーの要求要望に応じてディスプレイやランプを形成するステップとを含む。
ニッケル・錫が主体の接着層は、300℃を超える温度で接着が堅牢に維持されることから、このステップにおいて、異なる補完的な熱的効果をもたらし、従って、従来のAu対Snの比率が80対20である接着層に比較して、高温での半田付けが可能となる。その結果、金が主体の接着層と比較して、ニッケル・錫が主体である接着層は、個々の発光ダイオードをリードフレームに、より高い半田付け温度で、より低いコストで、且つ、高効率の歩留まりで取り付けることが可能となる効果のみならず、ウエハ同士をより低い温度で接着することが可能となる効果をもたらす。
従って、本発明の方法は、300℃を越える温度で、場合によっては少なくとも約350℃の温度で、個々の発光ダイオードを個々のリードフレームに半田付けするステップを含むことが可能となる。
構造的な観点で説明したように、本発明は、コンタクト金属を含んだLEDウエハを、同様にコンタクト金属を含んだ基板ウエハに、それぞれの基板上のそれぞれのコンタクト金属間に保持したニッケル・錫接着金属層を用いて接着するステップを含んでいる。
本方法は構造的態様に関して説明したのと同じ比率で、ニッケル及び錫、また、オプションとして少量の金を組み込んでいる。従って、本方法は、50重量%を超える、又は、85重量%を超えるニッケル及び錫からなる接着金属層で、ウエハを接着するステップを含んでいる。
別の言い方をすれば、及び金の量を低減することに関して、本方法は、36重量%未満、典型的には15重量%未満の量の金を含む接着金属層を使用して、ウエハ同士を接着するステップを含む。
図7〜図9は、接着金属層の別の組合せを示している。
図7は、追加の層(例えば、金の層)を備えた非対称の接着層を示し、基板ウエハ40への接着金属が、デバイスウエハ41への接着金属と異なることから、非対称接着層と称している。明瞭にするために、図7〜図9においては、エピタキシャル層11及び11’を別々に図示していないが、デバイスウエハ41の一部として存在するものである。
この実施形態では、デバイスウエハ41は、金属コンタクト層(1又は複数の層)42、チタン接着層43、ニッケル層44、金の薄層45、比率に応じて厚くされた錫層46及び金メッキ層47を担持する。一例の実施形態では、チタン層43の厚さは約1000Åであり、ニッケル層44の厚さは約2000Åであり、金層45の厚さは約1000オングストロームであり、且つ、錫層46の厚さはもっと厚く、通常約2ミクロンの厚さである。金メッキ層47は、最も薄く約300Åであって、酸化を低減するために設けられるが、全体構造からすれば、金の量を著しく増大させるものではない。
基板ウエハ40は、それ自体の金属コンタクト層(1又は複数の層)50、接着層51、ニッケル層52、及び例えば金のめっき層53を担持する。
典型的な実施形態では、接着層51は約1000Åであり、ニッケル層52は約3000Åであり、メッキ層は極めて薄く、約50Åである。
図8は、図7のものと類似の非対称接着層を示すが、300Å及び50Åのメッキ層以外は金を全く含んでいない。即ち、図8の構造は、図7の金層45を備えていない。このように、図8は、デバイスウエハ41及びその金属コンタクト層42を示している。チタン層43がコンタクト層42上にあり、ニッケル層44がチタン層43上にある。しかしながら、錫層46はニッケル層44に直接隣接しており、これら層の間に金が介在していない。金メッキ層47はこの接着層のデバイスウエハ部を補完する。
図8において、基板ウエハ40は、図7に示した実施形態と同様な複数の層を備えている。即ち、基板ウエハ40、金属コンタクト層50、チタン層51、ニッケル層52、及び金メッキ層53である。これら層は全て、図7に関して説明した層厚と同じ厚さ(必ずしも同一である必要はないが)を有する。
同様に、図8のデバイスウエハ41の厚さは、図7で説明した層の厚と同一である。
前に言及したように、図7及び図8で示したような非対称配置では、層の組はいずれか一方のウエハに特に限定されることはない。例えば、本発明は、層51〜53がデバイス基板41上にあり、層43〜47が基板ウエハ40上にある実施形態も含んでいる。
図9は対称接着層の略図である。即ち、それぞれのウエハが一体に接合される前に錫がそれぞれのウエハの双方上で使用される。ここにおいても、適切な場合には、図9において、図7及び図8における符号と同一の符号を同様の要素に付与している。
このように、図9におけるデバイスウエハ41は、図8のデバイスウエハ41と同一の要素を備えている。すなわち、金属コンタクト層42、チタン層43、ニッケル層44、金層45、比較的厚い錫層46及び金メッキ47を含む。これらは図7に関して説明したのと概ね同じ厚さである。
図9の基板ウエハ40は、デバイスウエハ40の層と鏡像となる層の組を備えている。これらは、金属コンタクト層50及びチタン層51を含む。ニッケル層52も同様に含まれている。一方、図9は対称な接着層を示すため、基板ウエハ40はニッケル層52の上にオプションの金層55も含み、基板ウエハ40は比率に従った厚さの錫層46を備えている。金メッキ層53がここにおいても基板ウエハ構造を補完する。
図9の基板ウエハ40に関して図示した層の相対的厚さは、デバイスウエハ41上の層に関して説明したものと同一であるが、ただし、必ずしもそうである必要はない。例えば、ニッケル層44及び52の厚さは4000オングストロームであり、メッキ層の厚さは30オングストロームとすることができる。様々な厚さは例として示したものであり、他の厚さも可能である。概念的には、金属層は、各層及び接着層において、所望の%の金属を提供する相対的な厚さで適用される。従って、当業者にはよく理解できることであるが、重量でみて、所定の金属の比率を2倍以上にするには、各金属の厚さを、各金属で覆われるエリア及び各金属の密度(金は1立方センチ当たり19.3グラム(g/cm−3)、錫は7.3g/cm−3、及びニッケルは8.9g/cm−3)と組み合わせた場合、その他の金属に対して、所望の比率をもたらすような厚さとすることで達成できる。
図10及び図11は、本発明の接着層を組み込んだ発光ダイオードの概略断面図である。図10及び図11は、同じ要素の多くを接着したウエハの形態で図示した図3と関連させれば、最もよく理解されるであろう。
図10及び図11の構成は極めて似ているが、図10の発光ダイオード60は、基板材料10を構造の一部として残し、これがダイオードの発光面を形成しているに対して、図11の発光ダイオード61は、オリジナルの基板材料が完全に除去され、エピタキシャル層11及び11’が発光面を形成している。
このように、図10は基板材料10を含み、該基板材料10は、図示のように残すことが可能であれば、可能な限り透明にしてLEDすなわち発光ダイオード60の有効可視出力を最大化することが好適である。エピタキシャル層11及び11’がLED60の発光アクティブ(活性)部を構成する。ウエハの実施形態に関して上述したように、明瞭単純化するために2枚の層を示している。実際には発光構造は、例えば多数の量子ウエル、超格子構造、及び導電又は絶縁バッファ層等の、より多くの層又はより複雑な層を含むことが可能である。
同様に、LED60は、デバイスウエハ15(図1)の一部であった金属コンタクト層12、及び基板ウエハ14の一部であった金属コンタクト層17を含む。接着金属層は、ここでも、矢印30で示し、前記したニッケル及び錫を主体とする接着金属層で構成されている。接着金属層30の組成は、ニッケル、錫及び場合によっては金を上述したのと同様な相対的比率で含むことが可能である。同様に、図7、図8及び図9に関して説明した実施形態で、接着金属層30を形成することができる。
ダイオード60は、リードフレーム62上に装着され、エピタキシャル層11及び11’に隣接した第1のオーミックコンタクト63及び基板材料16に隣接してリードフレーム62に電気接続される第2のオーミックコンタクト64を備えている。
当業者は理解するであろうが、LED60又は61等がリードフレームに追加される場合には、他の要素も備えられる。このような他の要素には、半田、接着剤及び多くの場合リードフレーム上でダイオード60又は61を囲繞するポリマーレンズを含むことが可能である。
図11の発光ダイオード61は、LED60の基板材料10が完全に除去されている点を除いて、LED60と同一である。従って、オーミックコンタクト63は、エピタキシャル層11及び11’に形成されることとなるが、それ以外は、各要素の残存部は構造的及び組成的に同じであり、同一の符号を付している。オーミックコンタクト63の組成はオーミックコンタクトを形成するのを目的とした材料に依存して異っていても良いが、オーミック特性を示す様々な金属及び半導体の組合せは当業界では公知であるから、詳細に説明する必要はなく、また、過度の実験をすることなく当業者であれば選択することができる。
本明細書で開示したウエハ及び発光ダイオードに関する実施形態において、当業者には自明のことであるが、本明細書中で詳細に説明していない様々な要素を追加しても良い。例えば、チタン接着層(即ち、図7〜図9の要素43及び51)及び金の層を斯かる構造において使用するのは典型的でるが、異なる材料を使用したり、設ける層を少なくしたり、増やしたりすることが可能である。同様に、構造を異なるように構成することができ、したがって、「上」とか「上方」と言った用語も状況に応じて材料のお互いの位置も、層間で直接物理的に接するのではなく相対的な位置として表すものである。例えば、図10及び図11において、オーミックコンタクトはダイオードの様々な部分の「上」にあると言えるし、また、他の何らかの干渉層を含めるとしても、依然として、本発明の技術的範囲に入るものである。本発明を特定の「フリップチップ(flip−chip)」適用に関して説明してきたが、本明細書に説明した接着層及び方法を様々な用途に使用することができる。更に、接着手段及び方法を、エピタキシャル層が直接リードフレーム又は装着構造に接着されるような装置に使用することもできる。
本発明を発光ダイオードウエハに関して説明してきたが、本発明を他の接着、例えば、ダイ取り付け又は別個のLEDを別個の素子に接着すると言ったものにも、適用することができる。勿論、例としてあげたものに限定されるものではない。
添付図面及び明細書において、本発明の好適な実施例を説明し、且つ、特定の用語を使用したが、それらは単に一般的に且つ説明の目的で使用したものであり、本発明を限定するものではなく、本発明の範囲は特許請求の範囲により画定されるものである。
本発明により接合される前のデバイスウエハ及び基板ウエハの概略断面図である。 本発明の接着金属層を備えた装置の概略断面図である。 本発明に係る接着ウエハ構造の概略断面図である。 本発明に係る接着層及び隣接する構造の走査型電子顕微鏡写真である。 本発明の接着金属層の差動走査型測熱法による測熱結果のグラフである。 従来の接着金属層の走査型電子顕微鏡写真である。 本発明の接着金属層を備えた装置の別の実施例の概略断面図である。 本発明の接着金属層を備えた装置の他の実施例の概略断面図である。 本発明の接着金属層を備えた装置の更に別の実施例の概略断面図である。 本発明に係る発光ダイオードの概略断面図である。 本発明に係る発光ダイオードの概略断面図である。

Claims (48)

  1. 半導体構造を接着する方法において、
    融点の低い中間層を、該中間層の融点より高い融点を有する2つの外側金属層の間に含む3層構造を加熱するステップであって、
    該3層構造の中間層は、相対的な量の金属を有し、該相対的な量は、加熱ステップ中にいずれかの外側層との反応だけで消費される量より多いが中間層の金属の機能反応超過を双方の外側層上にもたらす量よりは少ないものである、加熱ステップと、
    該加熱ステップを、前記中間層の融点と前記外側層の低い方の融点との間の温度で、前記中間層が前記外側層とほぼ完全に反応するまで実行するステップと
    を備えることを特徴とする半導体構造を接着する方法。
  2. 請求項1に記載の方法において、前記加熱ステップは、該加熱ステップ中に前記金属層の間で形成される任意の合金又は化合物の融点より低い温度で実行されることを特徴とする方法。
  3. 請求項1に記載の方法において、前記中間層は錫から成り、また、前記外側層はニッケルからなることを特徴とする方法。
  4. 請求項1に記載の方法において、前記加熱ステップを約250℃以上の温度で実施するステップを備えることを特徴とする方法。
  5. 半導体ウエハを接着する方法において、
    第1及び第2ウエハの間の2層構造を加熱するステップであって、
    該2層構造が隣接する第1及び第2の金属層を含み、第1の金属層の融点が第2の金属層の融点より低く、
    前記金属構造は前記第1ウエハ上に配置され、融点の高い第2の金属は第1のウエハと融点の低い第1の金属層とに配置され、融点の低い第1の層が溶融すると直ぐに、該第1の層が前記第2の金属及び前記第2のウエハに接触し、
    前記金属構造の前記第1の層は、相対的な量の金属を有し、該相対的な量は、加熱ステップ中に前記第2の層との反応だけで消費される量より多いが2つの接着されたウエハ間で前記第1の金属の機能反応超過をもたらす量よりは少ないものである、加熱ステップと、
    該加熱ステップを、前記第1及び第2の層の融点間の温度で、前記第1の層が前記第2の層とほぼ完全に反応して隣接するウエハの表面に接着するまで実施するステップと
    を備えることを特徴とする半導体ウエハを接着する方法。
  6. 請求項5に記載の方法において、前記加熱ステップは、該加熱ステップ中に前記金属層の間で形成される任意の合金又は化合物の融点より低い温度で実施されることを特徴とする方法。
  7. 請求項5に記載の方法において、前記融点の低い金属は錫及びビスマスからなるグループから選択され、前記融点の高い金属はニッケル、コバルト、鉄及び銅からなるグループから選択されることを特徴とする方法。
  8. 請求項7に記載の方法において、前記融点の低い金属は錫より成り、且つ、前記融点の高い金属はニッケルからなることを特徴とする方法。
  9. 請求項8に記載の方法であって、前記加熱ステップを約250℃を超える温度で実施するステップを備えることを特徴とする方法。
  10. 発光ダイオード接着構造であって、
    エピタキシャル層を有するデバイスウエハと、
    該デバイスウエハ上の、前記エピタキシャル層と反対の側にある金属コンタクト層と、
    ニッケルと錫を主体とする、前記金属コンタクト層上の接着金属層と
    を備えることを特徴とする発光ダイオード接着構造。
  11. 請求項10に記載の構造において、該構造は50重量%以上のニッケル及び錫で構成されていることを特徴とする構造。
  12. 請求項10に記載の構造において、該構造は、85重量%以上のニッケル及び錫で構成されていることを特徴とする構造。
  13. 請求項10に記載の構造において、50重量%未満の量の金が存在することを特徴とする構造。
  14. 請求項13に記載の構造において、15重量%未満の量の金が存在することを特徴とする構造。
  15. 請求項10に記載の構造において、前記接着金属層は、
    前記金属コンタクト層上の接着層と、
    該接着層上のニッケル層と、
    該ニッケル層上の錫の層と
    からなることを特徴とする構造。
  16. 請求項10に記載の構造であって、前記接着金属層は、
    前記金属コンタクト層上の接着層と、
    該接着層上のニッケル層と、
    該ニッケル層上の金層と、
    前記ニッケル層上の錫の層と
    からなることを特徴とする構造。
  17. 請求項15に記載の構造において、該構造は更に、前記錫層上に金からなる薄いメッキ層を備えることを特徴とする構造。
  18. 請求項16に記載の構造において、該構造は更に、前記錫層上に金からなる薄いメッキ層を備えることを特徴とする構造。
  19. 請求項10に記載の構造において、該構造は更に、
    前記デバイスウエハと接触している基板ウエハであって、
    基板材料と、
    該基板材料上の金属コンタクト層と、
    該基板金属コンタクト層上にあり、前記デバイスウエハ上の前記接着金属層と接触している複数の接着金属層であって、ニッケル及び錫を含む接着金属層と
    からなることを特徴とする発光ダイオード及び接着構造。
  20. 請求項10に記載の発光ダイオード及び接着構造であって、前記デバイスウエハ上に複数の金属コンタクト層を備えることを特徴とする構造。
  21. 請求項19に記載の構造において、該構造は、前記基板ウエハ上に複数の金属コンタクト層を備えることを特徴とする構造。
  22. ウエハ構造であって、
    複数のLEDを含むデバイスウエハと、
    接着金属層により該LEDデバイスウエハに接着された基板ウエハと
    を備え、該接着金属層が、重量から見た主体要素としてニッケル及び錫からなることを特徴とするウエハ構造。
  23. 請求項22に記載のウエハ構造において、前記接着金属層は、該接着金属層の50重量%未満の金を含むことを特徴とするウエハ構造。
  24. 請求項22に記載のウエハ構造において、前記接着金属層は、該接着金属層の15重量%未満の金を含むことを特徴とするウエハ構造。
  25. 請求項22に記載のウエハ構造において、前記接着金属層は、50重量%を超えるニッケル及び錫を含むことを特徴とするウエハ構造。
  26. 請求項22に記載のウエハ構造において、前記接着金属層は、85重量%を超えるニッケル及び錫を含むことを特徴とするウエハ構造。
  27. LEDウエハ及び基板ウエハを互いに接着する方法であって、重量から見た主体要素がニッケル及び錫である接着金属層により、LEDウエハを基板ウエハに接着するステップを備えることを特徴とする方法。
  28. 請求項27に記載の方法において、前記LEDウエハ及び前記基板ウエハを300℃未満の温度で一体に接着するステップを備えることを特徴とする方法。
  29. 請求項27に記載の方法において、前記LEDウエハ及び前記基板ウエハを275℃以下の温度で一体に接着するステップを備えることを特徴とする方法。
  30. 請求項27に記載の方法において、前記LEDウエハ及び前記基板ウエハを加圧して一体に接着するステップを備えることを特徴とする方法。
  31. 請求項27に記載の方法において、該方法は更に、
    接着されたウエハを分離して、複数の発光ダイオードにするステップと、
    その後、該発光ダイオードそれぞれを個別にリードフレームに半田付けするステップと
    を備えることを特徴とする方法。
  32. 請求項31に記載の方法において、該方法は、前記発光ダイオードそれぞれを前記リードフレームへ300℃を上回る温度で半田付けするステップを備えることを特徴とする方法。
  33. 請求項31に記載の方法において、該方法は、前記発光ダイオードそれぞれを前記リードフレームへ350℃以上の温度で半田付けするステップを備えることを特徴とする方法。
  34. 請求項27に記載の方法において、該方法は、コンタクト金属を含むLEDウエハをコンタクト金属を含む基板ウエハに、前記接着金属層により接着するステップを備え、それぞれのコンタクト金属の間が前記接着金属層で接着されることを特徴とする方法。
  35. 請求項27に記載の方法において、前記LEDウエハ及び基板ウエハを前記接着金属層で接着するステップは、50重量%を上回るニッケル及び錫からなる接着金属層で前記ウエハを接着することを特徴とする方法。
  36. 請求項27に記載の方法において、前記LEDウエハ及び基板ウエハを前記接着金属層で接着するステップは、85重量%を上回るニッケル及び錫からなる接着金属層で前記ウエハを接着するステップを備えることを特徴とする方法。
  37. 請求項27に記載の方法において、前記LEDウエハ及び基板ウエハを前記接着金属層で接着するステップは、50重量%未満の量の金が存在する接着金属層で前記ウエハを接着することを特徴とする方法。
  38. 請求項27に記載の方法であって、前記ウエハを前記接着金属層で接着するステップが、15重量%未満の量の金が存在する接着金属層で前記ウエハを接着するステップを備えることを特徴とする方法。
  39. 発光ダイオードであって、
    活性部と、
    装着部と、
    該活性部及び該装着部の間の接着金属層であって、重量で見たときにニッケルと錫が主体である接着金属層と
    を備えることを特徴とする発光ダイオード。
  40. 請求項39に記載の発光ダイオードにおいて、前記接着金属層は、前記接着金属層の50重量%未満の金を含んでいることを特徴とする発光ダイオード。
  41. 請求項39に記載の発光ダイオードにおいて、前記接着金属層は、前記接着金属層の15重量%未満の金を含んでいることを特徴とする発光ダイオード。
  42. 請求項39に記載の発光ダイオードにおいて、前記接着金属層は、50重量%以上のニッケル及び錫を含んでいることを特徴とする発光ダイオード。
  43. 請求項39に記載の発光ダイオードにおいて、前記接着金属層は、85重量%以上のニッケル及び錫を含んでいることを特徴とする発光ダイオード。
  44. 請求項39に記載の発光ダイオードにおいて、前記活性部は、グループIIIの窒化物からなるエピタキシャル層を少なくとも1つ備えていることを特徴とする発光ダイオード。
  45. 請求項39に記載の発光ダイオードであって、前記活性部及び前記基板部に接触したそれぞれのオーミックコンタクトを備えることを特徴とする発光ダイオード。
  46. 請求項39に記載の発光ダイオードにおいて、前記活性部は、前記発光ダイオードの発光面を形成することを特徴とする発光ダイオード。
  47. 請求項39に記載の発光ダイオードにおいて、デバイス基板は、前記発光ダイオードの発光面を形成することを特徴とする発光ダイオード。
  48. 請求項47に記載の発光ダイオードにおいて、前記デバイス基板は、炭化珪素及びサファイアからなるグループから選択された材料からなることを特徴とする発光ダイオード。
JP2007171846A 2006-06-30 2007-06-29 半導体ウエハ及びデバイス用のボンディング方法及び装置 Pending JP2008016843A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/428,158 US8643195B2 (en) 2006-06-30 2006-06-30 Nickel tin bonding system for semiconductor wafers and devices

Publications (1)

Publication Number Publication Date
JP2008016843A true JP2008016843A (ja) 2008-01-24

Family

ID=38777196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171846A Pending JP2008016843A (ja) 2006-06-30 2007-06-29 半導体ウエハ及びデバイス用のボンディング方法及び装置

Country Status (5)

Country Link
US (1) US8643195B2 (ja)
JP (1) JP2008016843A (ja)
CN (2) CN101097847B (ja)
DE (1) DE102007029891A1 (ja)
TW (2) TWI491079B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430673B1 (ko) * 2013-11-05 2014-08-19 주식회사 케이이씨 반도체 디바이스 및 이의 다이 본딩 구조
TWI508151B (zh) * 2011-01-21 2015-11-11 Toshiba Kk Semiconductor manufacturing apparatus and semiconductor substrate bonding method
US20160049564A1 (en) 2014-08-13 2016-02-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968426B1 (en) * 2005-10-24 2011-06-28 Microwave Bonding Instruments, Inc. Systems and methods for bonding semiconductor substrates to metal substrates using microwave energy
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
US9443903B2 (en) * 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US8643195B2 (en) 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
JP5426081B2 (ja) * 2007-06-20 2014-02-26 スタンレー電気株式会社 基板接合方法及び半導体装置
DE102008021014A1 (de) * 2008-04-25 2009-10-29 Alcan Technology & Management Ag Vorrichtung mit einer Mehrschichtplatte sowie Licht emittierenden Dioden
KR101543328B1 (ko) * 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8492242B2 (en) * 2010-05-25 2013-07-23 Micron Technology, Inc. Dry flux bonding device and method
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Led晶圓之接合方法、led晶粒之製造方法及led晶圓與基體之接合結構
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
EP2810307A1 (en) * 2012-01-30 2014-12-10 Cree, Inc. Low temperature high strength metal stack for die attachment
JP6005957B2 (ja) * 2012-03-19 2016-10-12 スタンレー電気株式会社 半導体素子及びその製造方法
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
CN102764922B (zh) * 2012-07-13 2015-05-06 中国电子科技集团公司第十一研究所 一种大面积焊接方法
DE102015120773A1 (de) * 2015-11-30 2017-06-01 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
CN110599946B (zh) * 2019-08-08 2021-11-16 长春希达电子技术有限公司 基于tft玻璃基板的高密度led显示箱体及显示屏

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168157A (ja) * 1997-08-19 1999-03-09 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2001129907A (ja) * 1999-11-05 2001-05-15 Idemitsu Petrochem Co Ltd 気泡性緩衝材
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びledヘッドを用いた画像形成装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB234648A (en) 1924-06-19 1925-06-04 American Mach & Foundry Improvements in or relating to the treatment of lead and other metals
US3648357A (en) 1969-07-31 1972-03-14 Gen Dynamics Corp Method for sealing microelectronic device packages
US4418857A (en) 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US5197654A (en) 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5234153A (en) 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6342442B1 (en) 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US20020068373A1 (en) * 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP3388410B2 (ja) 2000-12-12 2003-03-24 鈴鹿工業高等専門学校長 すず−ニッケル合金膜の製造方法
AU2002216373A1 (en) * 2000-12-21 2002-07-01 Hitachi Ltd. Solder foil and semiconductor device and electronic device
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US6744142B2 (en) 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US7247514B2 (en) 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
TWI230450B (en) 2003-06-30 2005-04-01 Advanced Semiconductor Eng Under bump metallurgy structure
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 SnAgAu 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
US7023089B1 (en) 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7332365B2 (en) 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
CN100452372C (zh) * 2004-09-08 2009-01-14 株式会社电装 具有锡基焊料层的半导体器件及其制造方法
US8513686B2 (en) 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
TWI257714B (en) 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
US7692207B2 (en) 2005-01-21 2010-04-06 Luminus Devices, Inc. Packaging designs for LEDs
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
TWI285969B (en) 2005-06-22 2007-08-21 Epistar Corp Light emitting diode and method of the same
JP2007158133A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US8643195B2 (en) 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168157A (ja) * 1997-08-19 1999-03-09 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2001129907A (ja) * 1999-11-05 2001-05-15 Idemitsu Petrochem Co Ltd 気泡性緩衝材
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びledヘッドを用いた画像形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508151B (zh) * 2011-01-21 2015-11-11 Toshiba Kk Semiconductor manufacturing apparatus and semiconductor substrate bonding method
KR101430673B1 (ko) * 2013-11-05 2014-08-19 주식회사 케이이씨 반도체 디바이스 및 이의 다이 본딩 구조
US9070561B2 (en) 2013-11-05 2015-06-30 Kec Corporation Semiconductor device and die bonding structure thereof
US20160049564A1 (en) 2014-08-13 2016-02-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10249604B2 (en) 2014-08-13 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US8643195B2 (en) 2014-02-04
US20080003777A1 (en) 2008-01-03
TW201526313A (zh) 2015-07-01
TWI603511B (zh) 2017-10-21
TWI491079B (zh) 2015-07-01
CN101097847A (zh) 2008-01-02
DE102007029891A1 (de) 2008-01-03
TW200812121A (en) 2008-03-01
CN101097847B (zh) 2010-09-29
CN101958379A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP2008016843A (ja) 半導体ウエハ及びデバイス用のボンディング方法及び装置
TWI403001B (zh) 用於半導體晶圓及裝置之具有障壁層之鎳錫接合系統
US7855459B2 (en) Modified gold-tin system with increased melting temperature for wafer bonding
TWI283031B (en) Method for integrating compound semiconductor with substrate of high thermal conductivity
TWI288486B (en) Light-emitting diode and method for manufacturing the same
US20040149810A1 (en) Led stack manufacturing method and its structure thereof
JP2003258360A (ja) サブマウントおよび半導体装置
US8110845B2 (en) Light-emitting device containing a composite electroplated substrate
US11545369B2 (en) Method of fastening a semiconductor chip on a lead frame, and electronic component
TW201427113A (zh) 發光二極體封裝的固晶方法和固晶結構
US9324674B2 (en) Die substrate assembly and method
KR20100035629A (ko) 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
JP2007134744A (ja) サブマウントおよび半導体装置
TW201228012A (en) Method for bonding led wafer, method for manufacturing led chip and structure bonding led wafer and substrate
JP4699811B2 (ja) 半導体発光装置の製造方法
Yin et al. Investigating the Performance and Reliability of Au-Sn Bonded Flip-Chip Micro-LEDs
TWI489596B (zh) 晶片結構
TWI381562B (zh) 低溫形成反射性發光二極體固晶接合結構之方法
TW573373B (en) Lamination type manufacturing method of LED and structure thereof
US20100193802A1 (en) Semiconductor device and manufacturing method thereof
TW201218426A (en) Vertical electrode structure LED and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403