KR20100035629A - 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드 - Google Patents

그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드 Download PDF

Info

Publication number
KR20100035629A
KR20100035629A KR1020090118610A KR20090118610A KR20100035629A KR 20100035629 A KR20100035629 A KR 20100035629A KR 1020090118610 A KR1020090118610 A KR 1020090118610A KR 20090118610 A KR20090118610 A KR 20090118610A KR 20100035629 A KR20100035629 A KR 20100035629A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting diode
compound semiconductor
carbonaceous matrix
Prior art date
Application number
KR1020090118610A
Other languages
English (en)
Other versions
KR101172950B1 (ko
Inventor
정경화
한형숙
Original Assignee
주식회사 아이오지
정경화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이오지, 정경화 filed Critical 주식회사 아이오지
Priority to KR1020090118610A priority Critical patent/KR101172950B1/ko
Publication of KR20100035629A publication Critical patent/KR20100035629A/ko
Priority to PCT/KR2010/006032 priority patent/WO2011068301A1/ko
Priority to TW099141777A priority patent/TW201135970A/zh
Application granted granted Critical
Publication of KR101172950B1 publication Critical patent/KR101172950B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 열팽창 계수가 사파이어와 유사하고, 열전도도 및 전기전도도가 우수한 발광다이오드에 이용되는 기판 및 이를 이용한 발광다이오드에 관한 것이다. 본 발명에 따른 발광다이오드용 기판은 기판 상에 p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층를 포함하여 이루어진 화합물 반도체 구조물이 형성되어 있는 발광다이오드에 이용되는 기판으로서, 탄소질 매트릭스와 탄소질 매트릭스 내에 분산 함침되어 있는 금속 입자를 구비한다. 이때, 탄소질 매트릭스는 그라파이트(graphite)로 이루어질 수 있고, 금속 입자는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상일 수 있다. 그리고 금속 입자는 용탕단조(squeeze casting)에 의해 가압 함침된 것일 수 있다.

Description

그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드{Graphite substrate for light emitting diode and light emitting diode using the same}
본 발명은 발광다이오드에 관한 것으로, 보다 상세하게는 화합물 반도체 발광다이오드에 이용되는 기판 및 이 기판이 이용되는 화합물 반도체 발광다이오드에 관한 것이다.
일반적으로, 발광다이오드(light emitting diode, LED)는 전자와 홀의 재결합에 기초하여 발광하는 반도체 소자로서, 광통신, 전자기기에서 여러 형태의 광원으로 널리 사용되고 있다. AlxGayIn1 -x-y(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되는 GaN계 반도체는 청색, 자외선 영역의 발광에 적합한 화합물 반도체로서, 청색 또는 녹색 발광다이오드에 널리 이용되고 있다. 그러나 GaN계 화합물 반도체는 다른 Ⅲ족 질화물계 화합물 반도체와 마찬가지로, 벌크(bulk) 단결정(single crystal) 기판을 형성할 수 있는 실용가능한 기술이 없다. 따라서 GaN 결정의 성장에 적합한 기판을 사용하여, 이 기판 상에 GaN 결정을 성장시킴으로써 발광다이오드에 이용하 게 된다. 이러한 GaN 결정을 성장을 위한 기판으로는 사파이어(Al2O3)기판이 대표적이다.
그러나 사파이어 기판과 같은 절연성 기판을 사용하게 되면, GaN계 발광다이오드의 구조에 있어서 큰 제약을 받는다. 그 이유를 도 1에 도시된 종래의 GaN계 발광다이오드의 구조를 통해 구체적으로 설명하기로 한다.
도 1은 종래의 GaN 발광다이오드의 단면도이다. GaN 발광다이오드(10)는 사파이어 기판(11)과 사파이어 기판(11) 상에 형성된 GaN 발광구조물(15)을 포함한다.
GaN 발광구조물(15)은 사파이어 기판(11) 상에 n형 GaN 클래드층(15a)과 다중양자우물(Multi-Quantum Well)구조의 활성층(15b)과 p형 GaN 클래드층(15c)이 순차적으로 적층된 형태의 구조를 갖는다. 이러한 GaN 발광구조물(15)은 MOCVD 등의 공정을 이용하여 성장될 수 있다. 이때, n형 GaN 클래드층(15a)을 성장하기 전에, n형 GaN 클래드층(15a)과 사파이어 기판(11)과의 격자 부정합(lattice mismatch)을 감소시키기 위해, AlN/GaN으로 이루어진 버퍼층(미도시)을 형성할 수도 있다. 그리고 소정의 영역에 해당하는 p형 GaN 클래드층(15c)과 활성층(15b)을 건식에칭하여 n형 GaN 클래드층(15a) 상면 일부를 노출시키고, 그 노출된 n형 GaN 클래드층(15a)의 상면과 p형 클래드층(15c)의 상면에 각각 전압을 인가하기 위한 n형 접촉 전극(19)과 p형 접촉 전극(17)을 형성한다. 일반적으로 전류주입면적을 증가시키면서도 휘도에 악영향을 주지 않기 위해서, p형 클래드층(15c) 상면에는 p형 접촉 전 극(17)을 형성하기 전에 투명 전극(transparent electrode)(16)을 형성할 수도 있다.
이와 같이, 종래의 GaN 발광다이오드(10)는 절연물질인 사파이어 기판(11)을 사용하기 때문에, 두 접촉 전극(17, 19)이 거의 수평한 방향으로 형성될 수 밖에 없다. 따라서 전압 인가시에 n형 접촉 전극(19)으로부터 활성층(15b)을 통해 p형 접촉 전극(17)으로 향하는 전류의 흐름이 수평방향을 따라 협소하게 형성된다. 이러한 협소한 전류 흐름으로 인해, 종래의 GaN 발광다이오드(10)는 순방향 전압(Vf)이 증가하여 전류효율이 저하되는 문제점이 있다. 그리고 전류 확산을 위해 투명 전극(16)과 n형 접촉 전극(19)이 서로 가깝게 위치하게 되므로, 정전기에 의한 결함에 취약하다. 또한, 종래의 GaN 발광다이오드(10)에서는, 전류 밀도의 증가에 의해 열발생량이 크지만, 사파이어 기판(11)은 낮은 열전도성을 가져 열방출이 원활하지 못하므로, 열방생량의 증가에 따라 사파이어기판(11)과 GaN 발광구조물(15) 간에 기계적 응력이 발생하는 문제점이 있다. 나아가, 종래의 GaN 발광다이오드(10)에서는, n형 접촉 전극(19)을 형성하기 위해서, 적어도 형성할 n형 접촉 전극(19)의 면적보다 크게 활성층(15b)의 일부영역을 제거하여야 하므로, 발광면적이 감소되어 소자 크기 대비 발광효율이 저하된다는 문제점도 있다.
따라서 상술한 문제점을 갖는 수평구조의 GaN 발광다이오드 대신에, 최근에는 전도성 기판을 사용한 수직구조의 GaN 발광다이오가 개발되고 있다. 이때 전도성 기판으로 SiC 기판이 연구되고 있으나, 이 경우, 고가의 SiC 기판을 사용하여야 하는 문제점이 있다. 또 다른 형태로 전도성 기판으로 Si 기판을 이용하는 것이 있다.
전도성 기판으로 Si 기판을 이용하는 경우는, 사파이어 기판 상에 GaN 발광구조물을 형성한 후, Si 기판과 GaN 발광구조물의 접합 공정과 사파이어 기판의 분리 공정을 통해 수직구조의 GaN 발광다이오드를 제조하게 된다. Si 기판을 이용한 수직구조의 GaN 발광다이오드의 제조방법을 도 2에 간략히 나타내었다.
우선, 도 2(a)에 도시된 바와 같이, 사파이어 기판(50) 상에 n형 GaN 클래드층(60a)과 활성층(60b)과 p형 GaN 클래드층(60c)이 순차적으로 적층된 형태의 GaN 발광구조물(60)을 형성한다. 그리고 도 2(b)에 도시된 바와 같이, GaN 발광구조물(60) 상에 반사층(70)과 전도성 접합층(75)을 순차적으로 형성한다. 다음으로, 도 2(c)에 도시된 바와 같이, 전도성 접합층(75)과 Si 기판(80)을 접합시킨 후, 도 2(d)에 도시된 바와 같이, 사파이어 기판(50)을 분리하여 제거한다. 이와 같은 공정을 수행하면, 도 2(e)에 도시된 바와 같이, Si 기판(80) 상에 전도성 접합층(75), 반사층(70) 및 GaN 발광구조물(60)이 순차적으로 적층되어 있는 형태가 된다. 그리고 도 2(f)에 도시된 바와 같이, GaN 발광구조물(60) 상에 n형 접촉 전극(90)을 형성하여, Si 기판을 이용한 수직구조의 GaN 발광다이오드를 제조한다.
이러한 방법을 통해 제조된 수직구조의 GaN 발광다이오드는 수평구조의 GaN 발광다이오드에 비해, 보다 개선된 발광효율, 방열특성 및 정전기 내성을 타나내면, 보다 작은 칩 면적을 갖게 된다.
그러나 상술한 방법으로 수직구조의 GaN 발광다이오드를 제조하게 되면, GaN 발광구조물(60)에 크랙과 같은 많은 결함이 발생하게 되는 문제점이 있다. 이러한 결함은 사파이어 기판(50)의 분리 공정에서 발생한다. 사파이어 기판(50)의 분리 공정은 레이저 조사에 의해 이루어지는데(laser lift off), 이때 결함이 발생하는 이유는 Si 기판의 열팽창 계수(coefficient of thermal expansion)가 사파이어 기판의 열팽창 계수보다 훨씬 더 작기 때문(Si의 열팽창 계수 : 약 2.6 ppm/K, 사파이어의 열팽창 계수 : 6~7 ppm/K)이다.
구체적으로 설명하면, 약 200 ~ 400 ℃의 온도에서 Si 기판(80)을 전도성 접합층(75)에 접합한 후, 상온으로 냉각시키면, Si 기판(80)은 작게 수축되는 데에 반하여 사파이어 기판(50)은 많이 수축된다. 이에 따라 사파이어 기판(50)에는 큰 인장력(tensile stress)이 가해짐으로써, Si 기판(80)과 사파이어 기판(50)은 휘어지게 된다. 이와 같이 인장력으로 인해 휘어진 상태에서 레이저 조사에 의해 사파이어 기판(50)을 분리시키게 되면, 사파이어 기판(50)과 GaN 발광구조물(60) 사이의 계면에 기계적 충격이 가해져서 GaN 발광구조물(60)에 많은 크랙이 생기게 된다. 사파이어 기판 분리시 발생하는 크랙 문제는 GaN계 화합물 반도체 뿐 아니라, AlGaInP계 화합물 반도체, AlGaAs계 화합물 반도체와 같은 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 수직구조의 발광다이오드 제조시에 모두 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 열팽창 계수가 사파이어 및 GaAs와 유사하고, 열전도도 및 전기전도도가 우수한 발광다이오드에 이용되는 기판을 제공하는 데에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 열팽창 계수가 사파이어와 유사하고, 열전도도 및 전기전도도가 우수한 기판을 이용한 발광다이오드를 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 발광다이오드용 기판은 기판 상에 p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층를 포함하여 이루어진 화합물 반도체 구조물이 형성되어 있는 발광다이오드에 이용되는 기판으로서, 탄소질 매트릭스; 및 상기 탄소질 매트릭스 내에 분산 함침되어 있는 금속 입자;를 구비한다.
본 발명에 따른 수직구조의 발광다이오드용 기판에 있어서, 상기 탄소질 매트릭스는 그라파이트(graphite)로 이루어질 수 있고, 상기 금속 입자는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상일 수 있다. 그리고 상기 금속 입자는 10 내지 50 중량% 비율로 상기 탄소질 매트릭스 내에 분산 함침되어 있을 수 있고, 상기 금속 입자는 용탕단조(squeeze casting)에 의해 가압 함침된 것일 수 있다.
그리고 상기 탄소질 매트릭스 전면 및 후면 중 적어도 하나의 표면에 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상이 코팅되어 있을 수 있다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 발광다이오드는 탄소질 매트릭스 내에 금속 입자가 분산 함침되어 있는 기판; 및 상기 기판 상에 형성되며, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층를 포함하여 이루어진 화합물 반도체 구조물;을 구비한다.
본 발명에 따른 발광다이오드에 있어서, 상기 탄소질 매트릭스는 그라파이트로 이루어질 수 있으며, 상기 금속 입자는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상일 수 있다. 그리고 상기 금속 입자는 10 내지 50 중량% 비율로 상기 탄소질 매트릭스 내에 분산 함침되어 있을 수 있다.
그리고 상기 기판과 상기 p형 화합물 반도체층 사이에는 전도성 접합층을 더 포함할 수 있으며, 상기 전도성 접합층은 Au, Sn, In, Au-Ge, Au-In, Au-Sn, Au-Ag 및 Pb-Sn으로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있다.
그리고 상기 기판의 전면 및 후면 중 적어도 하나의 표면에 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상이 코팅되어 있을 수 있다.
본 발명에 따르면 탄소질 매트릭스에 금속 입자가 분산 함침되어 있는 기판은 사파이어, GaAs와 열팽창 계수가 유사하여, 이 기판을 수직구조의 반도체 발광다이오드에 이용하는 경우, 크랙의 발생을 억제할 수 있다. 그리고 탄소질 매트릭스에 금속 입자가 분산 함침되어 기판은 열전도도가 우수하여, 이 기판을 발광다이오드에 이용하는 경우, 발광다이오드 작동시 발생하는 열을 방출시키는 특성이 우수할 뿐 아니라, 열방출 특성이 우수하다. 그리고 이 기판은 전기전도도 역시 우수하여, 도전성 기판으로 이용하기에 적합하다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 발광다이오드의 개략적인 구조를 나타내는 도면이다.
도 3을 참조하면, 본 발명에 따른 발광다이오드(100)는 기판(110), 전도성 접합층(120), 반사층(130), 화합물 반도체 구조물(140) 및 n형 접촉 금속(150)을 구비한다.
기판(110)은 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있 는 형태이다. 탄소질 매트릭스(111)는 그라파이트(graphite)로 이루어질 수 있으며, 금속 입자(112)는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있다. 이러한 금속 입자(112)는 탄소질 매트릭스(111) 내에 10 내지 50 중량% 비율로 분산 함침되어 있을 수 있다.
그리고 금속 입자(112)는 탄소질 매트릭스(111) 내에 용탕단조(squeeze casting)에 의해 가압 함침된 것일 수 있다. 용탕단조 방식은 도 4에 도시된 오픈-몰드(open-mold) 방식(직접 가압방식)과 도 5에 도시된 클로즈드-몰드(closed-mold) 방식(간접 가압방식)이 있다.
이러한 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)을 제조하기 위해서는 우선, 탄소 성형체(230)를 금형(210) 내에 장입한 후, 불활성 분위기에서 예비 가열한다. 불활성 분위기를 위해서, 아르곤(Ar), 질소(N2)와 같은 불활성 기체를 사용할 수 있다. 예비 가열은 함침시킬 금속 입자의 융점(melting point) 이상의 온도, 바람직하게는 융점보다 100 ~ 250 ℃ 정도 높은 온도로 가열한다. 이러한 공정은 탄소와 금속과의 계면에서의 반응을 억제하면서, 탄소 성형체의 기공에 금속을 충분히 함침될 수 있도록 하기 위함이다.
다음으로, 금속 입자의 융점보다 50 ~ 250 ℃ 정도 높은 온도로 금속 입자를 용융하여 용융 금속(240)을 금형(210)에 공급하여 예비 가열한 탄소 성형체(230)와 접촉시키고, 누름자(220)에 의해 압력을 가하여 용탕단조에 의해 용융 금속(240)을 탄소 성형체(230) 내에 가압 함침시킨다.
그리고 냉각시킨 후, 탄소 성형체를 꺼내어 원하는 크기로 가공하면, 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)을 제조할 수 있게 된다.
이와 같은 방식으로, 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)을 제조하게 되면, 밀도는 2.0 ~ 5.0 g/cm3 정도가 된다. 함침된 금속 입자(112)가 알루미늄 또는 알루미늄 합금인 경우는 밀도가 2.0 ~ 2.5 g/cm3 정도이며, 함침된 금속 입자(112)가 구리, 은, 구리 합금 또는 은 합금인 경우는 밀도가 2.3 ~ 5.0 g/cm3 정도이다. 제조된 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)의 주요 물성을 아래의 표 1에 나타내었다. 이때, 금속 입자(112)는 10 내지 50 중량% 정도로 탄소질 매트릭스(111) 내에 분산 함침되어 있다. 금속 입자(112)가 10 내지 50 중량% 정도로 탄소질 매트릭스(111) 내에 분산 함침되어 있을 때, 기판(110)의 주요 물성이 우수하게 되고, 금속 입자(112)가 10 중량%보다 작거나 50 중량%보다 큰 비율로 분산 함침되면, 원하는 물성을 갖는 기판(110)을 얻을 수 없을 수 있다.
[표 1]
Figure 112009074521350-PAT00001
표 1에 나타낸 바와 같이 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)의 열팽창 계수는 사파이어 기판이나 GaAs 기판의 열팽창 계수(6 ~ 7 ppm/K)와 유사하다. 따라서, 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)을 접합한 후 사파이어 기판이나 GaAs 기판을 분리하게 되면, 종래의 실리콘 기판을 접합한 후 사파이어 기판이나 GaAs 기판을 분리할 때 발생하였던 기판의 휨 현상과 크랙(crack) 발생 현상은 크게 억제될 수 있다. 이에 따라, 크랙 등의 결함이 적은 고품질의 발광다이오드를 얻을 수 있게 된다.
또한, 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판(110)과 GaN으로 이루어지는 화합물 반도체 구조물(140)과의 열팽창 계수의 차이가 크지 않기 때문에, 발광다이오드(100)의 패키지 공정에서 다이 본딩(die bonding)이나 와이어 본딩(wire bonding)시 고온 공정이 가능하게 된다. 이에 따라, 다이 접합 공정의 공정 기준이 완화됨으로써, 패키지 수율이 향상될 수 있다.
그리고 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기 판(110)의 열 전도도는 150 ~ 500 W/mK 정도로, 열방출 특성이 매우 우수하여, 발광다이오드의 열발생량 증가에 따라 기계적 응력이 발생하는 문제점이 방지된다. 또한, 상기 기판(110)은 전기저항이 4.5 μΩ-cm 정도로 전기 전도도 역시 우수하다는 장점이 있다.
그리고 탄소질 매트릭스(111)의 전면과 후면 중 적어도 하나의 표면에 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상이 코팅되어 있을 수 있다. 이러한 코팅은 전도성 도금이나 비전도성 도금을 이용하여 달성할 수 있다. 이와 같이, 탄소질 매트릭스(111)의 전면과 후면에 코팅을 하게 되면, 기판(110)을 이용하여 발광다이오드 제조시, 기판(110)을 보호하는 역할을 하게 된다. 예컨대, 발광다이오드 제조시, HCl이나 H2SO4와 같은 케미칼(chemical)에 의해 기판(110)이 보호되고, 기판(110)에 함침되어 있는 금속 입자(112)가 외부로 방출되거나 외부의 다른 물질이 기판(110) 내로 확산되는 것을 방지할 수 있다.
전도성 접합층(120)은 기판(110) 상에 형성되며, Au, Sn, In, Au-Ge, Au-In, Au-Sn, Au-Ag 및 Pb-Sn으로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있다. 전도성 접합층(120)은 기판(110)과 화합물 반도체 구조물(140)을 접합시키는 역할을 하는 것으로, 기판(110)과 화합물 반도체 구조물(140)이 별도의 접합 매개층 없이도 접합이 가능하면, 전도성 접합층(120)은 생략될 수도 있다.
반사층(130)은 전도성 접합층(120) 상에 형성된다. 반사층(130)은 화합물 반 도체 구조물(140)로부터 입사된 빛을 상방향으로 반사시킴으로써, 발광다이오드(100)의 휘도를 증가시키는 역할을 한다. 따라서 반사층(130)은 고반사율의 금속으로 이루어질 수 있으며, 바람직하게는 Au, Ag, Al, Ni 및 Rh로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있다. 그러나 반사층(130)은 본 발명의 필수 요소인 것은 아니며, 필요에 따라 생략될 수도 있다.
화합물 반도체 구조물(140)은 화합물 반도체로 이루어져 전기적 신호를 광신호로 전환하는 발광소자로서, p형 화합물 반도체층(140a), 활성층(140b) 및 n형 화합물 반도체층(140c)이 순차적으로 적층된 구조를 갖는다. 화합물 반도체 구조물(140)은 사파이어 기판을 성장용 기판으로 이용하여 성장시킬 수 있다.
p형 화합물 반도체층(140a)은 반사층(130) 상에 형성되며, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 반도체 물질로 이루질 수 있다. 일반적으로 p형 화합물 반도체층(140a)은 수천 Å 정도의 p형 도펀트가 도핑된 GaN 또는 GaN/AlGaN으로 이루어진다. 이때 p형 도펀트는 주로 2족 원소가 사용되며, 마그네슘(Mg)이 사용될 수 있다. p형 화합물 반도체층(140a)은 n형 화합물 반도체층(140c)과 p-n 결합(junction)을 형성하며, 정공을 활성층(140b)에 공급한다.
활성층(140b)은 p형 화합물 반도체층(140a) 상에 형성되며, 광이 생성 및 방출되는 층으로, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 반도체 물질로 이루질 수 있다. 활성층(140b)은 n형 반도체층(140c)으로부터 주입된 전자와 p형 화합물 반도체층(140a)으로부터 주입된 정공이 결합되어 전기적 에너지를 빛 에너지로 전환시켜 외부로 광을 방출하는 역할을 한다. 이를 위해, 활성층(140b)은 양자 우물층과 배리어층이 교번적으로 적층된 양자우물(quantum well) 구조로 형성될 수 있다. 양자 우물층에 전하들이 모이는 감금(confinement) 효율을 증대시키기 위하여, 활성층(140b)은 복수의 배리어층과 복수의 양자 우물층이 교번적으로 적층되어 있는 다중양자우물(Multi Quantum Well, MQW) 구조를 가질 수 있다. 이때 양자 우물층은 InGaN과 같이 상대적으로 에너지 밴드갭이 작은 물질로 이루어지며, 배리어층은 GaN과 같이 상대적으로 에너지 밴드갭이 큰 물질로 이루어질 수 있다. 활성층(140b)으로부터 방출되는 광의 파장은 In의 조성에 따라 결정된다.
n형 화합물 반도체층(140c)은 활성층(140b) 상에 형성되며, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 반도체 물질로 이루질 수 있다. 일반적으로 n형 화합물 반도체층(140c)은 수 μm 정도의 n형 도펀트가 도핑된 GaN 또는 GaN/AlGaN으로 이루어진다. 이때 n형 도펀트는 주로 4족 원소가 사용되며, 실리콘(Si)이 사용될 수 있다. n형 화합물 반도체층(140c)은 p형 화합물 반도체층(140a)과 p-n 결합을 형성하며, 전자를 활성층(140b)에 공급하는 역할을 한다.
n형 접촉 금속(150)은 화합물 반도체 구조물(140) 상에 형성되며, Ti, Cr, Al, Pd, V 및 W 중에서 선택된 1종 이상으로 이루어질 수 있다.
이상에서, 화합물 반도체 구조물(140)이 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어진 GaN계 반도체 발광다이오드에 대해 설명하였지만, 다른 Ⅲ-Ⅴ족 화합물 반도체 물질로 이루어진 경우에도 본 발 명이 적용될 수 있다. 예컨대, 화합물 반도체 구조물(140)은 AlxGayIn1 -x- yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있다. 또 다른 실시 형태로서, 화합물 반도체 구조물(140)은 AlxGa1 - xAs(0≤x≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있다. 어떤 실시형태이든지 본 발명에서는 기판(110)은 탄소질 매트릭스(111) 내에 금속 입자(112)가 분산 함침되어 있는 기판이 이용된다.
이상에서, 탄소질 매트릭스 내에 금속 입자가 분산 함침되어 있는 기판을 이용하여 수직 구조를 갖는 발광다이오드에 대해 도시하고 설명하였으나, 이에 한정되는 것은 아니다. 탄소질 매트릭스 내에 금속 입자가 분산 함침되어 있는 기판은 수평 구조를 갖는 발광다이오드 제조를 위한 기판으로도 이용이 가능하다. 그리고 본 발명에 따른 탄소질 매트릭스 내에 금속 입자가 분산 함침되어 있는 기판이 이용된 발광다이오드를 패키지를 제작할 때, 칩 사이드 업(chip side up) 방식에 의해 발광다이오드 패키지를 제작할 수도 있고, 플립-칩(flip-chip) 형태로 패키지를 제작할 수도 있다.
도 6은 본 발명에 따른 발광다이오드의 개략적인 제조방법을 나타낸 도면이다.
도 6을 참조하면, 본 발명에 따른 발광다이오드를 제조하기 위해서는, 우선 도 6(a)에 도시된 바와 같이, 성장용 기판(380) 상에 화합물 반도체 구조물(340)을 형성한다. 화합물 반도체 구조물(340)은 n형 화합물 반도체층(340c), 활성층(340b) 및 p형 화합물 반도체층(340a)이 성장용 기판(380)에 순차적으로 적층되어 있는 구조물이다. 화합물 반도체 구조물(340)이 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어진 경우는 성장용 기판(380)을 사파이어 기판을 사용할 수 있다. 그리고 화합물 반도체 구조물(340)이 AlxGayIn1 -x- yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlxGa1 - xAs(0≤x≤1)의 조성식을 갖는 반도체 물질로 이루어진 경우는 성장용 기판(380)을 GaAs 기판을 사용할 수 있다.
그리고 도 6(b)에 도시된 바와 같이, 화합물 반도체 구조물(340) 상에 반사층(330)과 전도성 접합층(320)을 형성한다.
다음으로, 도 6(c)에 도시된 바와 같이, 전도성 접합층(320)과 전도성 기판(310)을 접합시킨다. 이때 전도성 기판(310)은 탄소질 매트릭스(311) 내에 금속 입자(312)가 분산 함침되어 있는 기판이다. 탄소질 매트릭스(311)는 그라파이트(graphite)로 이루어질 수 있으며, 금속 입자(312)는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있다. 금속 입자(312)는 10 내지 50 중량% 정도의 비율을 갖도록 탄소질 매트릭스(311) 내에 분산 함침시킬 수 있다.
그리고 금속 입자(312)는 탄소질 매트릭스(311) 내에 용탕단조(squeeze casting)에 의해 가압 함침된 것일 수 있다. 그리고 전도성 기판(310)의 전면과 후 면 중 적어도 하나의 표면에는 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상을 코팅할 수 있다. 이러한 코팅은 전도성 도금 또는 비전도성 도금을 이용하여 용이하게 달성할 수 있다.
전도성 접합층(320)과 전도성 기판(310)은 300 ℃ 이상의 고온에서 접합된다. 그러나 탄소질 매트릭스(311) 내에 금속 입자(312)가 분산 함침되어 있는 전도성 기판(310)은 열팽창 계수가 성장용 기판(380)과 큰 차이가 나지 않으므로(전도성 기판(310)의 열팽창 계수 ~8, 사파이어와 GaAs의 열팽창 계수 6 ~ 7), 종래와 같은 기판의 휨 현상이 발생하지 않는다. 즉, 전도성 기판(310)의 접합 공정 완료 후, 그 결과물을 상온으로 냉각시킨다 하더라도, 성장용 기판(380)에는 큰 인장력이 가해지지 않는다.
다음으로, 도 6(d)에 도시된 바와 같이, 성장용 기판(380)과 화합물 반도체 구조물(340)을 분리한다. 성장용 기판(380)과 화합물 반도체 구조물(340)의 분리는 성장용 기판(380)과 화합물 반도체 구조물(340) 사이의 계면에 레이저를 조사(레이저 리프트 오프)함으로써 수행된다. 상술한 바와 같이, 탄소질 매트릭스(311) 내에 금속 입자(312)가 분산 함침되어 있는 전도성 기판(310)을 이용한 경우에는 접합 후에도, 기판의 휨 현상은 발생하지 않기 때문에, 성장용 기판(380)을 분리하더라도 크랙 등의 결함은 거의 발생되지 않는다.
상기의 공정들을 수행하면, 도 6(e)에 도시된 바와 같이, 전도성 기판(310) 상에 전도성 접합층(320), 반사층(330) 및 화합물 반도체 구조물(340)이 순차적으로 적층되어 있는 형태가 된다. 그리고 도 6(f)에 도시된 바와 같이, 화합물 반도 체 구조물(340) 상에 n형 접촉 전극(350)을 형성하여, 탄소질 매트릭스(311) 내에 금속 입자(312)가 분산 함침되어 있는 기판을 이용한 발광다이오드를 제조한다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 종래의 수평구조의 GaN 발광다이오드의 개략적인 구조를 나타내는 도면이다.
도 2는 종래의 Si 기판을 이용한 수직구조의 GaN 발광다이오드의 개략적인 제조방법을 나타내는 도면이다.
도 3은 본 발명에 따른 발광다이오드의 개략적인 구조를 나타내는 도면이다.
도 4 및 도 5는 본 발명에 따른 발광다이오드용 기판 제조방법의 일 예를 나타낸 도면들이다.
도 6은 본 발명에 따른 발광다이오드의 제조방법을 개략적으로 나타낸 도면이다.

Claims (12)

  1. 기판 상에 p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층를 포함하여 이루어진 화합물 반도체 구조물이 형성되어 있는 발광다이오드에 이용되는 기판으로서,
    탄소질 매트릭스; 및
    상기 탄소질 매트릭스 내에 분산 함침되어 있는 금속 입자;를 포함하는 것을 특징으로 하는 발광다이오드용 기판.
  2. 제1항에 있어서,
    상기 탄소질 매트릭스는 그라파이트(graphite)로 이루어진 것을 특징으로 하는 발광다이오드용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 금속 입자는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 발광다이오드용 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 금속 입자는 10 내지 50 중량% 비율로 상기 탄소질 매트릭스 내에 분산 함침되어 있는 것을 특징으로 하는 발광다이오드용 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 금속 입자는 용탕단조(squeeze casting)에 의해 가압 함침된 것을 특징으로 하는 발광다이오드용 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 탄소질 매트릭스 전면 및 후면 중 적어도 하나의 표면에 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상이 코팅되어 있는 것을 특징으로 하는 발광다이오드용 기판.
  7. 탄소질 매트릭스 내에 금속 입자가 분산 함침되어 있는 기판; 및
    상기 기판 상에 형성되며, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층를 포함하여 이루어진 화합물 반도체 구조물;을 포함하는 것을 특징으로 하는 발광다이오드.
  8. 제7항에 있어서,
    상기 탄소질 매트릭스는 그라파이트로 이루어진 것을 특징으로 하는 발광다이오드.
  9. 제7항에 있어서,
    상기 금속 입자는 알루미늄(Al), 구리(Cu), 은(Ag), 철(Fe), 몰리브덴(Mo), 플루토늄(Pu), 루비듐(Rb), 알루미늄 합금, 구리 합금 및 은 합금으로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 발광다이오드.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 금속 입자는 10 내지 50 중량% 비율로 상기 탄소질 매트릭스 내에 분산 함침되어 있는 것을 특징으로 하는 발광다이오드.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 기판과 상기 p형 화합물 반도체층 사이에는 전도성 접합층을 더 포함하고,
    상기 전도성 접합층은 Au, Sn, In, Au-Ge, Au-In, Au-Sn, Au-Ag 및 Pb-Sn으로 이루어진 군에서 선택된 하나 이상으로 이루어진 것을 특징으로 하는 발광다이오드.
  12. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 기판의 전면 및 후면 중 적어도 하나의 표면에 니켈(Ni), 구리(Cu), 코발트(Co), 금(Au) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상이 코팅되어 있는 것을 특징으로 하는 발광다이오드.
KR1020090118610A 2009-12-02 2009-12-02 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드 KR101172950B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090118610A KR101172950B1 (ko) 2009-12-02 2009-12-02 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
PCT/KR2010/006032 WO2011068301A1 (ko) 2009-12-02 2010-09-06 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
TW099141777A TW201135970A (en) 2009-12-02 2010-12-01 Graphite substrate for light emitting diode and light emitting diode including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118610A KR101172950B1 (ko) 2009-12-02 2009-12-02 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드

Publications (2)

Publication Number Publication Date
KR20100035629A true KR20100035629A (ko) 2010-04-05
KR101172950B1 KR101172950B1 (ko) 2012-08-10

Family

ID=42213446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118610A KR101172950B1 (ko) 2009-12-02 2009-12-02 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드

Country Status (3)

Country Link
KR (1) KR101172950B1 (ko)
TW (1) TW201135970A (ko)
WO (1) WO2011068301A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106629B1 (ko) * 2011-01-04 2012-01-20 고려대학교 산학협력단 금속/그래핀 투명전극을 포함하는 발광소자 및 이의 제조방법
KR101219078B1 (ko) * 2012-02-28 2013-01-11 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
KR101328124B1 (ko) * 2012-01-06 2013-11-08 주식회사 엘앤엘 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법
WO2015008922A1 (ko) * 2013-07-19 2015-01-22 엠케이전자 주식회사 두께 방향으로 우수한 열전도 특성을 갖는 기판과 이 기판을 구비한 led 소자, 그 기판의 제조방법
WO2016171461A1 (ko) * 2015-04-20 2016-10-27 서울대학교산학협력단 반도체 소자 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476399B2 (en) * 2017-11-29 2022-10-18 Panasonic Intellectual Property Management Co., Ltd. Jointing material, fabrication method for semiconductor device using the jointing material, and semiconductor device
JP7108907B2 (ja) * 2017-11-29 2022-07-29 パナソニックIpマネジメント株式会社 接合材、該接合材を用いた半導体装置の製造方法、及び、半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110524B2 (ja) 2003-03-20 2008-07-02 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2007005709A (ja) 2005-06-27 2007-01-11 Asahi Glass Co Ltd Led照明装置用の低熱抵抗配線基板およびled照明装置
JP2007109743A (ja) * 2005-10-11 2007-04-26 Kaneka Corp 発光ダイオード
JP4764260B2 (ja) * 2006-06-08 2011-08-31 日本電信電話株式会社 半導体積層構造及びその製造方法
JP2008091432A (ja) * 2006-09-29 2008-04-17 Kodenshi Corp 電子部品
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
CN101295758B (zh) 2007-04-29 2013-03-06 晶能光电(江西)有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
JP2008287960A (ja) * 2007-05-16 2008-11-27 Nec Lighting Ltd 照明装置
JP5386747B2 (ja) * 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106629B1 (ko) * 2011-01-04 2012-01-20 고려대학교 산학협력단 금속/그래핀 투명전극을 포함하는 발광소자 및 이의 제조방법
KR101328124B1 (ko) * 2012-01-06 2013-11-08 주식회사 엘앤엘 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법
KR101219078B1 (ko) * 2012-02-28 2013-01-11 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
WO2015008922A1 (ko) * 2013-07-19 2015-01-22 엠케이전자 주식회사 두께 방향으로 우수한 열전도 특성을 갖는 기판과 이 기판을 구비한 led 소자, 그 기판의 제조방법
WO2016171461A1 (ko) * 2015-04-20 2016-10-27 서울대학교산학협력단 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
WO2011068301A1 (ko) 2011-06-09
KR101172950B1 (ko) 2012-08-10
TW201135970A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
TWI242891B (en) Method for manufacturing vertical GaN light emitting diode
JP5232970B2 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
KR101172950B1 (ko) 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
TWI377698B (en) Gan type semiconductor light emitting element and lamp
KR101547414B1 (ko) 결합 공정을 위한 비-반응성 배리어 금속
WO2007108532A1 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
WO2007069590A1 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US9214606B2 (en) Method of manufacturing light-emitting diode package
JPWO2005122290A1 (ja) 窒化物系半導体発光素子
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
JP2009099675A (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
KR100832102B1 (ko) 발광소자용 구조체 및 발광소자의 제조 방법
KR100638825B1 (ko) 수직구조 반도체 발광 소자 및 그 제조 방법
KR101047647B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5638543B2 (ja) 発光素子の製造方法
JP2009289983A (ja) 窒化物半導体発光ダイオード
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101742617B1 (ko) 발광소자
JP2010161160A (ja) 半導体発光素子
JP2006086138A (ja) 光デバイス
KR20100035641A (ko) 실리콘 카바이드 기반의 발광소자용 기판 및 이를 이용한 발광소자
KR20090032212A (ko) 플립칩용 질화물계 반도체 발광소자
JP4699811B2 (ja) 半導体発光装置の製造方法
US9076897B2 (en) Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150714

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee