KR101328124B1 - 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법 - Google Patents

금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법 Download PDF

Info

Publication number
KR101328124B1
KR101328124B1 KR1020120001951A KR20120001951A KR101328124B1 KR 101328124 B1 KR101328124 B1 KR 101328124B1 KR 1020120001951 A KR1020120001951 A KR 1020120001951A KR 20120001951 A KR20120001951 A KR 20120001951A KR 101328124 B1 KR101328124 B1 KR 101328124B1
Authority
KR
South Korea
Prior art keywords
temperature
group iii
metal nitride
metal
iii metal
Prior art date
Application number
KR1020120001951A
Other languages
English (en)
Other versions
KR20130081011A (ko
Inventor
이효석
안형수
하홍주
양민
Original Assignee
주식회사 엘앤엘
시스솔루션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘앤엘, 시스솔루션 주식회사 filed Critical 주식회사 엘앤엘
Priority to KR1020120001951A priority Critical patent/KR101328124B1/ko
Publication of KR20130081011A publication Critical patent/KR20130081011A/ko
Application granted granted Critical
Publication of KR101328124B1 publication Critical patent/KR101328124B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 III족 금속 질화물 반도체는 금속 주입 탄소체 기판; 금속 주입 탄소체 기판 위에 형성된 씨드층; 및 씨드 층 위에 형성되는 III족 금속 질화물 결정층으로 이루어지고, 금속 주입 탄소체 기판은 비철 금속 5-20중량%와 탄소 80-95중량%로 이루어지며, 상기 비철 금속은 구리, 알루미늄, 아연, 주석, 금, 은, 니켈을 포함하는 비철금속 중에서 선택되는 하나 이상의 금속이다. 씨드층은 비철 금속과 III족 금속의 염화물을 포함한다.

Description

금속 주입 탄소체 기판을 가지는 III족 금속 질화물 반도체 및 그 제조 방법{III Group metal nitride semiconductor having a metal-injected graphite substrate and method fabricating thereof}
본 발명은 III족 금속 질화물 반도체 및 그 제조 방법에 관한 것으로서, 더욱 구체적으로는 금속 주입 탄소체 기판을 가지는 III족 금속 질화물 반도체 및 그 제조 방법에 관한 것이다.
일반적으로 발광 소자용 기판은 GaAs, InP, 사파이어, SiC, Si 기판 등이 이용되고 있다. 이중 최근 활발하게 개발되고 있는 III족 금속 질화물 반도체를 이용한 LED나 레이저 다이오드 등의 발광 소자와 전자 소자들은 사파이어 기판을 질화물 반도체 결정성장을 위한 기판으로 사용하여 왔다. 특히, GaN 성장을 위해서 가장 많이 사용되는 기판은 c-사파이어 기판이지만, GaN 결정을 사파이어를 기판으로 하여 성장시킬 경우 GaN와 사파이어의 격자 부정합이 크고(대략 16%), 열팽창 계수가 달라서(대략 25.6%), 사파이어와 GaN의 계면에 높은 밀도의 결정 결함과 결손 구조가 발생하게 된다. 이러한 결정 결함은 전자들의 움직임을 방해하거나 비 발광 재결합(non-radiative recombination)으로 작용하게 되어 GaN의 전기적, 광학적 특성을 감소시킨다. 따라서 많은 연구자들은 사파이어를 대신하여 MgO와 LiGaO 같은 새로운 기판을 사용하여 연구하였으나 큰 효과를 보지 못하였다. 또한, c-사파이어를 대신하여 다른 평면의 사파이어를 기판으로 사용하는 연구가 진행되었지만 결정질이 떨어지는 것으로 보고되고 있다.
본 발명은 상기와 같은 단점을 해결하기 위해 안출된 것으로서, 비결정성의 금속 주입 탄소체 기판을 사용하여 결정성 및 전기적, 광학적 특성이 우수한 III족 금속 질화물 반도체 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 열 전도도 및 강도가 우수한 발광소자용 III족 금속 질화물 반도체 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 저렴한 비용으로 형성할 수 있는 III족 금속 질화물 반도체 및 그 제조 방법을 제공하는 것이다.
이러한 목적 및 기타 목적을 이루기 위하여, 본 발명의 일 특징에 따른 III족 금속 질화물 반도체는 금속 주입 탄소체 기판; 및 상기 기판 위에 형성되는 III족 금속 질화물 결정층으로 이루어진다. 이러한 금속 주입 탄소체 기판과 상기 III족 금속 질화물 결정층 사이에는 씨드층이 형성되며, 또한 씨드층과 III족 금속 질화물 결정층 사이에는 버퍼층이 형성될 수 있다. 씨드층은 금속과 III족 금속의 염화물을 포함한다.
금속 주입 탄소체 기판은 금속 5-20중량%와 탄소 80-95중량%로 이루어지고, 상기 금속은 구리, 알루미늄, 아연, 주석, 금, 은, 니켈을 포함하는 비철 금속 중에서 선택되는 하나 이상의 금속이며, 다공성 탄소 지지체에 금속을 주입하여 형성한다. 바람직하게 금속 주입 탄소체 기판은 구리 15 중량%와 탄소 85 중량%로 이루어진다.
본 발명의 다른 특징에 따른 III족 금속 질화물계 기판은 금속 주입 탄소체 기판과, 기판 위에 형성되는 III족 금속 질화물층으로 이루어지고, 금속 주입 탄소체 기판과 상기 III족 금속 질화물층 사이에 형성된 씨드층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따른 III족 금속 질화물 반도체를 제조하는 방법은 반응관 내의 소스 영역에 III족 금속 원료를 장착하는 단계; 상기 반응관의 성장 영역에 금속 주입 탄소체 기판을 장착하는 단계; 상기 반응관의 소스 영역을 제1 온도까지 연속적으로 가열하는 단계; 상기 반응관의 성장 영역을 제2 온도까지 연속적으로 가열하는 단계; 상기 반응관의 성장 영역의 온도가 상기 제2 온도에 도달하기 전에, 상기 제2 온도보다 낮은 제3 온도에 도달하면, 질화 반응 가스를 상기 반응관에 공급하는 단계; 상기 반응관의 소스 영역의 온도가 상기 제1 온도에 도달하기 전에, 상기 제1 온도보다 낮은 제4 온도에 도달하면, 할로겐화 반응 가스를 상기 반응관에 공급하여 상기 III족 금속 원료 장착부의 III족 금속의 염화물이 형성되는 단계; 상기 반응관의 성장 영역의 온도가 상기 제2 온도에 도달하기 전에, 상기 제2 온도보다 낮고 상기 제3 온도보다 높은 제5 온도에 도달하면, 금속 주입 탄소체 기판의 표면에 씨드층이 형성되는 단계; 및 상기 반응관의 소스 영역의 온도가 제1 온도에 도달한 후 상기 제1 온도에서 유지되고 성장 영역의 온도가 제2 온도에 도달한 후 상기 제2 온도에서 유지될 때, III족 금속 질화물 결정층이 형성되는 단계로 이루어진다.
또한, 상기 방법은 III족 금속 질화물 결정층이 형성되는 단계 전에, 저온 버퍼층이 형성되는 단계를 더 포함할 수 있다.
이 때, 제1 온도는 800~900℃ 범위 내의 온도로서 바람직하게는 850℃이고, 제2 온도는 900~1200℃ 범위 내의 온도로서 바람직하게는 1150℃이다. 제3 온도는 100℃이고, 제4 온도는 200℃이고, 제5 온도는 500~1000℃ 범위 내의 온도이고 이러한 제5 온도는 비철 금속의 종류에 따라서 달라진다.
또한, III족 금속 질화물계 템플릿 기판을 제조하기 위한 제1 온도는 800~900℃ 범위 내의 온도이고, 상기 제2 온도는 550~850℃ 범위 내의 온도이다.
본 발명의 III족 금속 질화물 반도체 및 그 제조 방법에 따르면 다공성 탄소체에 비철 금속을 주입한 금속 주입 탄소체 기판을 사용하여 결정성이 우수한 III족 금속 질화물 반도체를 형성할 수 있다. 본 발명은 사파이어 기판보다 훨씬 단가가 저렴한 금속 주입 탄소체 기판에 III족 금속 질화물 반도체 결정을 성장시킴으로써 기존의 사파이어 기판을 사용하는 것에 비하여 그 제조비용이 대폭 절감된다. 또한, 본 발명의 금속 주입 탄소체 기판을 사용하여 III족 금속 질화물 결정을 형성하면 기존의 사파이어 기판을 사용할 때보다 강도와 열 방출이 우수하여 소자의 성능과 수명을 수십% 이상 혁신적으로 개선할 수 있는 효과가 있다.
더욱이, 본 발명의 금속 주입 탄소체 기판을 사용하여 형성한 III족 금속 질화물 반도체는 씨드층과 버퍼층으로 작용하는 GaN층이 존재하기 때문에 결정성이 우수하게 되고, 이러한 반도체를 사용하는 전기적 또는 광학적 소자들은 우수한 전기적 및 광학적 특성을 가지게 된다.
더욱이, 본 발명의 금속 주입 탄소체 기판을 사용하여 형성한 III족 금속 질화물 반도체는 기판이 전도성을 가지기 때문에 기판 하부에 전극 형성이 가능하여 수직형 소자를 제조할 수 있다.
도 1은 본 발명의 III족 금속 질화물 반도체를 제조하기 위한 제조 장치를 도시한 도면이고,
도 2는 본 발명의 III족 금속 질화물 반도체를 제조하는 방법을 설명하기 위한 도면이고,
도 3는 본 발명의 일 실시예에 따라 제조한 GaN 결정의 평면 SEM 사진이고,
도 4는 본 발명의 일 실시예에 따라 제조한 GaN 결정의 측면 SEM 사진이고
도 5 내지 도 8은 도 4의 사진에서 각 부분을 분석한 EDS 사진이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 따른 질화물 반도체 결정 성장 방법을 설명한다. 본 실시예에서는 성장 방법으로 HVPE법은 사용하여 III족 금속으로 Ga을 선택하여 설명하나, 이에 한정되지는 않는다. 도 1은 소스 영역과 기판 영역의 온도를 각각 제어할 수 있는 HVPE 장치로서, 이러한 장치는 본 출원인의 공개특허공보 10-2011-0032944호에 개시되어 있다. 그러나, 본 발명의 III족 금속 질화물 반도체는 상기 장치에서 제조되는 것으로 한정되지 않으며, 소스 영역 및 기판 영역의 온도가 독립적으로 조절되는 구조를 가지는 HVPE 장치나, MOCVD, MOVPE, MBE 장치 등에서 제조될 수 있다.
도 1의 HVPE 장치는 크게 반응관(100), 온도 조절 장치(200) 및 가스 공급부(300)로 이루어진다. 반응관(100)은 크게 소스 영역(110)과 성장 영역(150)으로 나누어지고, 소스 영역에서는 III족 금속 원료인 Ga를 장착하는 금속 원료 장착부(120)가 배치된다. 성장 영역(150)에는 기판이 장착되는 기판 장착부(160)가 배치된다.
온도 조절 장치(200)는 반응관(100) 내에서 금속 원료 및 가스가 반응하도록 하는 것으로서, 소스 영역(110)의 온도를 상승/하강시키는 제1 온도조절부(210)과 성장 영역(150)의 온도를 상승/하강시키는 제2 온도 조절부(220)로 이루어진다.
가스 공급부(300)는 반응 가스 및 캐리어 가스를 공급하는 것으로서, 암모니아(NH3) 가스를 공급하기 위한 질화 반응 가스 공급부(310), 캐리어 가스인 질소를 공급하기 위한 캐리어 가스 공급부(320) 및 염화수소(HCl) 가스를 공급하기 위한 할로겐화 반응 가스 공급부(330)로 이루어진다. 도면에는 캐리어 가스로서 질소가 도시되어 있으나 수소 가스나 기타 적절한 가스를 사용하는 것도 가능하다. 가스 공급부(300)는 제1 및 제2 내관(340, 350)에 의하여 반응관(100)과 연결되어 있으며, 제1 내관(340)은 암모니아 가스와 이를 수송하는 질소 가스가 흐를 수 있는 있도록 연결되어 있고, 제2 내관(350)은 염화수소 가스와 이를 수송하는 질소 가스가 흐를 수 있도록 배치되어 있다. 또한, 금속 원료 장착부(120)는 제2 내관(350) 내에 배치되어 있다. 이러한 HVPE 장치는 도 1의 구조에 한정되는 것이 아니며, 금속원료 장착부(120)가 배치되는 소스 영역(110)과 기판 장착부(160)가 배치되는 성장 영역(150)의 온도를 독립적으로 조절할 수 있는 장치이면 가능하다.
도 1 및 도 2를 참조하여 이러한 본 발명에 따른 III족 금속 질화물 반도체 제조 방법은 다음과 같다.
먼저, III족 금속 원료인 갈륨을 반응관(100)의 소스 영역(110)의 금속원료 장착부(120)에 배치하고, 반응관(100)의 성장 영역(150)의 기판 장착부(160)에 금속 주입 탄소체 기판(도 2의 S10의 기판 10)을 배치한다.
기판 장착부(160)에 장착되는 금속 탄소체 기판은 비정질 구조를 가지며, 비철 금속 5-20중량%와 탄소 80-95중량%로 이루어진다. 금속은 구리, 알루미늄, 아연, 주석, 금, 은, 니켈을 포함하는 비철금속 중에서 선택되는 하나 또는 그 이상 금속 또는 이들의 합금이다. 본 실시예에서는 금속 주입 탄소체 기판은 구리 15중량%와 탄소 85 중량%로 이루어지는 것을 사용하며, 열팽창계수는 6.2 정도이며, 열전도율은 150 W/mK 이고 비중 3.1 정도이다.
금속 주입 탄소체 기판은 미세구멍이 형성된 다공성 탄소 지지체(그래파이트)에 고온 및 고압에서 비철 금속을 주입하여 미세구멍에 비철 금속이 함침한 형태로 제조된다. 따라서, 기판 전체의 형태는 탄소체가 유지하고, 반도체 결정 성장에 필요한 반응은 비철 금속이 작용하도록 한다. 다공성 탄소 지지체에 비철 금속을 주입하는 온도는 일반적으로 1200℃ 이상, 압력은 800~1000 범위의 기압으로 주입한다.
이러한 금속 주입 탄소체 기판은 다공성 탄소 지지체에 비철 금속을 주입하여 형성함으로써, 열전도도가 기존 사파이어 기판보다 높게 된다. 따라서, 이러한 기판을 사용하는 제조되는 소자는 열 방출이 용이하므로 고온으로 동작하는 소자에 이용할 수 있는 이점이 있다.
금속 원료 및 금속 주입 탄소체 기판을 각각 장착한 후에는, 반응관(100)의 소스 영역(110)과 성장 영역(150)의 온도를 제1 및 제2 온도 조절부(210, 220)를 사용하여 각각의 목표 온도까지 독립적으로 올려준다. 소스 영역(110)의 목표 온도는 800~900℃의 범위 내의 온도이고, 바람직하게는 850℃이며, 성장 영역(150)의 목표 온도는 900-1200℃ 범위 내의 온도이고, 바람직하게는 1150℃이다.
이때, 소스 영역(110)의 온도가 올라가는 속도가 성장 영역(150)의 온도가 올라가는 속도보다는 빠르다. 본 실시예에서 소스 영역(110)은 15분 내에 상온에서부터 목표 온도인 800~900℃에 도달하고 30분 후부터 목표 온도에서 안정적으로 유지된다. 성장 영역(120)은 목표 온도인 900-1200℃까지 상승하는데 1시간 이상 소요된다.
온도 조절 장치(200)의 제1 및 제2 온도 조절부(210, 220)이 각각 소스 영역(110)과 성장 영역(150)의 온도를 상승시키기 시작하고, 성장 영역(150)이 100℃ 정도에 도달하면 가스공급부(300)의 질화 반응 가스 공급부(310)에서 암모니아 가스와, 캐리어 가스 공급부(320)에서 질소 가스를 제1 내관(340)을 통하여 성장 영역(150)에 공급하기 시작하여 금속 주입 탄소체 기판을 질화 처리하기 시작한다.
이후 소스 영역(110)이 200℃에 도달하면 가스공급부(300)의 할로겐화 반응 가스 공급부(330)에서 염화수소 가스와, 캐리어 가스 공급부(320)에서 질소 가스를 제2 내관(350)을 통하여 소스 영역(110)에 공급하기 시작하여 III족 금속 원료인 Ga과 염화수소가 반응하여 생성된 GaCln이 질소 가스에 의하여 성장 영역(150)의 기판 장착부(160)로 이송된다.
성장 영역(150)에서는 가스 공급부(300)의 할로겐화 반응 가스 공급부(330)에서 이송되는 염화수소 가스에 의하여 금속 주입 탄소체 기판의 표면이 에칭되어 기판의 불순물을 제거한다. 또한, 성장 영역(150)이 결합체 생성 온도에 도달하면 금속 주입 탄소체 기판에서 기판 내에 함침되어 있던 금속인 구리가 결정화되고, 이러한 구리 결정체가 소스 영역에서 이송되는 GaCln과 암모니아 가스와 반응하여 GaCln+NH3+Cu 결합체가 기판의 표면에 형성된다. 이러한 GaCln+NH3+Cu 결합체는 기판의 표면에서 씨드(Seed)층(도 2의 S20에서 생성되는 씨드층 20)으로서의 역할을 하게 된다. 이러한 결합체가 형성되는 온도는 금속의 종류에 따라서 달라지며, 비철금속이 Cu인 경우 대략 500℃에서부터 결합체가 생성되어 1000℃에서 가장 활발하고, 비철금속이 Al인 경우 대략 600℃ 정도이고, Cu와 Al의 합금이거나 Cu와 Al이 섞여 있는 경우는 500℃에서 1000℃ 사이의 범위이다. 이때, 소스 영역은 목표 온도인 850℃에서 안정적으로 유지된다.
이후 성장 영역(150)의 온도가 목표 온도인 900-1200℃에 도달하기까지 소스 영역(110)에서 이송된 GaCln과 암모니아 가스가 반응하여 기판의 시드에서 GaN층이 형성되기 시작한다. 이러한 GaN층은 저온 버퍼층(도 2의 S30에서 생성되는 버퍼층 30)의 역할을 한다. 도 2에서 씨드층(20)과 버퍼층(30)은 구분되어 도시되어 있으나, 실제로는 뚜렷한 경계가 없이 생성될 수 있다.
성장 영역(150)의 온도가 목표 온도에서 안정적으로 유지되면 평탄한 GaN 결정이 형성되어 소망하는 두께의 GaN 결정(도 2의 S40에서 생성되는 평탄한 GaN 결정 40)을 형성한다.
도 3 및 도 4는 본 발명의 일 실시예에 의하여 형성된 금속 주입 탄소체 기판 위에 형성된 GaN 결정의 평면 및 단면의 주사 전자 현미경(SEM) 사진이다. 금속 주입 탄소체 기판 위에 씨드층과 GaN 결정층이 형성되어 있는 것을 확인할 수 있다.
도 5 내지 도 8은 EDS(Energy Dispersive Spectroscopy) 장치로 각 층의 성분을 분석한 그래프이다. 위쪽의 SEM 사진의 붉은 십자가로 표시된 부분의 성분이 아래쪽 그래프에 표시되어 있다. 도 5에서 기판 영역의 경우, 주된 성분은 탄소와 구리임을 알 수 있다. 도 6의 씨드층의 경우 Ga, N 및 Cu의 피크가 나타남으로써 이들의 혼합체가 존재함을 알 수 있다. 도 7의 GaN 결정의 경우 Ga와 N의 피크가 나타남으로써 GaN 결정이 형성되었음을 확인할 수 있다. 도 8의 경우 그래프에서 탄소(빨간색), 질소(녹색), 구리(남색) 및 갈륨(하늘색)을 나타내는 것으로서, 아래 기판 쪽에서 탄소의 양이 많고, 구리(남색)이 씨드층 영역에 주로 존재하고 표면 쪽으로는 갈륨(하늘색)과 질소(녹색)가 주로 존재함을 확인할 수 있다.
본 발명의 다른 실시예로서, 금속 주입 탄소체 기판 상에 저온 버퍼층이 형성된 템플릿 기판을 형성할 수 있다. 이러한 실시예에서는 성장 영역(150)의 목표 온도를 550-850℃로 하여 기판 위에 저온 GaN 버퍼층이 형성된 템플릿 기판이 되도록 하는 것이다. 이러한 템플릿 기판은 GaN 버퍼층이 n형으로 형성되면 기판과 n형 GaN 모두 전도성을 가지게 된다. 저온 GaN 버퍼층이 형성된 기판은 III족 금속 질화물계의 발광 소자나 전자 소자의 템플릿 기판으로 다양하게 사용될 수 있다.
이상에서와 같이 본 발명의 금속 주입 탄소체 기판을 사용하여 GaN 결정을 형성할 수 있다. 본 발명은 사파이어 기판보다 훨씬 단가가 저렴한 금속 주입 탄소체 기판에 GaN 결정의 성장을 가능함으로써 기존의 사파이어 기판을 사용하는 것에 비하여 그 제조비용이 절감된다. 더욱이, 본 발명의 금속 주입 탄소체 기판을 사용하여 GaN 결정을 형성하면 기존의 사파이어 기판을 사용할 때보다 강도와 열 방출이 우수하여 소자의 성능과 수명을 수십% 이상 혁신적으로 개선할 수 있는 효과가 있다.
더욱이, 본 발명의 금속 주입 탄소체 기판을 사용하여 형성한 III족 금속 질화물 반도체는 씨드층과 버퍼층으로 작용하는 GaN층이 존재하기 때문에 결정성이 우수하게 되고, 이러한 반도체를 사용하는 전기적 또는 광학적 소자들은 우수한 전기적 및 광학적 특성을 가지게 된다.
더욱이, 본 발명의 금속 주입 탄소체 기판을 사용하여 형성한 III족 금속 질화물 반도체는 기판이 전도성을 가지기 때문에 기판 하부에 전극 형성이 가능하여 수직형 소자를 제조할 수 있는 이점도 있다.
또한, 본 발명에 따라서, 금속 주입 탄소체 기판 상에 저온 버퍼층이 형성된 템플릿 기판은 III족 금속 질화물계 발광소자나 전자 소자의 제조에 다양하게 사용될 수 있다.
이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.
10: 기판 20: 씨드층
30: 버퍼층 40: GaN 결정층
100: 반응관
110: 소스 영역 150: 성장 영역
120: 금속 원료 장착부 120: 기판 장착부
200: 온도 조절 장치
210: 제1 온도 조절부 220: 제2 온도 조절부
300: 가스 공급부
310: 질화 반응 가스 공급부 320: 캐리어 가스 공급부
330: 할로겐화 반응 가스 공급부
340: 제1 내관 350: 제2 내관

Claims (20)

  1. III족 금속 질화물 반도체로서,
    금속 주입 탄소체 기판; 및
    상기 기판 위에 성장하여 형성되는 III족 금속 질화물 결정층
    을 포함하는 III족 금속 질화물 반도체.
  2. 청구항 1에 있어서,
    상기 금속 주입 탄소체 기판은 금속 5-20중량%와 탄소 80-95중량%로 이루어지는 것을 특징으로 하는 III족 금속 질화물 반도체.
  3. 청구항 1 또는 2에 있어서,
    상기 금속은 구리, 알루미늄, 아연, 주석, 금, 은, 니켈을 포함하는 비철금속 중에서 선택되는 하나 이상의 금속 또는 합금인 것을 특징으로 하는 III족 금속 질화물 반도체.
  4. 청구항 1 또는 2에 있어서,
    상기 금속 주입 탄소체 기판은 구리 15중량%와 탄소 85 중량%로 이루어지는 것을 특징으로 하는 III족 금속 질화물 반도체.
  5. 청구항 1 또는 2에 있어서,
    상기 금속 주입 탄소체 기판은 다공성 탄소 지지체에 비철 금속을 주입하여 형성하는 것을 특징으로 하는 III족 금속 질화물 반도체.
  6. 청구항 1 또는 2에 있어서,
    상기 금속 주입 탄소체 기판과 상기 III족 금속 질화물 결정층 사이에 형성된 씨드층
    을 더 포함하는 III족 금속 질화물 반도체.
  7. 청구항 6에 있어서,
    상기 씨드층은 비철 금속과 III족 금속의 염화물을 포함하는 것을 특징으로 하는 III족 금속 질화물 반도체.
  8. 청구항 6에 있어서,
    상기 씨드층과 상기 III족 금속 질화물 결정층 사이에 형성된 버퍼층
    을 더 포함하는 III족 금속 질화물 반도체.
  9. III족 금속 질화물계 기판으로서,
    금속 주입 탄소체 기판; 및
    상기 기판 위에 성장하여 형성되는 III족 금속 질화물층
    을 포함하는 III족 금속 질화물계 기판.
  10. 청구항 9에 있어서,
    상기 금속 주입 탄소체 기판과 상기 III족 금속 질화물층 사이에 형성된 씨드층
    을 더 포함하는 III족 금속 질화물계 기판.
  11. III족 금속 질화물 반도체를 제조하는 방법으로서,
    반응관 내의 소스 영역에 III족 금속 원료를 장착하는 단계;
    상기 반응관의 성장 영역에 금속 주입 탄소체 기판을 장착하는 단계;
    상기 반응관의 소스 영역을 제1 온도까지 연속적으로 가열하는 단계;
    상기 반응관의 성장 영역을 제2 온도까지 연속적으로 가열하는 단계;
    상기 반응관의 성장 영역의 온도가 상기 제2 온도에 도달하기 전에, 상기 제2 온도보다 낮은 제3 온도에 도달하면, 질화 반응 가스를 상기 반응관에 공급하는 단계;
    상기 반응관의 소스 영역의 온도가 상기 제1 온도에 도달하기 전에, 상기 제1 온도보다 낮은 제4 온도에 도달하면, 할로겐화 반응 가스를 상기 반응관에 공급하여 상기 III족 금속 원료 장착부의 III족 금속의 염화물이 형성되는 단계;
    상기 반응관의 성장 영역의 온도가 상기 제2 온도에 도달하기 전에, 상기 제2 온도보다 낮고 상기 제3 온도보다 높은 제5 온도에 도달하면, 금속 주입 탄소체 기판의 표면에 씨드층이 형성되는 단계; 및
    상기 반응관의 소스 영역의 온도가 제1 온도에 도달한 후 상기 제1 온도에서 유지되고 성장 영역의 온도가 제2 온도에 도달한 후 상기 제2 온도에서 유지될 때, III족 금속 질화물 결정층이 형성되는 단계
    를 포함하는 III족 금속 질화물 반도체 제조 방법.
  12. 청구항 11에 있어서,
    상기 금속 주입 탄소체 기판은 금속 5-20중량%와 탄소 80-95중량%로 이루어지는 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  13. 청구항 11 또는 12에 있어서,
    상기 금속은 구리, 알루미늄, 아연, 주석, 금, 은, 니켈을 포함하는 비철금속 중에서 선택되는 하나 이상의 금속인 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  14. 청구항 11 또는 12에 있어서,
    상기 금속 주입 탄소체 기판은 구리 15중량%와 탄소 85 중량%로 이루어지는 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  15. 청구항 11 또는 12에 있어서,
    상기 금속 주입 탄소체 기판은 다공성 탄소 지지체에 비철 금속을 주입하여 형성하는 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  16. 청구항 11 또는 12에 있어서,
    상기 제1 온도는 800~900℃ 범위 내의 온도이고, 상기 제2 온도는 900~1200℃ 범위 내의 온도인 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  17. 청구항 16에 있어서,
    상기 제3 온도는 100℃이고 상기 제4 온도는 200℃인 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  18. 청구항 16에 있어서,
    상기 제5 온도는 500~1000℃ 범위 내의 온도인 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  19. 청구항 11 또는 12에 있어서,
    상기 제1 온도는 800~900℃ 범위 내의 온도이고, 상기 제2 온도는 550~850℃ 범위 내의 온도인 것을 특징으로 하는 III족 금속 질화물 반도체 제조 방법.
  20. 청구항 11 또는 12에 있어서,
    상기 III족 금속 질화물 결정층이 형성되는 단계 전에, 저온 버퍼층이 형성되는 단계
    를 더 포함하는 III족 금속 질화물 반도체 제조 방법.
KR1020120001951A 2012-01-06 2012-01-06 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법 KR101328124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120001951A KR101328124B1 (ko) 2012-01-06 2012-01-06 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001951A KR101328124B1 (ko) 2012-01-06 2012-01-06 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130081011A KR20130081011A (ko) 2013-07-16
KR101328124B1 true KR101328124B1 (ko) 2013-11-08

Family

ID=48992887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120001951A KR101328124B1 (ko) 2012-01-06 2012-01-06 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101328124B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561701B1 (ko) 2004-01-30 2006-03-17 한국과학기술연구원 탄화규소 나노로드 및 나노와이어의 제조 방법
JP2007169083A (ja) 2005-12-19 2007-07-05 National Institute For Materials Science 半導体結晶成長用炭化物単結晶基板
KR20100035629A (ko) * 2009-12-02 2010-04-05 주식회사 아이오지 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561701B1 (ko) 2004-01-30 2006-03-17 한국과학기술연구원 탄화규소 나노로드 및 나노와이어의 제조 방법
JP2007169083A (ja) 2005-12-19 2007-07-05 National Institute For Materials Science 半導体結晶成長用炭化物単結晶基板
KR20100035629A (ko) * 2009-12-02 2010-04-05 주식회사 아이오지 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
KR101172950B1 (ko) 2009-12-02 2012-08-10 정경화 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드

Also Published As

Publication number Publication date
KR20130081011A (ko) 2013-07-16

Similar Documents

Publication Publication Date Title
KR101172942B1 (ko) 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
US8878189B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
US8587022B2 (en) Nitride semiconductor light-emitting element and process for production thereof
JP4631681B2 (ja) 窒化物系半導体基板及び半導体装置
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7855386B2 (en) N-type group III nitride semiconductor layered structure
CN104518062A (zh) 制造半导体发光器件的方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP4717712B2 (ja) 窒化ガリウム単結晶基板及び半導体素子
CN100440553C (zh) GaN基LED外延片及其制备方法
JP5195731B2 (ja) 窒化物系半導体基板及び半導体装置
JP2012204540A (ja) 半導体装置およびその製造方法
KR101328124B1 (ko) 금속 주입 탄소체 기판을 가지는 iii족 금속 질화물 반도체 및 그 제조 방법
JP5015480B2 (ja) 半導体単結晶基板の製造方法
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
JP2005104742A (ja) 単結晶育成用基板および半導体装置
JP2010251743A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
Ryou Gallium nitride (GaN) on sapphire substrates for visible LEDs
WO2008002104A1 (en) Method of forming p-type compound semiconductor layer
KR101142228B1 (ko) 고품질 질화갈륨 기판의 제조 장치 및 그 제조 방법
KR20120134774A (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
KR20160149837A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 7