KR20160149837A - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20160149837A
KR20160149837A KR1020150087564A KR20150087564A KR20160149837A KR 20160149837 A KR20160149837 A KR 20160149837A KR 1020150087564 A KR1020150087564 A KR 1020150087564A KR 20150087564 A KR20150087564 A KR 20150087564A KR 20160149837 A KR20160149837 A KR 20160149837A
Authority
KR
South Korea
Prior art keywords
layer
active layer
peak
growth
well
Prior art date
Application number
KR1020150087564A
Other languages
English (en)
Inventor
박승철
안순호
홍수연
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020150087564A priority Critical patent/KR20160149837A/ko
Publication of KR20160149837A publication Critical patent/KR20160149837A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 그 제조 방법이 개시된다. 발광 소자는, 제1 도전형 반도체층; 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및 제1 및 제2 도전형 반도체층의 사이에 위치하며, 우물층 및 장벽층을 포함하는 다중양자우물 구조를 포함하는 활성층을 포함하되, 활성층은 비극성 또는 반극성의 성장면을 갖고, 상기 우물층은 수평 방향으로 압축 스트레인을 받으며, XRD(X-Ray Diffraction) ω2θ(omega 2theta) 스캔 값을 기준으로, 상기 활성층의 제1 순위 우물층 피크(1st order well layer peak)는 상기 제1 도전형 반도체층의 주 피크(main peak; 1st order peak)보다 작은 회절 각도를 가지며, 활성층의 제2 순위 우물층 피크(2nd order well layer peak)는 1450 arcsec 미만의 반치폭(FWHM)을 갖는다.

Description

발광 소자 및 그 제조 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 소자 및 그 제조 방법에 관한 것으로, 결정성이 향상된 비극성 또는 반극성의 활성층을 갖는 발광 소자 및 그 제조 방법에 관한 것이다.
최근 발광 다이오드와 같은 발광 소자의 베이스 물질로 폭넓게 사용되는 질화물계 반도체는 질화갈륨 기판과 같은 동종 기판 또는 사파이어와 같은 이종 기판을 이용하여 성장시켜 제조된다. 이러한 질화물계 반도체의 결정성 및 발광 효율에 영향을 미치는 요인들 중 몇몇은 성장 기판의 특성에 의해 영향을 받는다.
질화물계 반도체를 포함하는 발광 소자에 있어서, 전자와 정공이 결합하는 면은 성장면에 대체로 수평하므로, 상기 질화물계 반도체의 성장면에 따라 발광 소자의 특성에 차이를 가진다. 예를 들어, 극성면(예컨대, C-plane)을 성장면으로 갖는 성장 기판 상에 성장된 질화물계 반도체는 극성면에 수직한(normal) 방향으로 성장되어, 내부에 자발 분극 및 격자 상수 차이로 인한 압전 분극이 존재한다. 이와 같은 압전 분극과 자발 분극에 의한 분극 현상으로 인하여 질화물계 반도체의 에너지 밴드가 휘는 현상이 발생하고, 이는 활성층에서의 정공과 전자의 분포를 분리시키게 된다. 이에 따라, 전자와 정공의 재결합 효율이 감소하여 발광 효율이 낮아지고, 발광의 적색 편이 현상이 발생하며, 발광 소자의 순방향 전압(Vf)의 증가를 야기한다.
이와 같은 성장면의 극성으로 인하여 질화물계 반도체에 발생하는 문제점을 해결하기 위하여, 동종의 기판(homogeneous substrate) 상에 비극성 또는 반극성 질화물계 반도체를 성장시키는 방법이 연구 및 개발되고 있다. 동종의 기판 상에 비극성 또는 반극성의 질화물 반도체를 성장시킴으로써, 자발 분극 및 압전 분극으로 인한 효율 저하를 최소화할 수 있다. 질화물계 반도체의 비극성 면으로, a면({11-20})과 m면({1-100}) 등이 있으며, m면 비극성 기판 상에 질화물계 반도체층들이 성장되어 제조된 발광소자는 종래에 다수 개시된바 있다.
그러나 이러한 m면을 성장면으로 성장된 비극성 질화물계 반도체층은 c면을 성장면으로 성장된 비극성 질화물계 반도체층과 성장 특성, 광학적 특성 등이 다르다. 이에 따라, m면을 성장면으로 갖는 질화물계 반도체층 제조에 c면을 성장면으로 질화물계 반도체층을 성장시키는 기술을 직접적으로 적용하는 것에 한계가 있다.
본 발명이 해결하고자 하는 과제는, 표면 특성, 계면 특성 및 결정성이 우수한 비극성 또는 반극성 질화물계 반도체를 포함하는 발광 소자 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하며, 우물층 및 장벽층을 포함하는 다중양자우물 구조를 포함하는 활성층을 포함하되, 상기 활성층은 비극성 또는 반극성의 성장면을 갖고, 상기 우물층은 수평 방향으로 압축 스트레인을 받으며, XRD(X-Ray Diffraction) ω2θ(omega 2theta) 스캔 값을 기준으로, 상기 활성층의 제1 순위 우물층 피크(1st order well layer peak)는 상기 제1 도전형 반도체층의 주 피크(main peak; 1st order peak)보다 작은 회절 각도를 가지며, 상기 활성층의 제2 순위 우물층 피크(2nd order well layer peak)는 1450 arcsec 미만의 반치폭(FWHM)을 갖는다.
상기 제2 순위 우물층 피크는 190 arcsec 이하의 반치폭을 가질 수 있다.
상기 제1 순위 우물층 피크는 상기 제1 도전형 반도체층의 주 피크보다 0.15 내지 0.3도 작은 회절 각도를 가질 수 있다.
상기 활성층은 m면 또는 a면 성장면을 가질 수 있다.
상기 활성층은 MOCVD 성장 챔버에서 성장되되, 80 내지 130 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장된 것일 수 있다.
상기 활성층은 MOCVD 성장 챔버에서 성장되되, 115 내지 125 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장된 것일 수 있다.
본 발명의 또 다른 측면에 따른 MOCVD 성장 챔버에서 발광 소자를 제조하는 방법에 있어서, 비극성 또는 반극성의 성장면을 갖는 성장 기판 상에 제1 도전형 반도체층을 형성하고; 상기 제1 도전형 반도체층 상에 우물층 및 장벽층을 포함하는 다중양자우물 구조를 포함하는 활성층을 형성하고; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 것을 포함하고, 상기 활성층은 80 내지 130 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장된다.
상기 성장 기판은 m면 또는 a면 성장면을 가질 수 있다.
XRD(X-Ray Diffraction) ω2θ(omega 2theta) 스캔 값을 기준으로, 상기 활성층의 제1 순위 우물층 피크(1st order well layer peak)는 상기 제1 도전형 반도체층의 주 피크(main peak; 1st order peak)보다 작은 회절 각도를 가지며, 상기 활성층의 제2 순위 우물층 피크(2nd order well layer peak)는 1450 arcsec 미만의 반치폭(FWHM)을 가질 수 있다.
상기 제2 순위 우물층 피크는 190 arcsec 이하의 반치폭을 가질 수 있다.
본 발명에 따르면, 활성층 성장 시 도입되는 소스들의 Ⅴ-Ⅲ비를 소정 범위로 조절함으로써, 결정 격자층 내의 결정성 및 결정 격자층들 간의 균일성이 향상된 발광 소자 및 그 제조 방법을 제공할 수 있다. 또한, 상대적으로 낮은 Ⅴ-Ⅲ비의 성장 조건에서 성장되어, XRD ω2θ 스캔 결과에서 좁은 반치폭의 피크를 나타내는 발광 소자를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 발광 소자 및 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 2 내지 도 4는 비교예에 따른 발광 소자의 활성층에 대한 XRD(X-Ray Diffraction) 측정 값을 도시하는 그래프들이다.
도 5는 비교예에 따른 발광 소자의 단면을 도시하는 현미경 사진들이다.
도 6 내지 도 8은 일 실시예에 따른 발광 소자의 활성층에 대한 XRD 측정 값을 도시하는 그래프들이다.
도 9는 일 실시예에 따른 발광 소자의 단면을 도시하는 현미경 사진들이다.
도 10a 및 도 10b는 실시예에 따른 발광 소자와 비교예에 따른 발광 소자 각각의 표면을 도시하는 현미경 사진들이다.
도 11은 실시예에 따른 발광 소자들과 비교예에 따른 발광 소자들의 파워를 비교하는 그래프이다.
도 12는 실시예에 따른 발광 소자들과 비교예에 따른 발광 소자들의 피크 파장, 파워, 및 순방향 전압(Vf)의 산포를 나타내는 산포도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예들에 따른 발광 소자 및 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 발광 소자는 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함한다. 나아가, 상기 발광 소자는 성장 기판(110)을 더 포함할 수 있다.
성장 기판(110)은 질화물계 반도체를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 또는 스피넬 기판과 같은 이종 기판을 포함할 수 있고, 또한, 질화갈륨 기판, 질화알루미늄 기판 등과 같은 동종 기판을 포함할 수 있다. 또한, 성장 기판(110)은 비극성 또는 반극성의 성장면을 갖는다. 예를 들어, 성장 기판(110)은 비극성 질화물 기판일 수 있고, 그 성장면은 a면 또는 m면일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 m면 성장면을 갖는 질화물계 기판일 수 있다. 하기 실시예들에서, 성장 기판(110)은 m면 성장면을 갖는 것으로 설명되나, 본 발명이 이에 한정되는 것은 아니며, 비극성 또는 반극성(예를 들어, {20-2-1} 또는 {30-3-1} 등)의 성장면을 갖는 성장 기판(110) 상에 성장되어 형성된 발광 소자 역시 본 발명의 범위에 포함된다.
또한, 성장 기판(110)의 상면, 즉, 성장 기판(110)의 성장면은 m면을 기준으로 c-방향(<0001> 패밀리 방향) 및/또는 a-방향(<11-20> 패밀리 방향)으로 소정의 오프컷(off-cut) 각을 가질 수 있다. 이때, c-방향과 a-방향은 각각 c면과 a면에 수직한(normal) 방향이다. 오프컷 각은 제한되지 않으나, 예를 들어, -10° 내지 +10°의 범위 내의 각도 일 수 있다. 오프컷 각을 갖는 성장면은 비극성 또는 반극성 면일 수 있다. 따라서, 상기 성장 기판(110)의 성장면으로부터 성장된 질화물계 반도체층들 역시 비극성 또는 반극성 특성을 가질 수 있다.
m면 성장면이 오프컷 각을 갖는 성장 기판(110)은 그 오프각으로 인해 미세한 계단이 표면에 형성되며, 상기 계단의 측면에 c면이 노출될 수 있다. 이러한 성장 기판(110) 상에 질화물 반도체를 기상 성장할 경우, 성장 원자가 표면에 안착하여 결정이 성장할 때 이 계단에 결합 에너지가 높아 성장이 촉진된다. 따라서, 오프각을 조절하여 질화물 반도체층의 성장 속도를 향상시킬 수 있다. 또한, 성장 기판(110)의 성장면이 오프컷 각을 갖는 성장 기판(110) 상에 성장된 질화물 반도체층은 매끄러운 표면을 가질 수 있다. 즉, 성장면이 오프컷 각을 갖는 성장 기판(110) 상에 질화물계 반도체층을 성장시킴으로써, 표면 결함을 감소시킬 수 있고, 결정성을 향상시킬 수 있다. 다만, 본 발명이 상술한 오프컷 방향 및 각도에 한정되는 것은 아니다.
본 명세서에서, 'm면 성장면'은 m면으로부터 오프컷 각을 갖는 경우를 포함하는 것으로 기술된다. 또한, m면 외에 다른 비극성면 또는 반극성면에 대해 오프각을 갖는 경우 역시 본 발명의 범위에 포함된다. 한편, 성장 기판(110)은 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)의 성장이 완료된 후, 제1 도전형 반도체층(120)으로부터 분리되어 제거될 수도 있다.
제1 도전형 반도체층(120)은 성장 기판(110) 상에 위치한다. 제1 도전형 반도체층(120)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함하고, MOCVD, MBE, HVPE 등과 같은 방법을 이용하여 성장 기판(110) 상에 성장되어 형성될 수 있다. MOCVD를 이용하여 제1 도전형 반도체층(200)을 성장시키는 경우, 약 1050 내지 1200℃의 성장 온도에서 소정의 성장 속도로 성장될 수 있다. 또한, 제1 도전형 반도체층(120)은 Si, C, Ge, Sn, Te, Pb등과 같은 불순물을 1종 이상 포함하여 n형으로 도핑될 수 있다. 다만, 이에 한정되지 않고, 제1 도전형 반도체층(200)은 p형 도펀트를 포함하여 반대의 도전형으로 도핑될 수도 있다. 나아가, 제1 도전형 반도체층(120)은 단일층 또는 다중층으로 이루어질 수 있다. 제1 도전형 반도체층(120)이 다중층으로 이루어진 경우, 제1 도전형 반도체층(120)은 초격자층, 컨택층, 변조도핑층, 전자주입층 등을 포함할 수 있다.
성장 기판(110) 상에 성장되는 제1 도전형 반도체층(120)은 성장 기판(110)의 성장면에 따라, 이에 대응하는 극성을 가질 수 있다. 예를 들어, 성장 기판(110)이 m면 성장면(m면으로부터 소정의 오프컷 각을 갖는 경우를 포함한다)을 갖는 경우, 제1 도전형 반도체층(120) 역시 m면 성장면을 가져, 비극성 특성을 가질 수 있다. 한편, 제1 도전형 반도체층(200)을 성장시키기 전에, 기판(100) 상에 버퍼층(미도시)을 더 형성할 수 있다. 상기 버퍼층은 GaN과 같은 질화물 반도체를 포함할 수 있고, MOCVD를 이용하여 성장시킬 수 있으며, 약 450 내지 600℃ 범위 내의 성장 온도에서 성장될 수 있다. 버퍼층은 후속 공정에서 기판(100) 상에 성장되는 반도체층들의 결정성을 우수하게 할 수 있다.
활성층(130)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 제1 도전형 반도체층(120) 상에 성장될 수 있다. 또한, 활성층(130)은 복수의 장벽층(barrier layer; 131) 및 우물층(well layer, 133)을 포함하는 다중양자우물 구조(MQW)를 포함할 수 있다. 우물층(133)은 장벽층들(131)의 사이에 개재되며, 장벽층(131)보다 작은 밴드갭 에너지를 갖는다. 활성층(130)은 제1 도전형 반도체층(120)의 극성에 대응하는 극성을 가질 수 있고, 예를 들어, 비극성 또는 반극성의 성장면을 가질 수 있으며, 특히, m면 성장면을 가질 수 있다. 활성층(130)이 m면과 같은 비극성 성장면 또는 반극성 성장면을 가짐으로써, 자발 분극에 의한 전자와 정공의 공간적 분리 현상이 완화될 수 있어, 발광의 적색편이 현상이 최소화될 수 있다.
상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 장벽층(131) 및 우물층(133)을 이루는 원소 및 그 조성이 조절될 수 있다. 장벽층(131) 및 우물층(133)은 각각 2성분계, 3성분계 또는 4성분계의 Ⅲ-Ⅴ 반도체를 포함하거나 Ⅲ-Ⅴ 반도체로 이루어질 수 있다. 예를 들어, 장벽층(131)은 GaN을 포함하거나 GaN으로 이루어진 층일 수 있고, 우물층(133)은 InGaN을 포함하거나 InGaN으로 이루어진 층일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 또한, 우물층(133)은 수평 방향으로 압축 스트레인을 받는다.
본 실시예에 있어서, 활성층(130)은 MOCVD를 이용하여 성장될 수 있으며, 이때, 활성층(130) 성장 중 성장 챔버 내에 도입되는 Ⅴ족 원자 소스와 Ⅲ족 원자(특히, Ⅲa족)의 소스의 비율은 소정 범위로 조절될 수 있다. 특히, 비극성 또는 반극성의 성장면을 갖는 활성층(130)의 성장에 있어서, Ⅴ족 원자 소스와 Ⅲ족 원자 소스 간의 비율, 즉, Ⅴ-Ⅲ비(Ⅴ-Ⅲ ratio; Ⅴ/Ⅲ의 값)는 극성 성장면(예를 들어, C면) 상에 활성층을 성장시키는 경우에 비해 약 20% 내지 40% 낮을 수 있다. 예를 들어, 활성층(130) 성장 시에 MOCVD 성장 챔버 내로 도입된 소스들의 Ⅴ-Ⅲ비는 80 내지 130 범위의 값일 수 있고, 나아가, Ⅴ-Ⅲ비는 115 내지 125 범위의 값일 수 있다. 이에 따라, 성장된 활성층(130)의 결정성을 향상시킬 수 있다.
이와 관련하여 이하 더욱 상세하게 설명한다. 일반적으로, c면 성장면을 갖는 활성층 성장 시, 결정성을 향상시키는 다양한 방법이 종래에 개시된바 있다. 일례로, Ⅴ-Ⅲ 비를 조절하여 결정성을 향상시키는 기술에 대해서 Chin. Phys. B Vol. 22, No. 1 (2013) 017801 등에 개시된바 있다. 상기 문헌을 참조하면, N 원자의 수를 줄여 Ⅴ-Ⅲ 비를 낮추면, Ga과의 반응성이 낮아져 결정성의 특성 저하를 가져오므로, Ⅴ-Ⅲ 비 높이면 결정성을 향상시킬 수 있다고 기술되어 있다. 구체적으로, c면의 경우, 성장 챔버 내에서 Ⅴ족 원자(예컨대, N)가 Ⅲ족 원자(예컨대, Ga 및/또는 In)에 비해 상대적으로 풍부한(rich) 성장 조건에서 질화물 반도체를 성장시킬 때, 기성장된 반도체 표면의 Ⅲ-Ⅴ족 원자 결합(예컨대, Ga-N 결합)의 결합력이 강하다. 이는 c면의 특성으로부터 기인한 것으로, c면의 특성상 성장되는 Ⅲ-Ⅴ반도체는 Ⅲ족 원자면(예컨대, Ga 및/또는 In으로 이루어진 면(plane))과 Ⅴ족 원자면(예컨대, N으로 이루어진 면)이 반복 적층되는 구조로 성장된다. 이에 따라, Ⅲ-Ⅴ족 원자 간의 결합력이 강하여, Ⅲ족 원자의 이동성(mobility)을 감소시킨다. 따라서, Ⅲ족 원자의 확산 등으로 인하여 기성장된 Ⅲ-Ⅴ반도체로부터 Ⅲ족 원자가 손실되지 않아 결정성이 우수한 c면 성장면을 갖는 활성층이 성장될 수 있다.
반면, 비극성, 또는 반극성 면의 경우 Ga의 결합력이 극성보다 낮아 높은 N 원자 밀도는 계면 특성의 저하를 가져올 수 있어, 비극성 또는 반극성의 성장면을 갖는 활성층 성장 시, Ⅴ-Ⅲ비가 높아지면 성장된 활성층의 결정성이 악화될 수 있다. 예를 들어, m면 성장면의 경우, 성장 챔버 내에서 Ⅴ족 원자(예컨대, N)가 Ⅲ족 원자(예컨대, Ga 및/또는 In)에 비해 상대적으로 풍부한(rich) 성장 조건에서 질화물 반도체를 성장시킬 때, 기성장된 반도체 표면의 Ⅲ-Ⅴ족 원자 결합(예컨대, Ga-N 결합)의 결합력이 상대적으로 약하다. 이는 m면과 같은 비극성 또는 반극성 Ⅲ-Ⅴ반도체의 특성으로부터 기인한 것으로, m면의 특성상 성장된 Ⅲ-Ⅴ반도체의 표면에는 Ⅲ족 원자와 Ⅴ족 원자가 댕글링 결합(dangling bonding)을 하므로, Ⅴ족 원자(예컨대, N)가 풍부한 조건에서는 Ⅲ족 원자(예컨대, Ga)가 쉽게 손실된다. 또한, 이러한 댕글링 결합으로 인하여, 성장온도가 약 740℃ 이상이 되면, m면의 성장면 표면에서 Ⅲ족 원자(예컨대, Ga)의 탈착될 수 있다. 나아가, m면의 성장면 표면에서 Ⅲ족 원자(예컨대, Ga)은 쉽게 <11-20> 방향으로 확산되어, 상기 Ⅲ족 원자간의 금속 결합을 형성하거나 결합을 분리한다.
이와 같은 이유로, m면 성장면을 갖는 활성층을 높은 Ⅴ-Ⅲ비의 성장 조건에서 성장시키는 경우, 결정성이 악화되며, 표면 특성이 악화되고, 원자 분포의 균일성, 특히, Ⅲ족 원자의 균일성이 떨어진다. 따라서, 발광 소자의 발광 효율이 저하되고, Ⅲ족 원자가 불균일하게 분포되어 발광 균일성(발광 파장의 균일성) 역시 저하된다. 더욱이, 원자 분포의 불균일성으로 인하여, 하나의 웨이퍼에서 제조된 발광 소자들 간의 피크 파장의 표준편차가 커져, 발광 소자의 제조 수율이 저하될 수 있다.
본 실시예에 따르면, 활성층(130)을 비교적 낮은 Ⅴ-Ⅲ비의 성장 조건에 성장시킴으로써, 성장 중에 활성층(130)의 표면에서 Ⅲ족 원자가 손실되는 것을 방지하여, 결정성 및 표면 막질이 우수하며, Ⅲ족 원자 분포의 균일성이 향상된 활성층(130)을 형성할 수 있다. 따라서, 제조된 발광 소자의 내부 양자 효율 저하를 방지할 수 있고, 발광 소자의 발광 스펙트럼에서 피크의 반치폭(Full Width at Half Maximum; FWHM)이 커지는 것을 방지할 수 있으며, 발광 영역 전체에 걸쳐 균일한 전기적 특성을 갖는 발광 소자가 제공될 수 있다. 나아가, 동일한 웨이퍼로부터 제조된 발광 소자들 간의 발광 파워, 피크 파장, 및 순방향 전압의 차이를 최소화하여, 비교적 균일한 광학적 및 전기적 특성을 갖는 발광 소자들을 제조할 수 있다. 이에 따라, 발광 소자의 제조 수율을 향상시킬 수 있다.
한편, 이러한 성장 조건에서 성장된 활성층(130)은, XRD 분석 시, 소정 범위 이하의 반치폭을 갖는 피크를 가질 수 있다. XRD ω2θ(omega 2theta) 스캔 값을 기준으로, 상술한 Ⅴ-Ⅲ비의 성장 조건에서 성장된 활성층(130)의 제2 순위 우물층 피크(2nd order well layer peak)는 약 1450 arcsec 미만의 반치폭(FWHM)을 가질 수 있다. 나아가, 활성층(130)의 제2 순위 우물층 피크는 약 190 arcsec 이하의 반치폭(FWHM)을 가질 수 있다. 이때, 활성층(130)의 제1 순위 우물층 피크(1nd order well layer peak)는 제1 도전형 반도체층(120)의 제1 순위 피크(주피크; main peak)보다 작은 피크 회절각도를 가질 수 있다. 예를 들어, 제1 순위 우물층 피크(1nd order well layer peak)는 제1 도전형 반도체층(120)의 제1 순위 피크(main peak)보다 약 0.15 내지 0.3도(degree) 작을 수 있다. XRD ω2θ 스캔 값으로 볼 때, 활성층(130)의 제2 순위 우물층 피크가 1450 arcsec 미만의 반치폭을 가짐으로써, 우수한 결정성을 갖는 발광 소자가 제공될 수 있다.
다시 도 1을 참조하면, 제2 도전형 반도체층(140)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 활성층(130) 상에 성장될 수 있다. 제2 도전형 반도체층(140)은 제1 도전형 반도체층(120)의 도전형과 반대의 도전형으로 도핑될 수 있다. 예를 들어, 제2 도전형 반도체층(140)은 Mg과 같은 불순물을 포함하여 p형으로 도핑될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 서로 반대의 경우일 수도 있다. 제2 도전형 반도체층(140)은 비극성 또는 반극성의 성장면을 가질 수 있으며, 이는 성장 기판(110)의 성장면에 대응할 수 있다.
또한, 도 1의 발광 소자에 대해, 추가적인 공정을 수행함으로써 다양한 구조의 발광 소자를 제조할 수 있다. 예를 들어, 제1 도전형 반도체층(120) 및 제2 도전형 반도체층(140) 각각에 전기적으로 연결된 제1 및 제2 전극(미도시)을 형성함으로써, 수평형, 수직형 또는 플립칩형 등의 발광 소자가 제공될 수 있다.
실험예 1
본 실험예 1에서는, 일 실시예에 따른 발광 소자와 비교예에 따른 발광 소자에 대해 XRD 분석을 수행하고, 현미경 사진을 통해 단면 및 표면 모폴로지를 비교한다. 실시예의 발광 소자와 비교예의 발광 소자는 도 1과 유사한 구조를 갖되, MOCVD를 이용한 활성층(130) 성장 시 Ⅴ-Ⅲ비를 서로 다르게 하여 제조된 발광 소자들이다. 실시예와 비교예 각각의 활성층은 GaN 장벽층과 InGaN 우물층이 반복 적층된 다중양자우물 구조를 갖는다. 실시예의 활성층을 성장시키는 동안 MOCVD 성장 챔버에 도입된 Ⅴ-Ⅲ비는 비교예의 활성층 성장시의 Ⅴ-Ⅲ비에 비해 약 30% 낮은 값을 갖는다. 비교예의 활성층 성장 시의 Ⅴ-Ⅲ비는 약 150이고, 실시예의 활성층 성장 시의 Ⅴ-Ⅲ비는 약 120이다.
먼저, 도 2 내지 도 4는 비교예에 따른 발광 소자의 활성층에 대한 XRD(X-Ray Diffraction) 측정 값을 도시하는 그래프들이다. 특히, 도 2는 비교예의 활성층에 대한 ω 스캔 결과를 도시하고, 도 3은 비교예의 활성층에 대한 ω2θ 스캔 결과를 도시하며, 도 4는 도 3의 ω2θ 스캔 결과에서 제2 순위 우물층 피크를 확대 도시한다. 도 5는 비교예의 활성층의 단면을 도시하는 현미경들이다.
이와 유사하게, 도 6 내지 도 8은 실시예에 따른 발광 소자의 활성층에 대한 XRD 측정 값을 도시하는 그래프들이다. 도 6은 실시예의 활성층에 대한 ω 스캔 결과를 도시하고, 도 7은 실시예의 활성층에 대한 ω2θ 스캔 결과를 도시하며, 도 8은 도 7의 ω2θ 스캔 결과에서 제2 순위 우물층 피크를 확대 도시한다. 도 9는 실시예의 활성층의 단면을 도시하는 현미경들이다.
먼저, ω 스캔 결과를 비교한다. 도 2에 도시된 바와 같이, 비교예의 활성층의 ω 스캔에 따른 주 피크의 반치폭은 약 308 arcsec(제1 도전형 반도체층(first conductivity-type semiconductor layer)의 주 피크(min peak; 제1 순위 회절 피크) 기준)이다. 반면, 도 6에 도시된 바와 같이, 실시예의 활성층의 ω 스캔에 따른 주 피크의 반치폭은 약 198.1 arcsec(제1 도전형 반도체층(first conductivity-type semiconductor layer)의 주 피크(min peak; 제1 순위 회절 피크) 기준)이다. 즉, ω 스캔 결과에 나타난 바와 같이, 성장 방향에 수평한 일 결정 격자층 내에서의 결정성은 실시예의 활성층이 비교예의 활성층보다 우수한 것을 알 수 있다.
다음, ω2θ 스캔 결과를 비교한다.
비교예의 발광 소자에 있어서, 도 3에 나타난 바와 같이, ω2θ 스캔에 의해 비교예의 활성층에서 복수의 피크들이 관측된다. 가장 높은 수치(intensity)를 나타내는 피크는 제1 도전형 반도체층의 주 피크(first conductivity-type semiconductor layer main peak)이며, 상기 장벽층 주 피크와 중첩된 피크는 제1 순위 우물층 피크(1st order well layer peak)이다. 상기 제1 순위 우물층 피크는 장벽층 주 피크와 중첩되어 있어 반치폭을 판단하기 어려우므로, 제2 순위 우물층 피크(2nd order well layer peak)를 도 4에 확대 도시한다. 도 4에 도시된 바와 같이, 비교예의 활성층에 대한 제2 순위 우물층 피크의 반치폭은 약 1450 arcsec이다.
실시예의 발광 소자에 있어서, 도 7에 나타난 바와 같이, ω2θ 스캔에 의해 비교예의 활성층에서 복수의 피크들이 관측된다. 가장 높은 수치(intensity)를 나타내는 피크는 제1 도전형 반도체층의 주 피크(first conductivity-type semiconductor layer main peak)이며, 두 번째로 큰 수치를 갖는 피크는 제1 순위 우물층 피크(1st order well layer peak)이다. 도 7 에서, 제1 순위 우물층 피크가 제1 도전형 반도체층의 주 피크(제1 순위 피크)보다 0.15 내지 0.3도(degree) 작은 회절각을 나타낼 수 있으며, 본 실시예에서는 0.16도 작은 값을 나타내고 있다. 제1 순위 우물층 피크의 각도는 우물층에 인가되는 압축 스트레인에 의해 조절되며 우물층의 In 농도가 높을수록 압축 스트레인은 강해진다. 허나 상기 값은 본 실험예인 m면 성장일 경우이며, 따라서 주 성장면에 따라 차이가 있을 수 있다. 상기 비교예에 대한 ω2θ 스캔 결과와 비교하기 위하여, 제2 순위 우물층 피크(2nd order well layer peak)를 도 8에 확대 도시한다. 도 8에 도시된 바와 같이, 실시예의 활성층에 대한 제2 순위 우물층 피크의 반치폭은 약 190 arcsec이다.
상술한 ω2θ 스캔 결과 값에 따르면, 실시예의 활성층은 비교예의 활성층에 비해 좁은 반치폭을 갖는 제2 순위 우물층 피크를 나타내는 것을 알 수 있고, 실시예의 활성층은 약 1450 arcsec 미만의 제2 순위 우물층 피크를 갖는다. 이와 같은 결과에 나타난 바와 같이, 성장 방향에 수평한 결정 격자층들 간의 격자층들간 균일성, 즉, 계면 특성은 실시예의 활성층이 비교예의 활성층보다 우수한 것을 알 수 있다. 특히, 실시예의 제2 순위 우물층 피크의 반치폭은 비교예의 제2 순위 우물층 피크의 반치폭에 비해 월등히 작으므로, 실시예의 우물층은 비교예의 우물층에 비해 Ga 및 In 원자가 수평 방향으로 고르게 분산되어 있는 것을 알 수 있다.
다음, 비교예의 활성층과 실시예의 활성층의 단면 사진 및 표면 사진을 비교한다. 먼저, 도 5의 (a) 및 (b)를 참조하면, 비교예의 활성층(130)과 제2 도전형 반도체층(140) 간의 계면 및 활성층(130) 내의 계면에서의 거칠기가 큰 것을 알 수 있다. 반면, 도 9를 참조하면, 실시예의 활성층(130)과 제2 도전형 반도체층(140) 간의 계면 및 활성층(130) 내의 계면에서의 거칠기는 상대적으로 매우 작은 것을 알 수 있다. 또한, 실시예의 활성층(130)은 비교예의 활성층(130)에 비해 수평 방향으로 균일한 모폴로지를 갖는 것을 알 수 있다. 또한, 도 10a에 나타난 바와 같이, 비교예의 발광 소자의 표면에는 다수의 피트가 관찰되며, 상대적으로 조악한 모폴로지의 표면이 나타난다. 반면, 도 10b에 나타난 바와 같이, 실시예의 발광 소자 표면에는 피트가 거의 관찰되지 않으며, 상대적으로 우수한 모폴로지의 표면이 나타난다. 이러한 현미경 사진 결과로부터도 알 수 있듯이, 실시예의 발광 소자는 비교예의 발광 소자에 비해 층간 계면 특성 및 표면 특성이 우수한 반도체층을 갖는다.
실험예 2
본 실험예 2에서는, 실시예와 비교예 각각에서, 하나의 웨이퍼로부터 제조된 복수의 발광 소자들의 광학적 및 전기적 특성을 비교한다. 실시예의 발광 소자와 비교예의 발광 소자는 도 1과 유사한 구조를 갖되, MOCVD를 이용한 활성층(130) 성장 시 Ⅴ-Ⅲ비를 서로 다르게 하여 제조된 발광 소자들이다. 실시예와 비교예 각각의 활성층은 GaN 장벽층과 InGaN 우물층이 반복 적층된 다중양자우물 구조를 갖는다. 비교예의 활성층 성장 시의 Ⅴ-Ⅲ비는 약 150이고, 실시예의 활성층 성장 시의 Ⅴ-Ⅲ비는 약 120이다.
먼저, 도 11은 실시예의 발광 소자들과 비교예의 발광 소자들의 파워를 비교하는 그래프이다. 도 11은 실시예 및 비교예 각각의 발광 소자들은 모두 50mA의 전류로 구동되었을 때의 파워를 나타낸다. 도 11에 나타난 바와 같이, 실시예의 발광 소자들은 비교예의 발광 소자들에 비해 평균적으로 높은 파워의 광을 방출하는 것을 알 수 있다. 즉, 실시예의 발광 소자들은 비교예의 발광 소자들에 비해 결정성이 우수하여, 높은 발광 효율 내지 내부 양자 효율을 갖는 것을 알 수 있다.
다음, 도 12는 실시예의 발광 소자들과 비교예에 따른 발광 소자들의 피크 파장, 파워, 및 순방향 전압(Vf)의 산포를 나타내는 산포도이다. 도 12(a)는 피크 파장의 산포를 나타내고, 도 12(b)는 파워의 산포를 나타내며, 도 12(c)는 순방향 전압의 산포를 나타낸다. 도 12의 (a) 내지 (c)에 나타난 바와 같이, 실시예의 발광 소자들은 비교예의 발광 소자들에 비해, 동일한 웨이퍼로부터 제조된 발광 소자들간의 특성 차이가 작은 것을 알 수 있다. 즉, 실시예의 발광 소자들 간의 특성 표준 편차는 비교예의 발광 소자들 간의 특성 표준 편차에 비해 작다. 이와 같은 결과로부터, 실시예의 발광 소자들의 형성 시, Ⅲ원자가 수평 방향으로 균일하게 분포하도록 반도체층이 성장되어, 제조된 발광 소자들이 비교적 균일한 광학적 및 전기적 특성을 갖는 것을 알 수 있다. 특히, 실시예의 경우, 웨이퍼 전체적으로 성장이 균일하게 이루어짐으로써, 복수의 발광 소자들 간의 특성 편차 역시 감소된 것을 알 수 있다.
이상, 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고, 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.

Claims (10)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및
    상기 제1 및 제2 도전형 반도체층의 사이에 위치하며, 우물층 및 장벽층을 포함하는 다중양자우물 구조를 포함하는 활성층을 포함하되,
    상기 활성층은 비극성 또는 반극성의 성장면을 갖고, 상기 우물층은 수평 방향으로 압축 스트레인을 받으며,
    XRD(X-Ray Diffraction) ω2θ(omega 2theta) 스캔 값을 기준으로,
    상기 활성층의 제1 순위 우물층 피크(1st order well layer peak)는 상기 제1 도전형 반도체층의 주 피크(main peak; 1st order peak)보다 작은 회절 각도를 가지며,
    상기 활성층의 제2 순위 우물층 피크(2nd order well layer peak)는 1450 arcsec 미만의 반치폭(FWHM)을 갖는 발광 소자.
  2. 청구항 1에 있어서,
    상기 제2 순위 우물층 피크는 190 arcsec 이하의 반치폭을 갖는 발광 소자.
  3. 청구항 1에 있어서,
    상기 제1 순위 우물층 피크는 상기 제1 도전형 반도체층의 주 피크보다 0.15 내지 0.3도 작은 회절 각도를 갖는 발광 소자.
  4. 청구항 1에 있어서,
    상기 활성층은 m면 또는 a면 성장면을 갖는 발광 소자.
  5. 청구항 1에 있어서,
    상기 활성층은 MOCVD 성장 챔버에서 성장되되, 80 내지 130 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장된 발광 소자.
  6. 청구항 5에 있어서,
    상기 활성층은 MOCVD 성장 챔버에서 성장되되, 115 내지 125 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장된 발광 소자.
  7. MOCVD 성장 챔버에서 발광 소자를 제조하는 방법에 있어서,
    비극성 또는 반극성의 성장면을 갖는 성장 기판 상에 제1 도전형 반도체층을 형성하고;
    상기 제1 도전형 반도체층 상에 우물층 및 장벽층을 포함하는 다중양자우물 구조를 포함하는 활성층을 형성하고; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 것을 포함하고,
    상기 활성층은 80 내지 130 범위 내의 Ⅴ-Ⅲ비(Ⅴ/Ⅲ의 값)의 성장 조건에서 성장되는 발광 소자 제조 방법.
  8. 청구항 7에 있어서,
    상기 성장 기판은 m면 또는 a면 성장면을 갖는 발광 소자 제조 방법.
  9. 청구항 7에 있어서,
    XRD(X-Ray Diffraction) ω2θ(omega 2theta) 스캔 값을 기준으로,
    상기 활성층의 제1 순위 우물층 피크(1st order well layer peak)는 상기 제1 도전형 반도체층의 주 피크(main peak; 1st order peak)보다 작은 회절 각도를 가지며, 상기 활성층의 제2 순위 우물층 피크(2nd order well layer peak)는 1450 arcsec 미만의 반치폭(FWHM)을 갖는 발광 소자 제조 방법.
  10. 청구항 9에 있어서,
    상기 제2 순위 우물층 피크는 190 arcsec 이하의 반치폭을 갖는 발광 소자 제조 방법.
KR1020150087564A 2015-06-19 2015-06-19 발광 소자 및 그 제조 방법 KR20160149837A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150087564A KR20160149837A (ko) 2015-06-19 2015-06-19 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087564A KR20160149837A (ko) 2015-06-19 2015-06-19 발광 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160149837A true KR20160149837A (ko) 2016-12-28

Family

ID=57724343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087564A KR20160149837A (ko) 2015-06-19 2015-06-19 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20160149837A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220165915A1 (en) * 2020-11-20 2022-05-26 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220165915A1 (en) * 2020-11-20 2022-05-26 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
US20170327969A1 (en) Planar nonpolar group iii-nitride films grown on miscut substrates
US9099586B2 (en) Nitride semiconductor light-emitting element and method for producing nitride semiconductor light-emitting element
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
US20140191192A1 (en) Semiconductor light-emitting device
US20110057166A1 (en) Nonpolar iii-nitride light emitting diodes with long wavelength emission
US20160372631A1 (en) Light emitting diode
JP4883931B2 (ja) 半導体積層基板の製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP2008118049A (ja) GaN系半導体発光素子
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR20160149837A (ko) 발광 소자 및 그 제조 방법
US9065004B2 (en) Semiconductor light emitting element
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
US9728404B2 (en) Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
KR20160023155A (ko) 경사진 c-plane 상의 4성분계 양자우물을 포함하는 그린광 발광소자
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP7430316B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
US20170155016A9 (en) Nitride semiconductor crystal and method of fabricating the same
KR20160076265A (ko) 발광 소자 및 그 제조 방법
KR20150102370A (ko) 비극성 질화물 기판, 질화물 템플릿 및 이를 이용한 발광소자
KR20150028021A (ko) 질화물 반도체층 성장 방법, 반도체 소자 및 그 제조 방법