KR20120134774A - 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법. - Google Patents

다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법. Download PDF

Info

Publication number
KR20120134774A
KR20120134774A KR1020110053925A KR20110053925A KR20120134774A KR 20120134774 A KR20120134774 A KR 20120134774A KR 1020110053925 A KR1020110053925 A KR 1020110053925A KR 20110053925 A KR20110053925 A KR 20110053925A KR 20120134774 A KR20120134774 A KR 20120134774A
Authority
KR
South Korea
Prior art keywords
gan layer
voids
substrate
nitride semiconductor
layer
Prior art date
Application number
KR1020110053925A
Other languages
English (en)
Other versions
KR101216363B1 (ko
Inventor
김시영
윤재민
Original Assignee
주식회사 판크리스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 판크리스탈 filed Critical 주식회사 판크리스탈
Priority to KR1020110053925A priority Critical patent/KR101216363B1/ko
Publication of KR20120134774A publication Critical patent/KR20120134774A/ko
Application granted granted Critical
Publication of KR101216363B1 publication Critical patent/KR101216363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 다수의 보이드를 갖는 질화물 반도체 및 그 제조방법에 관한 것으로, 질화물 반도체는 기판, 기판 상부의 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층, 제 1 GaN 층 상부에 형성되며, GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층, 제 2 GaN 층 상부에 형성된 제 3 GaN 층을 포함하는 것을 특징으로 한다.
나아가, 다수의 보이드를 갖는 질화물 반도체 제조방법은 먼저, 기판을 준비하는 단계, 기판 상부에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층이 성장시키는 단계, 제 1 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층이 성장시키는 단계, 온도 상승 공정 중 제 1 GaN 층에서 화학분해가 이루어지고, 제 1 GaN층과 기판의 계면에서 보이드를 취득하는 단계, 제 2 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 상기 제 3 GaN 층을 성장시키는 단계, 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 질화물 반도체 층과 상기 기판을 분리하는 단계를 포함하는 것을 특징으로 한다.

Description

다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.{Gallium Nitride Having Many Voids and Method for Manufacturing the Same}
본 발명은 질화물 반도체 구조 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 GaN 층을 저온에서 성장시켜 Cl 성분이 다량 포함된 제 1 GaN 층을 성장시키고 제 1 GaN 층에 다수의 보이드를 생성시키고 밀도를 제어함으로써, 질화물계 광소자 구조에서의 광 추출 효율을 향상시키고 GaN 층과 기판을 효율적으로 분리시켜 GaN 자립 기판을 제작하기 위한 질화물 반도체 및 그 제조 방법에 관한 것이다.
일반적으로 다수의 보이드를 갖는 자립기판의 제조방법은 크게 VAS(Void Assisted Separation), FCELO(Facet-Controlled Epitaxial Lateral Overgrowth), EBL(Evaporable Buffer Layer) 방식으로 나뉜다.
VAS 기술은 마스크 물질막을 생성하고 마스크 물질막을 이용하여 보이드를 생성하고, FCELO 기술은 GaN막 위에 SiO₂로 패터닝 작업을 하여 보이드를 생성한다. 따라서, VAS 기술과 FCELO 기술은 고가의 프로세스를 필요로 할 뿐만 아니라 공정이 복잡하다.
EBL 기술은 HVPE(Hydride Vapor Phase Epitaxy) 성장 기술만으로 보이드를 생성시킬 수 있다는 장점이 있으나, 사파이어 기판의 질화처리 후 GaN 나노 도트(nano-dots)들의 균일한 분포의 제어가 힘들고, 액상의 NH4Cl이 표면 장력으로 인해 뭉치는 현상이 발생하여 형성된 보이드의 밀도 제어 및 재현성 확보가 어렵다는 단점을 가지고 있다.
본 발명은 위에서 서술한 문제점, 즉 질화물계 반도체의 제조에 상업적으로 활용되는 보이드의 생성 기술에 있어서 공정상의 복잡성 및 낮은 재현성 문제를 해결하기 위한 것이다. 이를 극복하기 위해 본 발명에서는, 보이드 형성을 위해 저온에서 성장시키는 제 1 GaN 층(GaN 희생층과 동일한 의미로 쓰임) 성장 기술이 적용된다.
본 발명에 따르면, GaN 희생층과 질화물 성장용 기판 사이에 기존기술 대비 단순화된 공정 및 높은 재현성을 바탕으로 다수의 보이드를 생성시킬 수 있다. 따라서, 본 발명은 보이드 밀도가 제어된 질화물 반도체를 제공함을 목적으로 한다.
나아가, 본 발명은 GaN 층을 성장시키는 공정 중 별도 추가 공정 없이 보이드를 형성하고 그 밀도를 제어함으로써 GaN 층과 성장용 기판을 효율적으로 분리시키는 GaN 자립 기판을 제작하기 위한 방법을 제공함을 목적으로 한다.
더 나아가, 본 발명은 제 1 GaN 희생층에 생성된 다수의 보이드를 통해 광 추출 효율이 향상된 다수의 보이드를 갖는 질화물 반도체 광소자의 구조를 제공함을 목적으로 한다.
위와 같은 목적을 해결하기 위한 수단으로써, 보이드의 형성 및 그 밀도 제어를 위해 Cl 성분의 함량이 제어된 제 1 GaN 층 또는 제 2 GaN 층을 질화물 반도체의 성장용 반도체 기판 상부에 형성한다.
따라서, 본 발명은 기판, 기판 상부의 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층, 제 1 GaN 층 상부에 형성되며, GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층, 제 2 GaN 층 상부에 형성된 제 3 GaN 층을 포함하는 것을 특징으로 한다.
나아가, 다수의 보이드를 갖는 질화물 반도체 제조 방법은 먼저, 기판을 준비하는 단계, 기판 상부에 400~550℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층을 성장시키는 단계, 제 1 GaN 층 상부에 550~700℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층을 성장시키는 단계, 제 3 GaN 층을 성장시키기 위한 온도 상승 공정 중 제 1 GaN 층과 기판의 계면에서 보이드를 취득하는 단계(s204), 제 2 GaN 층 상부에 800~1100℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층을 성장시키는 단계, 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판을 분리하는 단계를 포함하는 것을 특징으로 한다.
더 나아가, 제1 GaN층과 기판의 계면에 존재하는 보이드의 크기 및 밀도를 제어함으로써 GaN층과 기판이 분리되지 않는 구조의 질화물 반도체 성장이 가능하다.
위에서 서술한 바와 같이, 기판 상부에 400~550℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 Cl 성분을 다량 포함하는 제 1 GaN 층을 성장시키고, 제 3 GaN 층을 성장시키기 위한 온도 상승 공정 중 제 1 GaN 층과 기판 계면에 보이드를 생성시킴으로써 질화물 반도체 제조 공정 중 보이드 생성을 위한 추가 공정이 불필요하다.
나아가, 제 1 GaN 층과 기판 사이에 다수의 보이드를 형성함으로써, 질화물 반도체 층과 기판 사이의 빛 반사를 감소시키고, 광 추출 효율을 향상시킬 수 있다. 아울러, 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시키는 과정에서 질화물 반도체 층과 기판의 분리가 이루어짐으로써, 기판의 분리를 위한 추가 공정 불필요하고, 작업의 효율을 향상시킬 수 있다.
도 1은 종래 질화물 반도체 자립 기판 제작 방법에 관한 순서도이다.
도 2는 본 발명의 일 실시 예에 따른 다수의 보이드를 갖는 질화물 반도체 제조 방법에 관한 순서도이다.
도 3은 본 발명의 일 실시 예에 따른 질화물 반도체의 성분 분석을 위한 단면 SEM 이미지와 EDS 이미지의 비교 이미지이다.
도 4는 본 발명의 일 실시 예에 따른 EDS를 이용한 질화물 반도체 성분 분석비교 데이터이다.
도 5는 본 발명의 일 실시 예에 따른 다수의 보이드를 갖는 질화물 반도체를 설명하는 도면이다.
도 6은 본 발명의 일 실시 예에 따른 SEM과 현미경 이미지이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.
도 1은 종래 질화물 반도체 자립 기판 제작 방법에 관한 순서도이다. 종래 제작방법은 기판을 준비하는 단계(s101), 기판상에 질화처리를 통해 AlNxO1 -x(0 < x ≤ 1)를 형성하는 단계(s102), 기판상에 GaN 도트 및 NH4Cl 층을 형성하는 단계(s103), GaN 도트 및 NH4Cl층 위에 Ⅲ-Ⅴ족 질화물 반도체로 이루어지는 저온 버퍼층을 형성하는 단계(s104), 저온 버퍼층 상부에 1040℃로 온도 상승 과정 중 온도 증가에 의해 NH4Cl층이 화학분해를 일으켜 저온 버퍼층 또는 저온 버퍼층과 기판 계면에서 보이드를 생성시키는 단계(s105), 1040℃에서 두꺼운 GaN 계 질화물 반도체층을 형성하는 단계(s106), 기판온도를 상온으로 되돌리는 것으로 GaN계 질화물 반도체층이 기판으로부터 자연 박리되는 단계(s107)을 포함한다.
도시된 바와 같이 종래 제작 방법은 그 실시 예에 있어, 최초 기판상에 온도 1080℃, 30분간 질화처리를 통해 AlNxO1 -x(0 < x ≤ 1)를 국부적으로 형성하고, 기판상에 GaN 도트 및 NH4Cl 층을 형성하는 공정을 추가로 실행해야 한다. 또한, 500℃ 부근의 온도에서 NH4Cl 층은 물리적으로 액상으로 존재하게 되므로 표면장력으로 인해 서로 뭉치는 현상이 발생하기 때문에 균일한 분포로 형성되기 어려운 문제가 있다. 따라서, 질화물 반도체 자립 기판 제작 공정이 복잡하며, 재현성 및 생산성이 낮다.
도 2는 본 발명의 일 실시 예에 따른 다수의 보이드(505)를 갖는 질화물 반도체 제조 방법에 관한 순서도이다. 도시된 바와 같이 본 발명에 기판(501)을 준비하는 단계(s201), 기판 상부에 400~550℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층(502)을 성장시키는 단계(s202), 제 1 GaN 층(502) 상부에 550~700℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층(503)을 성장시키는 단계(s203), 제 3 GaN 층(504)을 성장시키기 위한 온도 상승 공정 중 제 1 GaN 층(502)과 기판(501) 계면에서 보이드(505)를 취득하는 단계(s204), 제 2 GaN 층(503) 상부에 800~1100℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층(504)을 성장시키는 단계(s205), 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판(501)을 분리하는 단계(s206)를 포함한다.
기판(501)을 준비하는 단계(s201)는 사파이어 기판 이외 질화물, 실리콘카바이드(SiC), 실리콘(Si), 갈륨비소(GaAs) 물질 중 하나의 기판이 사용된다.
본 실시예에서의 화학적 반응은 아래와 같다.
HCl + NH₃⇒ NH4Cl
2HCl + 2Ga ⇒ 2GaCl + H₂
6HCl + 2Ga ⇒ 2GaCl₃+3H₂
2GaCl + 2NH₃⇒ 2GaN + 2HCl + 2H₂
결과적으로 본 실시 예에서의 생성물은, NH4Cl, GaCl, GaCl₃, GaN가 된다.
기판 상부에 400~550℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층(502)을 성장시키는 단계(s202)는 HCl과 Ga이 반응시켜 GaCl 또는 GaCl₃가 생성된 후 N₂가스 또는 H₂가스 중 어느 하나 이상의 가스 분위기 챔버에서 NH₃와 반응시켜 제 1 GaN 층(502)을 성장시킨다.
제 1 GaN 층(502)은 400~550℃온도에서 HCl, NH₃와 Ga가 반응하여 생성되고, HCl과 Ga가 반응하여 제 1 GaN 층(501) 이 외에 GaCl 또는 GaCl₃중 어느 하나 이상이 생성된다. 400~550℃ 온도에서 HCl은 반응성이 낮으므로 반응기 안에 잔류하게 된다. 또한 HCl과 Ga이 반응하여 생성되는 GaCl은 반응성이 좋아 GaN로 합성되지만, GaCl₃는 제 1 GaN 층(502)에 포함된다.
나아가, Ga과 반응하지 않고 그대로 성장용 기판 쪽으로 흘러간 HCl 가스는 NH₃가스와 결합하여 NH4Cl을 생성하게 된다. 따라서, 제 1 GaN 층(502)에는 GaN 뿐만 아니라 Cl 성분이 포함된 GaCl₃또는 NH4Cl 중 하나 이상이 포함된다.
제 1 GaN 층(502) 생성 시 400~550℃보다 낮은 온도에서 생성시키거나, Ga과 반응하는 HCl의 양을 증가시키면 불순물인 GaCl₃, NH4Cl의 양이 증가하여 제 1 GaN 층(502)과 기판(501) 사이에 생성되는 보이드(505)의 밀도가 증가된다. 따라서, 제 1 GaN 층(502)과 기판(501) 사이에 생성되는 보이드(505)의 밀도가 증가함에 따라 제 3 GaN 층(504)까지 성장시킨 질화물 반도체 층과 기판(501)의 분리가 용이하다.
제 1 GaN 층(502) 상부에 550~700℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층(503)을 성장시키는 단계(s203)는 제 1 GaN 층(502) 생성 온도보다 고온에서 이루어지기 때문에 제 1 GaN 층(502)보다 GaN가 성장되기 쉽다. 그러나, GaN가 성장되기 위한 온도로 550~700℃는 저온에 해당하므로 GaN로 합성되지 못한 GaCl₃또는 NH4Cl 중 하나 이상이 소량 포함된다.
제 1 GaN 층(502)과 제 2 GaN 층(503)은 400~700℃ 내에서 온도를 변화시키면서 연속적인 성장도 가능하다. 즉 온도를 상승시키는 과정에서 연속적으로 GaN 층이 성장되면 Cl의 농도 제어가 가능하므로 하나의 성장단계로 제 1 GaN 층(502)과 제 2 GaN 층(503) 특성을 동시에 갖는 GaN 층이 성장된다.
나아가, 제 1 GaN 층(502)과 제 2 GaN 층(503) 특성을 동시에 갖는 GaN 층은 기판(501) 계면에서 제 3 GaN 층(504) 방향으로 갈수록 Cl 농도가 낮아지는 것을 특징으로 한다.
구체적으로, Cl 농도 구배를 갖는 GaN 층을 포함하는 다수의 보이드(505)를 갖는 질화물 반도체 제조 방법은 기판(501)을 준비하는 단계, 기판(501) 상부에 온도 상승 공정 중 HCl, NH₃와 Ga을 반응시켜 Cl 농도 구배를 갖는 GaN 층을 성장시키는 단계, 온도 상승 공정 중 상기 Cl 농도 구배를 갖는 GaN 층이 화학분해를 일으켜 상기 농도 구배를 갖는 GaN층과 기판(501) 계면에서 보이드(505)를 취득하는 단계, 농도 구배를 갖는 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층(504)을 성장시키는 단계, 제 3 GaN 층(504)까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판(501)이 분리되는 단계를 포함하는 것을 특징으로 한다.
제 3 GaN 층(504)을 성장시키기 위한 온도 상승 공정 중 제 1 GaN 층(502)과 기판(501) 계면에서 보이드(505)를 취득하는 단계(s204)는 550~700℃온도에서 800~1100℃온도로 상승하는 과정에서 제 1 GaN 층(502)에 포함된 GaCl₃, NH4Cl이 화학분해를 일으켜 Cl- 이온 또는 Cl₂가스에 의해 제 1 GaN 층(502)과 기판(501)이 식각 되면서 다수의 보이드(505)가 생성된다.
나아가, 다수의 보이드(505)는 제 2 GaN 층(503) 성장 후 제 3 GaN 층(504)을 성장시키는 과정 중 온도 증가에 의해 생성되는 것으로 추가 공정이 필요하지 않아 공정 재현성 및 생산성이 높다.
제 1 GaN 층(502)에 포함된 GaCl₃, NH4Cl의 함류량을 증가시킴으로써 화학분해를 통해 생성되는 Cl- 이온 또는 Cl₂가스의 양이 증가되어 나노 보이드(505)의 밀도 및 크기가 증가된다. 나노 보이드(505)의 밀도 및 크기를 증가시킴으로써 제 3 GaN 층(504)까지 생성된 질화물 반도체 층으로부터 기판(501)이 용이하게 분리된다.
제 2 GaN 층(503) 상부에 800~1100℃ 온도에서 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층(504)을 성장시키는 단계(s205)는 고온에서 제 3 GaN 층(504)을 성장시키므로 GaCl₃, NH4Cl가 포함되지 않는다.
제 2 GaN 층(503) 상부에 성장되는 제 3 GaN 층(504)은 상대적으로 고온에서 성장되어 결정성 및 발광성이 좋아, n-type 도핑을 통해 질화물 반도체의 발광소자용 하부 구조로 제공된다. 즉 제 3 GaN 층(504) 상부에 발광층 및 p-type 도핑된 질화물계 반도체의 성장을 통해 보다 용이하게 발광 소자의 구조를 제공할 수 있다.
제 3 GaN 층까지 성장시킨 질화물 반도체층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판(501)을 분리하는 단계(s206)는 추가적인 단계를 거치지 않고 기판(501) 분리가 가능하다.
나아가, 기판(501)의 온도를 상온으로 냉각시키는 과정에서 기판(501)과 제 1 GaN 층(502)에 큰 응력이 작용하는데, 이때 기판(501)과 제 1 GaN 층(502)의 열팽창계수가 상이함에 따라 계면에서 열 응력이 발생한다. 이러한 열 응력에 의해 계면이 불안정해지며 제 1 GaN 층(502)과 기판(501) 계면에 존재하는 보이드(505)가 일정 밀도 이상 존재하게 되면 일종의 크랙(crack)으로 작용하여 일정 응력 이상에서 제 3 GaN 층(504)까지 생성된 질화물 반도체 층과 기판(501)이 분리된다. 이러한 현상은 제 1 GaN 층(502)과 기판(501) 계면에 존재하는 보이드(505)의 밀도와 열응력의 크기에 의해 영향을 받는다.
예를 들어, 제 1 GaN 층(502) 생성 온도를 400~550℃ 이상으로 상승시키거나 제 1 GaN 층(502) 생성 시 HCl의 양을 감소시킴으로써 제 1 GaN 층(502)이 포함하는 Cl 이온의 농도가 감소하게 되고 제 1 GaN 층(502)에 포함된 보이드(505)의 밀도가 감소하게 된다. 따라서, 상온으로 냉각공정에서 제 1 GaN 층(502)과 기판(501) 계면에 열 응력이 발생되지만 크랙(crack) 역할을 하는 보이드(505) 밀도가 감소됨에 따라 제 3 GaN 층(504)까지 생성된 질화물 반도체 층과 기판(501)의 분리가 이루어지지 않을 수 있다.
도 3은 본 발명의 일 실시 예에 따른 질화물 반도체의 성분 분석을 위한 단면 SEM 이미지와 EDS 이미지의 비교 이미지이다. 도 3의 (a)는 질화물 반도체의 단면 SEM 이미지이고, (b)~(e)는 EDS 성분 맵핑(mapping)이미지이다.
도시된 바와 같이 도 3의 (b)는 Cl 성분에 관한 EDS 이미지이다. 제 1 GaN 층(502)과 제 2 GaN 층(503)의 Cl 성분 밀도 차이를 확인할 수 있다. 제 1 GaN 층(502)과 제 2 GaN 층(503)에 따른 Cl 성분 EDS 이미지에는 제 1 GaN 층(502)의 색 농도가 제 2 GaN 층(503)의 색 농도 보다 진하므로 제 1 GaN 층(502)이 제 2 GaN 층(503)보다 Cl 성분을 더 포함하고 있음을 알 수 있다.
도 3의 (c)에 도시된 Ga 성분은 제 1 GaN 층(502)과 제 2 GaN 층(503)에서 발견되고, 도 3의 (d)에 도시된 Al 성분은 사파이어 기판(501)에 해당하는 부분에 집중적으로 발견된다. 도 3의 (e)에 도시된 N 성분은 제 1 GaN 층(502) 및 제 2 GaN 층(503)에 해당하는 영역에 고루 분포되어 있는 것을 볼 수 있다. 따라서, Ga과 N 성분은 GaN 층 생성에 의해 발견되는 성분이라는 것을 알 수 있고, 사파이어 기판(501) 상부에 제 1 GaN 층(502) 및 제 2 GaN 층(503)이 생성된 것을 확인할 수 있다.
도 4는 본 발명의 EDS를 이용하여 제 1 GaN 층(502)과 제 2 GaN 층(503)의 성분 분석 비교 데이터이다. 도 4는 도 3의 SEM 데이터와 EDS 데이터를 비교한 데이터를 보충설명하기 위한 제 1 GaN 층(502)과 제 2 GaN 층(503)의 성분 수치를 나타낸 것이다.
도시된 바와 같이 제 1 GaN 층(502)과 제 2 GaN 층(503)에는 C, O, Ga, Al, Cl성분이 포함되어 있다. Al과 O 성분은 사파이어기판(501)의 성분이고, C는 샘플을 고정하기 위해 사용한 카본 테이프(carbon tape)의 성분이다. Ga은 GaN이 생성되었을 시 확인되는 성분이다.
나아가, 제 2 GaN 층(503)의 Cl의 강도(intensity)는 제 1 GaN 층(502) Cl의 강도(intensity)보다 낮은 것으로 보아, 상대적으로 고온에서 생성된 제 2 GaN 층(503)은 상대적으로 저온에서 생성된 제 1 GaN 층(502)보다 Cl 성분을 포함하는 불순물 GaCl₃, NH4Cl이 상대적으로 더 적게 포함하고 있다는 것을 알 수 있다.
도 5는 본 발명의 일 실시 예에 따른 다수의 보이드(505)를 갖는 질화물 반도체를 설명하는 도면이다. (a) 제 1 GaN 층(502)과 기판(501) 사이에 보이드(505)가 존재하는 구조, (b) 는 보이드(505)에 의해 기판이 분리된 구조, (c) 보이드(505)에 의해 빛이 반사되지 않고 투과되는 현상을 설명하기 위한 개략도이다. 도시된 바와 같이 기판(501), 기판(501) 상부에 다수의 보이드(505)와 GaCl3 또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층(502), 제 1 GaN 층(502) 상부에 형성되며, GaCl3 또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층(503) 및 제 2 GaN 층(503) 상부에 형성된 제 3 GaN 층(504)을 포함한다.
기판(501)은 사파이어(Al2O3), 질화물, 실리콘카바이드(SiC), 실리콘(Si), 갈륨비소(GaAs)와 ZnO 중 어느 하나의 물질이 될 수 있다.
나아가, 제 3 GaN 층(504)까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판(501)을 분리하는 단계(s206)에 의해 기판(501)은 생략 가능하다.
기판 상부에 다수의 보이드(505)와 GaCl3 또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층(502)은 저온에서 제 1 GaN 층(502)을 성장시킨 후 제 3 GaN 층(504)을 성장시키기 위한 온도 상승 과정 중 제 1 GaN 층(502)에 다수의 보이드(505)가 생성되므로, 보이드(505)가 생성되기 전 제 1 GaN 층(502)은 희생층의 역할을 한다. 또한, 보이드(505)가 생성되기 전의 제 1 GaN 층(502)은 GaCl₃와 NH4Cl을 포함하고 있다. 반응 가스 HCl, NH₃와 Ga을 반응시켜 GaCl, GaCl₃, NH4Cl을 생성하나, GaCl은 반응성이 좋아 용이하게 GaN으로 합성이 가능하다.
보이드(505)가 생성되기 전의 제 1 GaN 층(502)의 두께는 10nm~500nm가 적당하며, 보이드(505) 생성과정에서 화학분해에 의해 제 1 GaN 층(502)의 부피가 감소함으로 제 1 GaN 층(502)의 두께는 변경될 수 있다.
제 1 GaN 층(502)에 생성되는 보이드(505)는 LED 구조에 적용시키면 활성층에서 발생 되는 빛이 사파이어 기판(501)의 계면을 통과할 때, 반사되는 빛의 양을 줄여 빛의 투과성을 좋게 하기 때문에 높은 광 추출 효과를 기대할 수 있다. 따라서, 보이드(505)의 밀도를 증가시키면 광 추출 효과도 증가하게 된다. 보이드(505)의 밀도는 보이드(505)가 생성되기 전의 제 1 GaN 층(502)의 성장조건을 변화시킴으로써 보이드(505)의 밀도를 증가시킬 수 있다. 본 발명에서 실시하는 제 1 GaN 층(502)의 성장온도보다 낮은 온도에서 제 1 GaN 층(502)을 성장시키거나, 반응 가스 HCl의 양을 증가시켜 보이드(505)의 밀도를 증가시킨다. 이때, 보이드(505) 크기 및 밀도를 증가시킴으로써 기판 분리도 가능하다.
제 1 GaN 층(502) 상부에 형성되며, GaCl3 또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층(503)은 제 1 GaN 층(502)의 성장온도보다 높은 온도에서 성장되지만, GaN의 성장 온도로는 저온에 해당함으로 제 2 GaN 층(503)에도 소량의 GaCl₃, NH4Cl이 포함된다. 그러나 제 2 GaN 층(503)은 제 1 GaN 층(502) 보다 고온에서의 생성되므로 제 1 GaN층 (502)보다 상대적으로 소량의 불순물을 함유하게 된다. 따라서 제 2 GaN 층(503)은 고온에서 제 3 GaN 층(504)을 성장시키기 위한 버퍼층 역할이 가능하다.
제 2 GaN 층(503)은 100nm~5μm의 두께를 가지며, 제 1 GaN 층(502)보다 GaN 성장 두께가 더 두꺼운 것을 알 수 있다.
제 1 GaN 층(502)과 제 2 GaN 층(503)은 400℃와 700℃의 온도 내에서 온도를 상승시키는 과정에서 연속적으로 성장될 수 있다. 연속적으로 성장된 GaN 층은 제 1 GaN 층(502)과 제 2 GaN 층(503)으로 구분되지 않지만 GaN 층은 기판(501) 계면에 가까워질수록 Cl 농도와 보이드의 밀도가 증가한다.
구체적으로, 제 1 GaN 층(502)과 제 2 GaN 층(503)의 특성을 갖는 GaN 층을 포함하는 질화물 반도체는 기판(501), 기판(501) 상부의 다수의 보이드(505)와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하되 기판(501)에 가까워질수록 보이드(505)의 밀도가 증가하는 GaN 층, GaN 층 상부에 형성된 제 3 GaN 층(504)을 포함하는 것을 특징으로 한다. 기판(501)은 제 3 GaN 층까지 성장시킨 질화물 반도체층을 상온으로 냉각시킴으로써 질화물 반도체 층과 기판(501)을 분리하는 단계에 의해 생략 가능하다.
제 3 GaN 층(504)은 800~1100℃ 온도에서 제 2 GaN 층(503) 상부에 성장된다. 따라서 제 3 GaN 층(504)는 제 1 GaN 층(502) 및 제 2 GaN 층(503)과 달리 GaCl₃, NH4Cl을 포함하고 있지 않다.
제 3 GaN 층(504)은 n-GaN, p-GaN 및 활성층의 LED(Light Emitting Diode)구조로 성장될 수 있으며, 활성층은 빛을 발산하여 발산된 빛을 보이드(505) 층을 통해 외부로 발산시키므로, 기판과의 반사를 줄여 광 추출 효율을 증가시킨다.
기판과 분리된 제 3 GaN 층(504)은 평균 표면 거칠기(roughness)가 0.1nm~5nm이고, 20μm~10mm의 두께를 가진다. 따라서, 성장되는 GaN 층 중 두께가 가장 두꺼운 것을 알 수 있다.
도 6은 본 발명의 다수의 보이드(505)가 생성된 단면 SEM 이미지이다. 도 6의 (a)는 사파이어 기판(501)과 제 1 GaN층(502)이 분리되기 전 SEM 이미지이다. 제 1 GaN 층(502)과 제 2 GaN 층(503)의 차이는 확인할 수 없으나, 제 1 GaN 층(502)과 제 2 GaN 층(503) 하단부에 다수의 나노 보이드(505)가 생성된 것을 알 수 있다.
나아가, 단면 SEM 이미지에서 관찰되는 나노 보이드(505)는 제 1 GaN 층(502)과 기판(501)의 일부 표면까지 화학 분해에 의해 기판 표면부의 폭이 넓고, 제 2 GaN 층(503) 방향으로 갈수록 그 폭이 좁아지는 삼각형 형상을 보인다. 그러나, 보다 높은 밀도의 보이드는 삼각형 모양의 보이드(505)가 서로 결합되어 사다리꼴, 타원, 삼각형 모양 중 하나의 생성될 수 있다. 또한, 제 1 GaN 층(502) 성장 시 성장 온도 조절과 HCl가스를 조절함으로써 보이드(505)의 지름을 10nm~200nm, 선밀도를 2~40×104/cm로 제어 가능하다.
도 6의 (b)는 기판과 제 1 GaN 층(502)이 분리된 후의 단면 현미경 이미지이다. 기판과 GaN 층이 분리된 후의 GaN 자립 기판은 100μm의 두께를 가진다. 또한, 보이드(505)가 생성된 면의 표면 거칠기(roughness)는 1nm~20nm 값을 가진다.
도 6의 (c)는 GaN 막과 사파이어 기판(501)이 분리된 후 사파이어 기판(501)의 표면 SEM 이미지이다. 사파이어 기판(501) 표면에 금속 Ga의 덩어리가 관찰되는데, 상온(23~30℃)에서 Ga는 액체 상태로 사파이어 기판(501)에 물방울처럼 뭉쳐있다. 금속 Ga 덩어리는 제 1 GaN 층(502)이 800~1100℃ 온도에서 화학분해를 일으켜 Cl 가스를 생성함으로써 제 1 GaN 층(502)에서 식각이 일어나고, 상온으로 온도를 하강시켜 사파이어 기판(501)을 분리시키는 과정에서 분해된 GaN가 사파이어 기판(501)에 잔존된 상태로 분리되어 진다.
501 : 기판
502 : 제 1 GaN 층
503 : 제 2 GaN 층
504 : 제 3 GaN 층
505 : 보이드

Claims (23)

  1. 기판;
    상기 기판 상부의 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층;
    상기 제 1 GaN 층 상부에 형성되며, GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층; 및
    상기 제 2 GaN 층 상부에 형성된 제 3 GaN 층
    을 포함하는 다수의 보이드를 갖는 질화물 반도체.
  2. 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 1 GaN 층;
    상기 제 1 GaN 층 상부에 형성되며, GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하는 제 2 GaN 층; 및
    상기 제 2 GaN 층 상부에 형성된 제 3 GaN 층
    을 포함하는 다수의 보이드를 갖는 질화물 반도체.
  3. 기판;
    상기 기판 상부의 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하되 상기 기판에 가까워질수록 보이드의 밀도가 증가하는 GaN 층; 및
    상기 GaN 층 상부에 형성된 제 3 GaN 층
    을 포함하는 다수의 보이드를 갖는 질화물 반도체.
  4. 다수의 보이드와 GaCl₃또는 NH4Cl 중 어느 하나 이상을 포함하며 상기 보이드가 생성된 단면에 가까워질수록 보이드의 밀도가 증가하는 GaN층; 및
    상기 GaN 층 상부에 형성된 제 3 GaN 층
    을 포함하는 다수의 보이드를 갖는 질화물 반도체.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기판은,
    사파이어(Al2O3), 질화물, 실리콘카바이드(SiC), 실리콘(Si), 갈륨비소(GaAs)와 ZnO 중 어느 하나로 이루어진 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  6. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 보이드는,
    지름이 10nm~200nm이고, 단위 길이당 밀도가 2~40×10⁴/cm인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  7. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 제 1 GaN 층은,
    두께가 10nm~500nm인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  8. 제 7항에 있어서, 상기 제 1 GaN 층은,
    평균 표면 거칠기(Roughness)가 1nm~20nm인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  9. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 제 2 GaN 층은,
    두께가 100㎚~5㎛인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 3 GaN 층은,
    두께가 20㎛~10㎜인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  11. 제 10 항에 있어서, 상기 제 3 GaN 층은,
    평균 표면 거칠기(roughness)가 0.1㎚~5㎚인 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체.
  12. 기판을 준비하는 단계;
    상기 기판 상부에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층을 성장시키는 단계;
    상기 제 1 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층을 성장시키는 단계;
    온도 상승 공정 중 상기 제 1 GaN 층에서 화학분해가 이루어지고, 상기 제 1 GaN 층과 상기 기판의 계면에서 보이드를 취득하는 단계;
    상기 제 2 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 상기 제 3 GaN 층을 성장시키는 단계;
    상기 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 상기 질화물 반도체 층과 상기 기판을 분리하는 단계
    를 포함하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  13. 기판을 준비하는 단계;
    상기 기판 상부에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층을 성장시키는 단계;
    상기 제 1 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층을 성장시키는 단계;
    온도 상승 공정 중 상기 제 1 GaN 층에서 화학분해가 이루어지고, 상기 제 1 GaN 층과 상기 기판의 계면에서 보이드를 취득하는 단계;
    상기 제 2 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 상기 제 3 GaN 층을 성장시키는 단계
    를 포함하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  14. 제 12항 내지 제 13항 중 어느 한 항에 있어서, 상기 기판 상부에서 HCl, NH₃와 Ga을 반응시켜 제 1 GaN 층을 성장시키는 단계는,
    H₂가스 또는 N₂가스 중 어느 하나 이상의 가스 챔버 분위기에서 400~550℃ 온도로 10sec~5min 동안 상기 제 1 GaN 층을 성장시키는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  15. 제 12항 내지 제 13항 중 어느 한 항에 있어서, 상기 제 1 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 2 GaN 층을 성장시키는 단계는,
    H₂가스 또는 N₂가스 중 어느 하나 이상의 가스 챔버 분위기에서 550~700℃ 온도로 30sec~10min 동안 상기 제 2 GaN 층을 성장시키는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  16. 제 12항 내지 제 13항 중 어느 한 항에 있어서, 상기 온도 상승 공정 중 상기 제 1 GaN 층에서 화학분해가 이루어지고, 상기 제 1 GaN층과 상기 기판의 계면에서 보이드를 취득하는 단계는,
    550~700℃온도에서 800~1100℃온도로 상승되는 과정에서 온도가 증가함에 따라 상기 제 1 GaN 층에서 화학분해가 이루어지는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  17. 제 12항 내지 제 13항 중 어느 한 항에 있어서, 상기 온도 상승 공정 중 상기 제 1 GaN 층에서 화학분해가 이루어지고, 상기 제 1 GaN층과 상기 기판의 계면에서 보이드를 취득하는 단계는,
    상기 제 1 GaN 층에 포함된 Cl- 이온 또는 Cl₂가스에 의해 제 1 GaN 층이 식각 되어 보이드가 생성되는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  18. 제 12항 내지 제 13항 중 어느 한 항에 있어서, 상기 제 2 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 상기 제 3 GaN 층을 성장시키는 단계는,
    H₂가스 또는 N₂가스 중 어느 하나 이상의 가스 챔버 분위기에서 800~1100℃ 온도로 30min~360min 동안 상기 제 3 GaN 층을 성장시키는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  19. 제 12 항에 있어서, 상기 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 상기 질화물 반도체 층과 상기 기판을 분리하는 단계는,
    상기 800~1100℃ 온도에서 상온으로 냉각시키는 과정에서 상기 기판과 상기 제 3 GaN 층까지 생성된 질화물 반도체 층이 분리되는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  20. 제 12 항에 있어서, 상기 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 상기 질화물 반도체 층과 상기 기판을 분리하는 단계는,
    상기 기판의 온도를 상온으로 냉각시킴에 따라 상기 제 1 GaN 층과 상기 기판에 발생하는 열 응력과 보이드에 의해 분리되어지는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  21. 기판을 준비하는 단계;
    상기 기판 상부에 온도 상승 공정 중 HCl, NH₃와 Ga을 반응시켜 Cl 농도 구배를 갖는 GaN 층을 성장시키는 단계;
    온도 상승 공정 중 상기 Cl 농도 구배를 갖는 GaN 층이 화학분해를 일으켜 상기 농도 구배를 갖는 GaN층과 상기 기판 계면에서 보이드를 취득하는 단계;
    상기 농도 구배를 갖는 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층을 성장시키는 단계;
    상기 제 3 GaN 층까지 성장시킨 질화물 반도체 층을 상온으로 냉각시킴으로써 상기 질화물 반도체층과 상기 기판이 분리되는 단계
    를 포함하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  22. 기판을 준비하는 단계;
    상기 기판 상부에 온도 상승 공정 중 HCl, NH₃와 Ga을 반응시켜 Cl 농도 구배를 갖는 GaN 층을 성장시키는 단계;
    온도 상승 공정 중 상기 Cl 농도 구배를 갖는 GaN 층이 화학분해를 일으켜 상기 농도 구배를 갖는 GaN층과 상기 기판 계면에서 보이드를 취득하는 단계;
    상기 농도 구배를 갖는 GaN 층 상부에 HCl, NH₃와 Ga을 반응시켜 제 3 GaN 층을 성장시키는 단계
    를 포함하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
  23. 제 21 항 내지 제 22 항에 있어서, 상기 온도 상승 공정 중 상기 Cl 농도 구배를 갖는 GaN 층이 화학분해를 일으켜 상기 농도 구배를 갖는 GaN층과 상기 기판 계면에서 보이드를 취득하는 단계는,
    400℃와 700℃의 온도 내에서 온도를 상승시키는 과정에서 상기 농도 구배를 갖는 GaN 층을 성장시키고, 상기 농도 구배를 갖는 GaN 층은 상기 기판 계면에서 상기 제 3 GaN 층 방향으로 Cl 농도가 감소되는 것을 특징으로 하는 다수의 보이드를 갖는 질화물 반도체 제조 방법.
KR1020110053925A 2011-06-03 2011-06-03 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법. KR101216363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110053925A KR101216363B1 (ko) 2011-06-03 2011-06-03 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110053925A KR101216363B1 (ko) 2011-06-03 2011-06-03 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Publications (2)

Publication Number Publication Date
KR20120134774A true KR20120134774A (ko) 2012-12-12
KR101216363B1 KR101216363B1 (ko) 2012-12-28

Family

ID=47902923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110053925A KR101216363B1 (ko) 2011-06-03 2011-06-03 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Country Status (1)

Country Link
KR (1) KR101216363B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412588B2 (en) 2013-10-07 2016-08-09 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor layer and nitride semiconductor formed by the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412588B2 (en) 2013-10-07 2016-08-09 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor layer and nitride semiconductor formed by the same

Also Published As

Publication number Publication date
KR101216363B1 (ko) 2012-12-28

Similar Documents

Publication Publication Date Title
CN100530543C (zh) 外延生长方法
TW558845B (en) III-Nitride light emitting devices with low driving voltage
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US8882910B2 (en) AlGaN substrate and production method thereof
US6649493B2 (en) Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP4631681B2 (ja) 窒化物系半導体基板及び半導体装置
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
JP2007294518A (ja) 窒化物系半導体基板及びその製造方法並びに窒化物系半導体発光デバイス用エピタキシャル基板
JP2009526379A (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
JP2007142437A (ja) 半導体素子およびその製造方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
JP2002170776A (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
US7491645B2 (en) Method for manufacturing a semiconductor device
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
JP5195731B2 (ja) 窒化物系半導体基板及び半導体装置
JP2012204540A (ja) 半導体装置およびその製造方法
JP2005213075A (ja) ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee