JP2008004646A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2008004646A
JP2008004646A JP2006170716A JP2006170716A JP2008004646A JP 2008004646 A JP2008004646 A JP 2008004646A JP 2006170716 A JP2006170716 A JP 2006170716A JP 2006170716 A JP2006170716 A JP 2006170716A JP 2008004646 A JP2008004646 A JP 2008004646A
Authority
JP
Japan
Prior art keywords
insulating layer
firing
precursor
layer precursor
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006170716A
Other languages
English (en)
Other versions
JP4814703B2 (ja
Inventor
Tatsuji Furuse
辰治 古瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006170716A priority Critical patent/JP4814703B2/ja
Publication of JP2008004646A publication Critical patent/JP2008004646A/ja
Application granted granted Critical
Publication of JP4814703B2 publication Critical patent/JP4814703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract


【課題】 銀を主成分とする導体層を含む回路基板において、絶縁層が十分な高い絶縁信頼性と高い耐電圧の両方を有するような回路基板およびその製造方法を提供する。
【解決手段】 ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)のうちの少なくとも1種以上の結晶を絶縁層に存在させ、絶縁層に存在する導体層由来の銀元素を、少なくする。
【選択図】 図1

Description

本発明は、回路基板およびその製造方法に関する。本発明において「同時焼成」とは、「絶縁層前駆体または導体層前駆体を含む層を積層し積層体とした後、前記積層体を焼成することにより、前記絶縁層前駆体の焼成と前記導体層前駆体の焼成とを一度の焼成工程で行う焼成」を意味する。
近年、セラミックスを絶縁層として、複数の絶縁層の間に導体層を有する回路基板が発達してきた。また、電子部品の小形化が進むにつれて、このような多層の回路基板の絶縁層は一層あたり100μmから30μm程度の厚みが求められるようになってきた。これに伴い、導体層を有する回路基板を焼成した場合に、配線パターンに用いられている導体金属元素の絶縁層への拡散または固溶の影響が無視できなくなってきた。すなわち、絶縁層の機械的強度の劣化、絶縁性劣化などが起こり、これによって電子部品の電気特性が悪化し、絶縁信頼性が落ちる。特に導体層と絶縁層とを同時焼成した場合の悪影響は、回路基板全体の変形、配線パターンの剥離、ひび割れなど構造欠陥にまで及ぶことが確認されている。上記の理由から、絶縁層に導体金属元素が拡散または固溶しても、絶縁層が安定した材料特性、たとえば誘電率を示すような回路基板の製造方法が提案された(たとえば、特許文献1参照)。
特開平6−338686号公報
しかし、特許文献1に記載の回路基板の製造方法では、回路基板を構成する絶縁層の誘電率特性を安定化することはできても、導体金属元素の絶縁層への拡散および固溶が抑制できるわけではない。したがって、絶縁信頼性および耐電圧低下は改善されていないという問題がある。
本発明の目的は、銀を主成分とする導体層を含む回路基板において、絶縁層が十分に高い絶縁信頼性と高い耐電圧の両方を有するような回路基板およびその製造方法を提供する。
本発明は、ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)から選ばれる少なくとも1種の結晶を含む絶縁層と、
前記絶縁層に形成される導体層であって銀を主成分とする導体層とを含み、
これら絶縁層および導体層を積層した積層体が同時焼成によって形成されており、
前記絶縁層と導体層との界面から5μm±1μmの領域に存する前記絶縁層中に存在する銀元素が0.5質量%以下であることを特徴とする回路基板である。
また、本発明は、前記絶縁層に含まれる残留ガラスが20質量%以下であり、3点曲げ強度が300MPa以上であることを特徴とする。
また、本発明は、ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)から選ばれる少なくとも1種の結晶を析出する結晶性ガラスを含む絶縁層前駆体を作製する絶縁層前駆体作製工程と、
前記絶縁層前駆体に、銀を主成分とする導体層前駆体を形成する導体層前駆体形成工程と、
前記導体層前駆体を含む層または前記絶縁層前駆体を積層する積層工程と、
前記絶縁層前駆体作製工程、導体層前駆体形成工程および積層工程の後、窒素雰囲気下または還元性気体雰囲気下で800℃以上950℃以下で焼成する焼成工程とを有することを特徴とする回路基板の製造方法である。
また、本発明は、前記焼成工程において、
絶縁層前駆体を含む層から成る積層体が、焼成収縮開始温度の異なる2種の前記絶縁層前駆体を有しており、
2種のうち一方の絶縁層前駆体の収縮終了温度が、他方の絶縁層前駆体の収縮開始温度以下であることを特徴とする。
本発明によれば、絶縁層前駆体または導体層前駆体を含む層を積層し、積層体とした後、前記積層体を焼成することにより、絶縁層前駆体の焼成と導体層前駆体の焼成とを一度の焼成工程で行う。このような同時焼成の後、ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)のうちの少なくとも1種以上の結晶を絶縁層に存在させることによって、導体層と同時焼成したアルミナまたはチタニアからなる絶縁層に比べて、焼成時に絶縁層に拡散または固溶する導体層由来の銀元素を、少なくすることができる。したがって、前記結晶のいずれか1種以上を含む絶縁層は、アルミナまたはチタニアからなる絶縁層よりも低い電気伝導度を示し、絶縁信頼性および耐電圧の高い絶縁層を有する回路基板を提供することができる。また、前記結晶のいずれか1種以上を絶縁層に存在させることによって、アルミナまたはチタニアからなる絶縁層よりも、機械強度の高い回路基板を提供することができる。また、導体層から5μm±1μmの領域の絶縁層の銀含有率は、酸化物も含めて0.5質量%以下とする。絶縁層の銀含有率は、導体層から離れれば離れるほど下がることから、前記絶縁層全体に含まれる銀含有率はさらに低くなる。したがって、前記絶縁層は、前記領域の絶縁層の銀含有率が0.5質量%よりも高い絶縁層よりも、低い電気伝導度を示し、絶縁信頼性が高く、耐電圧の高い絶縁層を有する回路基板を提供することができる。
また、本発明によれば、焼成後の絶縁層に含まれる残留ガラス成分が20質量%以下となるように成分調整した原料を焼成することによって、残留ガラス成分が20質量%より多い絶縁層に比べて、焼成によって絶縁層に固溶して存在する導体層由来の銀元素を、少なくすることができる。また、このことによって前記残留ガラス成分が20質量%より多い絶縁層に比べて、前記残留ガラス成分が20質量%以下である絶縁層は、低い電気伝導度を示し、絶縁信頼性および耐電圧の高い絶縁層を有する回路基板を提供することができる。また、前記絶縁層を備えた回路基板は3点曲げ強度が300MPa以上であることを特徴としていることから、アルミナまたはチタニアを絶縁層として含む回路基板よりも、機械的強度の高い回路基板とすることができる。
また、本発明によれば、絶縁層前駆体または導体層前駆体を含む層を積層し、積層体とした後、前記積層体を焼成することにより、絶縁層前駆体の焼成と導体層前駆体の焼成とを一度の焼成工程で行うことができる。また、このような同時焼成の後、ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)のうちの少なくとも1種以上の結晶を絶縁層に存在させることによって、導体層と同時焼成したアルミナまたはチタニアからなる絶縁層に比べて、焼成時に絶縁層に拡散または固溶する導体層由来の銀元素を、少なくすることができる。また、焼成を窒素雰囲気または還元性気体雰囲気下で行うことにより、銀の酸化を防ぎ、銀元素が銀イオンとなって絶縁層に固溶することを防止する。したがって、前記結晶のいずれか1種以上を含む絶縁層は、導体層と同時焼成したアルミナまたはチタニアからなる絶縁層よりも低い電気伝導度を示し、絶縁信頼性および耐電圧の高い絶縁層を有する回路基板を提供することができる。また、導体層と絶縁層とを同時に焼成しても絶縁信頼性を維持できるため、各層の製造段階毎に焼成を繰り返す製造方法より簡便な回路基板製造方法を提供することができる。また、焼成温度を800℃以上950℃以下とすることで、セラミックフィラー中のZnOおよびAO(A=Li、Na、K、Rb)が絶縁層中に拡散することを防ぐことができる。このことによって、さらに高温で同時焼成した回路基板よりも銀の拡散および固溶を小さくすることができ、誘電損失を小さくすることができる。
また、本発明によれば、焼成温度が低いうちに、2種の絶縁層前駆体のうち一方の絶縁層前駆体が焼成収縮し始め、焼成温度が高くなり、他方の絶縁層前駆体が焼成収縮し始める以前に、焼成収縮を終了する。その後、さらに焼成温度が高くなり、他方の絶縁層前駆体が焼成収縮する。したがって、一方および他方の絶縁層が焼成により両絶縁層前駆体の接面に平行な方向の収縮することを互いに抑制することができる。また、このことによって、絶縁層間に含まれた導体層の位置がずれたり、導体層と絶縁層が剥がれたりすることを防ぐことができる。
以下、図面を参照しながら本発明を実施するための形態について説明する。図1は、本発明の実施形態に係る回路基板の断面図の一例である。本発明に係る回路基板10は、第1絶縁層11および第2絶縁層12、これら絶縁層積層体の厚み方向に垂直な表面部の一部に接着している表面導体層13、前記絶縁層積層体の内部に形成されている内部導体層14、および導体層間を電気的に接続するビアホール導体15を備えて構成されている。第1絶縁層と第2絶縁層とは同時焼成したときの焼成収縮開始温度の違いを有しているが、これについて詳しくは後述する。第1絶縁層および第2絶縁層を合わせて以下、絶縁層と呼ぶことがある。図1には、たとえば7層の絶縁層11a,11bおよび12a〜12eを有している回路基板を示しているが、回路基板中に積層した第1および第2絶縁層の積層数は、2層以上であれば何層でもよい。絶縁層はディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)から選ばれる少なくとも1種の結晶を含み形成されている。これらの結晶を以下、「当該セラミックス結晶」と称する。また、「導体層」と呼称したときには、ビアホール導体4をも含むこととする。本実施形態において導体層は銀を主成分とする。
絶縁層を含む回路基板は以下のようにして作製する。まず、当該セラミックス結晶のいずれか1種以上を析出する結晶性ガラスとセラミックフィラーとの混合粉末、有機バインダーとしてエチルセルロース、有機溶剤として2,2,4−トリメチル−1,3−ペンタンジオール モノイソブチレートを混合してスラリーを作製し、これをドクターブレード法によって薄層化し、グリーンシートと呼ばれる絶縁シートを作製し、回路基板用の絶縁層前駆体とする。
得られた絶縁層前駆体の所定の位置にパンチングなどによって貫通孔を形成し、貫通孔に銀粉末を含む導電性ペーストを充填する。次いで絶縁層前駆体の厚み方向に垂直な表面部に、導体層前駆体である導電性ペーストをスクリーン印刷して塗布し、配線パターンを形成する。これを乾燥させて、絶縁層に導体層が塗布され一体となった単層前駆体を得る。このようにして得た、単層前駆体を必要に応じて積層し、積層体とする。得られた積層体を大気中400℃以上500℃以下で加熱処理し、バインダーの除去を行う。次に窒素雰囲気下または還元性気体雰囲気下で800℃以上950℃以下で同時焼成し、図1に示すような多層の回路基板を作製した。本発明の実施形態では、各絶縁層11a,11bおよび12a〜12eそれぞれの厚さは約0.1mmとし、多層回路基板の大きさは、縦約10mm、横約10mm、厚さ約0.7mmとした。焼成後の導体層の厚さは10μm
とした。しかし、各絶縁層の厚さ、多層回路基板の大きさ、厚さ、導体層の厚さは必ずしもこのとおりである必要はなく、必要に応じて変更可能である。
図2は、本発明の回路基板の製造方法を表したフローチャートである。この方法のそれぞれの工程は、図2に示すとおり、スラリー作製工程a1、絶縁層前駆体作製工程a2、貫通孔作製工程a3、導体層前駆体形成工程a4、乾燥工程a5、積層工程a6および焼成工程a7とを含んでいる。本発明における焼成工程とは、絶縁層前駆体または導体層前駆体を含む層である単層前駆体を積層し積層体とした後、積層体を焼成することにより、絶縁層前駆体の焼成と導体層前駆体の焼成とを一度の焼成で行う工程であり、同時焼成工程と称することもある。
このようにして得た絶縁層は、当該セラミックス結晶のいずれか1種以上を含んでいるので、同時焼成工程を行っても、アルミナおよびチタニアに比べ、焼成工程で導体層の主成分である銀元素が絶縁層に拡散または固溶することを防ぐことができる。換言すれば、絶縁層に当該セラミックス結晶のいずれかを含ませることによって、アルミナまたはチタニアを絶縁層にした場合よりも、銀または銀イオンと絶縁層との混合の自由エネルギー変化を正方向にシフトさせることができる。
絶縁層は、当該セラミックス結晶のいずれか1種以上の結晶を析出するよう、適切に選択した結晶性ガラス粉末およびセラミックフィラー粉末を混合し、焼成することによって形成される。結晶性ガラス粉末の一部とセラミックフィラー粉末とから、焼成によって結晶化した当該セラミックス結晶が析出する。その結果絶縁層は、当該セラミックス結晶と、ガラス粉末の中で焼成によって結晶化しないで残った残留ガラスとを含んでいる。結晶性ガラスの成分の中では、酸化亜鉛(ZnO)およびアルカリ金属酸化物(AO:A=Li、Na、K、Rb)は銀イオンを固溶しやすくし、特に高温高湿条件下で絶縁信頼性を悪化させ耐電圧を低下させる原因となる。したがって、結晶性ガラスには、ZnOおよびAO(A=Li、Na、K、Rb)は意図的には含ませない。不純物として結晶ガラス中に含まれるこれらの成分の含有量は、0.1質量%以下とし、さらには0.05%以下であることが好ましい。
絶縁層の中で当該セラミックス結晶の比率(質量%)が高くなると、回路基板の抗折強度が高くなり、残留ガラスの比率が高くなると、絶縁層の密度が高くなる。本実施形態では絶縁層に含まれる残留ガラスは20%以下とした。これによって抗折強度を300MPa以上とし、かつ焼成したときに絶縁層に拡散または固溶する銀元素が少なくなるようにした。当該セラミックス結晶のうちのいずれか1種以上を含ませることによってのみならず、残留ガラスの比率を低くすることによっても、銀元素の絶縁層への拡散および固溶を少なくすることができる。また、本実施形態では、同時焼成を窒素雰囲気下または還元性気体雰囲気下で行うこととする。空気中の酸素など酸化性気体を含む雰囲気下で焼成を行うと、銀が酸化されて銀イオンが生じやすくなる。銀がイオン化すると絶縁層に固溶しやすくなるので、窒素などの不活性気体雰囲気下または窒素、水素混合気体などの還元性気体雰囲気下で焼成を行うことにより酸素分圧を可及的に下げ、銀元素の絶縁層への固溶を少なくすることができる。これらの結果として、導体層に接している絶縁層のうち、導体層との接触面から5μm±1μmの領域に拡散または固溶している銀元素を0.5質量%以下にすることができる。この値は絶縁信頼性および耐電圧向上の観点からは少なければ少ないほど好ましい。さらに残留ガラスを10質量%以下とすることで曲げ強度を上昇させ、誘電損失を少なくすることができる。
絶縁層前駆体が焼成されると、主に結晶性ガラス粉末が軟化流動してセラミックフィラー粉末粒子の間に濡れ広がり、収縮が起こる。これを焼成収縮といい、焼成時に炉の温度を上げていったときに、絶縁層前駆体の焼成収縮が始まる温度を焼成収縮開始温度、焼成収縮が終了する温度を焼成収縮終了温度と呼ぶ。本実施形態における絶縁層前駆体は焼成収縮開始温度および焼成収縮終了温度について、2種に分類できる。一方の絶縁層前駆体の焼成収縮開始温度および焼成収縮終了温度は他方のそれらに比べて低く、焼成収縮終了温度は他方の焼成収縮開始温度以下であることを特徴としている。焼成収縮開始温度および焼成収縮終了温度の低い方の絶縁層前駆体を第1絶縁層前駆体と呼び、それらの温度が高い、他方の絶縁層前駆体を第2絶縁層前駆体と呼ぶことにする。また、第1絶縁層は第1絶縁層前駆体が焼成されて形成される絶縁層であり、第2絶縁層は第2絶縁層前駆体が焼成されて形成される絶縁層である。本実施形態では、積層された絶縁層のうち、外層に位置する2つの層、図1において11aおよび11bを第1絶縁層とし、絶縁層と絶縁層に挟まれた内層として位置する12a〜12eを第2絶縁層とする。
このような構成にすることで、焼成時に炉の温度を上げていったとき、第1絶縁層前駆体中の結晶性ガラスが軟化し始めるときには、まだ第2絶縁層前駆体中の結晶性ガラスは軟化し始めておらず、両絶縁層前駆体間の接面に平行な方向に起ころうとする第1絶縁層前駆体の焼成収縮を第2絶縁層前駆体が抑制することができる。その結果、両絶縁層前駆体間の接面に垂直な方向に優先的に焼成収縮が起こる。次いで、第2絶縁層前駆体中の結晶性ガラスが軟化し始めるときにはすでに第1絶縁層前駆体の焼成収縮はほぼ終了し、前駆体が軟化していたときに比べて堅固な絶縁層となっている。したがって、両絶縁層前駆体間の接面に平行な方向に起ころうとする第2絶縁層前駆体の焼成収縮を第1絶縁層前駆体が抑制することができる。その結果、両絶縁層前駆体間の接面に垂直な方向に優先的に焼成収縮が起こる。このことによって、絶縁層、導体層の厚み方向に垂直な平面内では焼成収縮が抑制され、第1絶縁層の外側に接している表面導体層、および絶縁層間に挟まれた内部導体層の位置がずれたり、導体層と絶縁層が剥がれたりすることを防ぐことができる。
なお、ここでいう「焼成収縮がほぼ終了する」とは、「焼成収縮の体積変化のうち97%の体積変化が終了している」ことを意味する。
本実施形態では、第2絶縁層前駆体の焼成収縮開始温度は、第1絶縁層前駆体の焼成収縮開始温度より少なくとも10℃以上高いものとする。さらにこの温度差は40℃以上であることが好ましく、さらに温度差を90℃以上とすることにより、充分に前記の効果を奏する。本実施形態では積層された絶縁層のうち、外層に位置する2層を第1絶縁層としたが、必ずしもこのように配置する必要はなく、第1絶縁層と第2絶縁層が積層体に含まれていれば足りる。つまり焼成収縮開始温度、焼成収縮終了温度が第1、第2絶縁層前駆体と異なる第3の絶縁層前駆体を積層体中の層として含んでいても構わない。第1、第2絶縁層およびその他の層の数はそれぞれいくつでも構わないし、どのような順序でそれらが積層されていても構わない。また、焼成時の炉の温度については単調に増加させても構わないが、第1焼成開始温度と第2焼成開始温度との間で炉の温度を一定に保つ時間を有してもよい。本実施形態では焼成時の炉の温度は800℃以上950℃以下とした。なお第1、第2絶縁層は目的に応じて、比誘電率、曲げ強度、誘電損失、熱伝導率、嵩密度、温度係数などの他の性質について異なる特性を有する材料で形成することも可能である。
第1、第2絶縁層前駆体を構成する混合粉末の組成としては、バインダーおよび溶剤を除いて、結晶性ガラスが30質量%以上100質量%以下、セラミックフィラーが0質量%以上70質量%以下とする。さらに結晶性ガラスが40質量%以上90質量%以下、セラミックフィラーが10質量%以上60質量%以下であることが好ましく、中でも結晶性ガラスが50質量%以上80質量%以下、セラミックフィラーが20質量%以上50質量%以下のときに、さらに銀元素の固溶を少なくすることができる。第1、第2絶縁体の組成としては、Al、SiO、MgTiO、CaZrO、CaTiO、BaTi、SrTiO、ZrO、TiO、AlN、Siは回路基板の抗折強度を高くする上で好ましい。これらの中でも、Al、SiO、MgTiO、CaZrO、CaTiO、BaTiは誘電損失を低くする上で好ましい。抗折強度と誘電特性とを総合すれば、第1、第2絶縁層前駆体を構成するセラミックフィラーの組成としてAlが最も好ましい。
上記のように、当該セラミックス結晶のいずれか1種以上を含むように同時焼成を行った積層体中の絶縁層は、アルミナおよびチタニアに比べ、導体層の主成分である銀元素が焼成中に絶縁層に拡散または固溶することを防ぐことができる。このような銀元素の絶縁層中における濃度の低減化は、焼成の終了および当該セラミックス結晶の結晶化に伴って起こる。銀の量または銀酸化物中に含まれる銀元素の量は、焼成収縮開始温度以上、焼成収縮終了温度以下の温度範囲の絶縁層前駆体中においてよりも、焼成終了後の絶縁層中の方が少ない。したがって、当該セラミックス結晶のいずれか1種以上を含む絶縁層は、アルミナまたはチタニアからなる絶縁層よりも低い電気伝導度を示し、絶縁信頼性および耐電圧の高い絶縁層を有する回路基板を提供することができる。また、前記結晶のいずれか1種以上を絶縁層に存在させ、かつ残留ガラスを20質量%以下とすることによって、アルミナまたはチタニアからなる絶縁層よりも、機械強度の高い回路基板を提供することができる。
セラミックフィラーの成分としてZnOおよびAO(A=Li、Na、K、Rb)が含まれていても構わない。本発明に係る焼成時の炉の温度(800℃以上950℃以下)ではセラミックフィラーの成分の拡散は少なく、誘電損失、銀元素の拡散および固溶に対して悪影響を及ぼさないからである。第1、第2絶縁層前駆体の組成、結晶性ガラスおよびセラミックフィラーの組成、焼成温度、焼成時の雰囲気については表1に示した。表1の中では、前記前駆体を成す結晶性ガラスを単にガラスと表記している。また、焼成雰囲気のAirとは、大気中での焼成を意味している。
Figure 2008004646
絶縁層中に含まれる成分の分析には、粉末X線回折(X-Ray Diffraction:略称XRD)測定法およびリートベルト解析法を用いた。リートベルト解析法については、「日本結晶学会 結晶解析ハンドブック編集委員会編、『結晶解析ハンドブック』、1999年9月、共立出版株式会社発行」p492−499に記載の方法を用いた。具体的には、910℃で焼成したときの評価対象の試料粉末に、ZnOの標準試料を加えて、波長はCuKα線で約1.54×10−10mのX線を用い、ディフラクトメータ(Diffract meter)法で測定した2θ=10°以上80°以下の範囲のX線回折パターンに対して、RIETAN−2000プログラムを使用することにより、ZnOの標準試料により回折されたパターンと、加えたZnO標準試料の量との相関関係から、評価対象の試料中に含まれる結晶の種類および割合(質量%)を評価した。残留ガラスの比率(質量%)は、検出された結晶の質量%を100%から差し引くことによって算出した。試験結果は表2に示した。
Figure 2008004646
第1、第2絶縁層の焼成収縮開始温度と焼成収縮終了温度は、つまり絶縁層中の結晶性ガラスの軟化温度と結晶化温度であって、これらは示唆熱分析法(Differential Thermal
Analysis:略称DTA)および熱機械分析法(Thermomechanical Analysis:略称TMA)を用いて測定した。具体的には、α−アルミナを標準試料とし、DTA法により温度を10℃/分の速度で昇温させ、標準試料の温度に対して評価対象と標準試料との温度差を示した曲線から決定することができる。TMA法では、絶縁層の組成物に対しワックス(化合物名称:パラフィンワックス)を添加し、100MPaでプレスすることにより圧粉体を形成し、圧粉体に対して圧縮を行いながら40℃以上1000℃以下の温度範囲でTMAを行い、試料の評価を行った。試験結果は表2に示した。
抗折強度については、回路基板中の第2絶縁層として用いた絶縁層を3mm×4mm×50mmに加工し、オートグラフを用いて日本工業規格 ファインセラミックスの曲げ強さ試験方法R1601−1995に基づく3点曲げ強さを測定した。試験結果は表2に示した。
絶縁層中における銀元素の濃度については、波長分散X線分光法(Wavelength
Dispersive Spectrometry:略称WDS)によって測定した。具体的には、銀元素濃度が確定した標準試料を用いて、銀の単位時間当たりのカウント数を測定し、検量線を引き、これに基づいて導体層から5μm±1μmの領域に存在する銀元素の濃度を測定した。試験結果は表2に示した。結果について表2の中では、「Ag固溶量」として表記している。
耐電圧については、5mm×5mmの電極に厚さ25μmの絶縁層を挟んで耐電圧試験を行い、磁器が電圧で破壊され絶縁性を失い電流が流れたときの電圧を測定し、これを耐電圧とした。試験結果は表2に示した。
絶縁信頼性については、高温高湿バイアス試験(High temperature High humidity
Bias Test:略称HHBT)を行い、判定した。具体的には、表層および内層に5mm×5mmの電極を、電極間距離が25μmと成るように用意し、温度85℃、相対湿度85%の空気雰囲気下で6Vの直流電圧を印加し、1000時間後の絶縁抵抗が1×1010Ω以上のものを良品とし、この値未満のものを不良品として、良不良の判定を行った。試験結果は表2に示した。表2の中では良品を「OK」、不良品を「NG」と表記している。
表1および表2の中では、本発明の実施例1〜12と比較例1、比較例2とを比較している。比較例1および比較例2では当該セラミックス結晶を析出しておらず、その結果導体層から5μm±1μmの領域に存在する銀元素の濃度が高くなっている。また、耐電圧も低く、HHBTの結果も不良品となっている。本発明の実施例11および12においては、焼成の後、ディオプサイドまたはセルシアンが析出されているが、焼成雰囲気および焼成温度の条件によって、導体層から5μm±1μmの領域に存在する銀元素の濃度がやや高くなっている。その結果耐電圧もやや低く、HHBTの結果も不良品となっている。これらに対し、本発明の実施例1〜10では当該セラミックス結晶を析出しており、導体層から5μm±1μmの領域に存在する銀元素の濃度を低く抑えることに成功している。その結果耐電圧も高く、HHBTの結果も良品となっている。
以上のように本発明では、銀を主成分とする導体層を含む回路基板において、当該セラミックス結晶を絶縁層に存在させることによって、絶縁層への銀元素の拡散または固溶を抑制し、絶縁層が十分に高い絶縁信頼性と高い耐電圧の両方を有するような回路基板およびその製造方法を提供する。
本発明の実施形態に係る回路基板の断面図の一例である。 本発明の回路基板の製造方法を表したフローチャートである。
符号の説明
10 回路基板
11 第1絶縁層
12 第2絶縁層
13 表面導体層
14 内部導体層
15 ビアホール導体

Claims (4)

  1. ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)から選ばれる少なくとも1種の結晶を含む絶縁層と、
    前記絶縁層に形成される導体層であって銀を主成分とする導体層とを含み、
    これら絶縁層および導体層を積層した積層体が同時焼成によって形成されており、
    前記絶縁層と導体層との界面から5μm±1μmの領域に存する前記絶縁層中に存在する銀元素が0.5質量%以下であることを特徴とする回路基板。
  2. 前記絶縁層に含まれる残留ガラスが20質量%以下であり、3点曲げ強度が300MPa以上であることを特徴とする請求項1記載の回路基板。
  3. ディオプサイド(CaMgSi)、セルシアン(BaAlSi)、フォルステライト(MgSiO)、エンスタタイト(MgSiO)、コージェライト(MgAlSi18)、アノーサイト(CaAlSi)およびスピネル(MgAl)から選ばれる少なくとも1種の結晶を析出する結晶性ガラスを含む絶縁層前駆体を作製する絶縁層前駆体作製工程と、
    前記絶縁層前駆体に、銀を主成分とする導体層前駆体を形成する導体層前駆体形成工程と、
    前記導体層前駆体を含む層または前記絶縁層前駆体を積層する積層工程と、
    前記絶縁層前駆体作製工程、導体層前駆体形成工程および積層工程の後、窒素雰囲気下または還元性気体雰囲気下で800℃以上950℃以下で焼成する焼成工程とを有することを特徴とする回路基板の製造方法。
  4. 前記焼成工程において、
    絶縁層前駆体を含む層から成る積層体が、焼成収縮開始温度の異なる2種の前記絶縁層前駆体を有しており、
    2種のうち一方の絶縁層前駆体の収縮終了温度が、他方の絶縁層前駆体の収縮開始温度以下であることを特徴とする請求項3記載の回路基板の製造方法。
JP2006170716A 2006-06-20 2006-06-20 回路基板 Active JP4814703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006170716A JP4814703B2 (ja) 2006-06-20 2006-06-20 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170716A JP4814703B2 (ja) 2006-06-20 2006-06-20 回路基板

Publications (2)

Publication Number Publication Date
JP2008004646A true JP2008004646A (ja) 2008-01-10
JP4814703B2 JP4814703B2 (ja) 2011-11-16

Family

ID=39008812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170716A Active JP4814703B2 (ja) 2006-06-20 2006-06-20 回路基板

Country Status (1)

Country Link
JP (1) JP4814703B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128354A1 (ja) * 2008-04-18 2009-10-22 旭硝子株式会社 発光ダイオードパッケージ
JP2012119380A (ja) * 2010-11-29 2012-06-21 Kyocera Corp ガラスセラミック配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697656A (ja) * 1992-09-11 1994-04-08 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2000185978A (ja) * 1998-12-24 2000-07-04 Murata Mfg Co Ltd ガラスセラミック基板
JP2004175645A (ja) * 2002-11-29 2004-06-24 Asahi Glass Co Ltd ガラスフリット混合物、電子回路基板製造方法および電子回路基板
JP2005072501A (ja) * 2003-08-27 2005-03-17 Kyocera Corp セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697656A (ja) * 1992-09-11 1994-04-08 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2000185978A (ja) * 1998-12-24 2000-07-04 Murata Mfg Co Ltd ガラスセラミック基板
JP2004175645A (ja) * 2002-11-29 2004-06-24 Asahi Glass Co Ltd ガラスフリット混合物、電子回路基板製造方法および電子回路基板
JP2005072501A (ja) * 2003-08-27 2005-03-17 Kyocera Corp セラミック電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128354A1 (ja) * 2008-04-18 2009-10-22 旭硝子株式会社 発光ダイオードパッケージ
JP5061236B2 (ja) * 2008-04-18 2012-10-31 旭硝子株式会社 発光ダイオードパッケージ及び発光素子搭載用基板
US8309974B2 (en) 2008-04-18 2012-11-13 Asahi Glass Company, Limited Light emitting diode package
JP2012119380A (ja) * 2010-11-29 2012-06-21 Kyocera Corp ガラスセラミック配線基板

Also Published As

Publication number Publication date
JP4814703B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5481854B2 (ja) 電子部品
JPH049746B2 (ja)
JP5158040B2 (ja) ガラスセラミックス基板
JP4311124B2 (ja) チップ型電子部品
JP2007294862A (ja) 基板およびこれを用いた回路基板
JPWO2008018408A1 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
JP2010147098A (ja) 電子部品
US5512353A (en) Ceramic substrate for an electronic circuit
WO2018100863A1 (ja) 複合電子部品、及び該複合電子部品の製造方法
CN103460316A (zh) 层叠陶瓷电容器、以及层叠陶瓷电容器的制造方法
JP4814703B2 (ja) 回路基板
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP5224931B2 (ja) 配線基板およびその製造方法
JP2006120779A (ja) 多層基板及びその製造方法
WO2017094335A1 (ja) 多層セラミック基板及び電子部品
JP2008030995A (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2010034176A (ja) 多層配線基板およびその製造方法
JP2009182285A (ja) 配線基板およびその製造方法
JP2008186909A (ja) セラミック多層基板
JP2005216998A (ja) セラミック回路基板及びその製造方法
JP5004548B2 (ja) 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板
US9460852B2 (en) Laminated ceramic capacitor
JP4243521B2 (ja) セラミック電子部品
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP2010034273A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3