JP2007521640A - ノード・キャパシタンスを増加した半導体メモリ・デバイス - Google Patents

ノード・キャパシタンスを増加した半導体メモリ・デバイス Download PDF

Info

Publication number
JP2007521640A
JP2007521640A JP2005512855A JP2005512855A JP2007521640A JP 2007521640 A JP2007521640 A JP 2007521640A JP 2005512855 A JP2005512855 A JP 2005512855A JP 2005512855 A JP2005512855 A JP 2005512855A JP 2007521640 A JP2007521640 A JP 2007521640A
Authority
JP
Japan
Prior art keywords
dielectric layer
gate
substrate
layer
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005512855A
Other languages
English (en)
Other versions
JP4911976B2 (ja
Inventor
アンダーソン、ブレント、エイ
ブライアント、アンドレ
ノワク、エドワード、ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007521640A publication Critical patent/JP2007521640A/ja
Application granted granted Critical
Publication of JP4911976B2 publication Critical patent/JP4911976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ノード・キャパシタンスを増加した半導体メモリ・デバイスを提供することにある。
【解決手段】 集積回路半導体メモリ・デバイス（１００）は、ゲートから基板へのキャパシタンスを増加し、それにより、ソフト・エラー率を低減するために、ストレージ・トランジスタのゲートの下に基板（１１２）の一部分（１３０）には存在しないＢＯＸ層として特徴付けられた第１の誘電体層（１１６）を有する。第１の誘電体層とは異なる特性を有する第２の誘電体層（１３２）は、基板のその部分（１３０）を少なくとも部分的に覆う。このデバイスは、フィン（１２２）と、ゲートとフィンとの間のゲート誘電体層（１２４、１２６）とを含むＦｉｎＦＥＴデバイスにすることができ、第２の誘電体層はゲート誘電体層より漏れが少ない。
【選択図】 図４

Description

本発明は、ソフト・エラーに対する保護のために増加したノード・キャパシタンスを提供する、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）またはラッチなどの集積回路半導体メモリ・デバイスに関する。
ＲＡＭ（ランダム・アクセス・メモリ）などの半導体メモリ・デバイスは、一般に、それぞれがいくつかのトランジスタから形成されたいくつかのメモリ・セルを含む。一般に、２つのパス・ゲート・トランジスタの間に４つのストレージ・トランジスタが結合され、パス・ゲート・トランジスタのそれぞれには１本のビット線が結合される。各パス・ゲート・トランジスタは１本のワード線に結合された１つのゲート電極を有し、特定のメモリ・セルを選択し、そこから保管データを読み出すために、そのメモリ・セルに関連するワード線上にアドレス信号が供給される。このように選択されたメモリ・セルでは、そのデータは、ビット線を介してパス・ゲート・トランジスタを通ってメモリ・セルのメモリ・ノードから読み出される（またはデータがそこに書き込まれる）。当然のことながら、メモリ・セル内に保管されたデータは、読み出されるまで元のままであることが重要である。
集積規模がますます高くなり、メモリ・セル・エレメントの物理的サイズが減少するにつれて、このような保管データを保全するのがますます困難になってきた。この困難はソフト・エラーとして知られるものから発生し、このソフト・エラーは主にメモリ・ノードの１つに当たるアルファ粒子によって引き起こされるか、または回路雑音によって引き起こされる可能性がある。これにより、メモリ・ノード上の電圧が変化する可能性があり、時には、論理１が論理０に変換されるかまたはその逆の変換が行われるほど十分なものになる。所与のアルファ粒子ヒットの電圧変化の量はメモリ・ノード上のキャパシタンスに反比例し、したがって、メモリ・ノード上のキャパシタンスが比較的大きいと、所与のアルファ粒子ヒットの電圧変化の量が低減され、それに対応して、ソフト・エラーの可能性が低減される。
集積度がより低く比較的大きいデバイスの場合、ほとんど時間のソフト・エラーを防止するために十分なノード・キャパシタンスが存在した。しかし、チップ上により多くのデバイスを収容するためにメモリ・セルの寸法が縮小されるにつれて、ノード・キャパシタンスはそれに対応して非常に低くなる。加えて、デバイス・サイズにつれて印加電圧Ｖｄｄも減少し、この場合も、ノード上の電荷蓄積が削減される。その結果、回路雑音および放射線に対する感受性が増し、それにより、容認できないほど高いソフト・エラー率になる可能性がある。
したがって、デバイス・サイズをさらに大きくすることに頼らずに、ＳＲＡＭ、ラッチなどのノード・キャパシタンスを増加することが非常に望ましいであろう。
したがって、本発明の一目的は、従来技術の前述の諸問題を回避する半導体メモリ・デバイスを提供することにある。
本発明の他の目的は、低いソフト・エラー率を可能にするためにノード・キャパシタンスを増加した半導体メモリ・デバイスを提供することにある。
本発明のさらに他の目的は、面積の増加を必要とせずにノード・キャパシタンスを増加した半導体メモリ・デバイスを提供することにある。
上記の諸目的ならびに追加の利点については、以下に記載する本発明の実施において認識されるであろう。その最も広い実施形態では、集積回路半導体メモリ・デバイスは、基板の第１の部分を覆い、基板の第２の部分には存在しない第１の誘電体層を備えた基板を有する。このデバイスは、第１の誘電体層とは異なる特性を有し、基板の第２の部分を少なくとも部分的に覆う第２の誘電体層をさらに有する。ソース領域は第１の誘電体層上の第１のドープ領域内に形成され、ドレイン領域は第１の誘電体層上の第２のドープ領域内に形成され、ゲートは第２の誘電体層の上で第１のドープ領域と第２のドープ領域との間に形成される。本発明の重要な一態様によれば、第２の誘電体層の特性により、基板上の第１の誘電体層の上に形成されたゲートの理論キャパシタンスより大きい、基板に対するゲートのゲート・キャパシタンスが提供される。
本発明の有利な一態様では、メモリ・デバイスは、ＳＲＡＭメモリ・セルであり、有利なことにＦＥＴまたは特にＦｉｎＦＥＴである。
好ましい一実施形態では、第１の誘電体層は埋め込み酸化物層であり、第２の誘電体層は埋め込み酸化物層より低い絶縁効果を提供する薄い酸化物層であり、ゲートは基板に容量結合される。
他の好ましい実施形態では、このデバイスは、フィンを有するＦｉｎＦＥＴであり、ゲートとフィンとの間のゲート誘電体層をさらに有し、第２の誘電体層はゲート誘電体層より漏れが少ない。
さらに他の好ましい実施形態では、基板は、上位レベルの上向きの第１の表面と、下位レベルの上向きの第２の表面とを有し、第１の誘電体層は第１の表面上に形成された埋め込み酸化物層であり、第２の誘電体層は第２の表面上に形成された薄い酸化物層である。
さらに他の好ましい実施形態では、バルク・プロセスにより、第１の誘電体層が埋め込み酸化物層であり、第２の誘電体層がより低い絶縁効果を提供する薄い酸化物層であるレイアウトが形成される。
本発明の上記その他の諸目的、特徴、および諸態様は、添付図面に併せて示されている好ましい諸実施形態に関する以下の説明から明らかになるであろう。
添付図面に関連して本発明について詳述するが、種々の図面内の同様の要素は最後の２桁が共通する番号によって表されている。
以下の考察では、従来技術および本発明の諸実施形態について、ＦｉｎＦＥＴに関連して説明する。ＦｉｎＦＥＴは、ソース領域とドレイン領域を接続するためにＳＯＩウェハのシリコン・ボディ内に薄い垂直フィンを確定し、それにエッチングを施すことによって形成されたダブルゲートＭＯＳＦＥＴである。ポリシリコン・ゲート電極はフィンを囲んで確定される。以下に論ずる諸実施形態では、ダブルゲートは、フィンの右側と左側にあり、フィンの上を通過するゲートの一部分によって接続される。ＦｉｎＦＥＴがオンになると、電流はフィンの左右の垂直エッジに沿ってソースからドレインに流れる。
以下の考察および添付図面は、一般にＦｉｎＦＥＴの完全な構造または特に任意のＦｉｎＦＥＴを参照するわけではなく、むしろ、本発明を説明するために有用なＦｉｎＦＥＴの要素のみを概略的に確定し比較するものであることは、当業者にとって自明なことになるであろう。省略または簡略化された要素は以下の考察に影響するものではない。したがって、本発明は、すべての必要な要素を取り入れた実際のメモリ・セル構造に関連して適用されるものであることを理解されたい。
したがって、図１には、従来のＦｉｎＦＥＴ１０が集積回路チップ上に半導体メモリ・デバイスの１つのエレメントを形成するものとして概略的に図示されており、図２は図示の通り側面断面図である。従来のＦｉｎＦＥＴ１０は、その上面１４上に埋め込み酸化物（ＢＯＸ）層１６を有する基板１２によって形成される。ＦｉｎＦＥＴ１０は、ＢＯＸ層１６上の第１のドープ領域内に形成されたソース領域１８と、ＢＯＸ層１６上の第２のドープ領域内に形成されたドレイン領域２０と、ソースおよびドレイン領域１８、２０を接続する垂直に突出するフィン２２とを有する。図２に図示されている通り、フィン２２は、ＢＯＸ層１６上にも形成され、薄い酸化物の側壁２４、２６を含む。加えて、ＦｉｎＦＥＴ１０は、フィン２２の両側に１つずつ、合わせて２つのゲート部分２８ａ、２８ｂを備え、ＦｉｎＦＥＴ１０を起動するための制御電極として働くゲート２８を含む。この構造では、ゲート２８の下にあるＢＯＸ層１６により、ゲート２８の面積が実質的に削減されている、より大規模な集積化において不十分なキャパシタンスが提供される。
本発明は、メモリ・セル・エレメントの物理的サイズの増加を必要とせずに、この問題に対する解決策を提供するものである。図３および図４は、それぞれ、図１および図２に対応する本発明の第１の好ましい実施形態の平面図および側面断面図である。図３および図４では、ＦｉｎＦＥＴ１００は、その上面１１４の第１の部分１１４ａ上に埋め込み酸化物（ＢＯＸ）層１１６を有する基板１１２によって形成され、そのＢＯＸ層１１６は確定した特性を有する誘電材料である。ＦｉｎＦＥＴ１００は、ＢＯＸ層１１６上の第１のドープ領域内に形成されたソース領域１１８と、ＢＯＸ層１１６上の第２のドープ領域内に形成されたドレイン領域１２０と、ソース領域およびドレイン領域１１８、１２０を接続する垂直に突出するフィン１２２とを有する。図４に図示されている通り、フィン１２２は、ＢＯＸ層１１６上にも形成され、薄い酸化物の側壁１２４、１２６を含む。
本発明によれば、従来技術と区別して、ＢＯＸ層１１６は、基板１１２のうち、ＦｉｎＦＥＴ１００の下にある部分全体を覆うわけではなく、むしろ、基板１１２の少なくとも第２の部分１３０には存在しない。その代わりに、この第２の部分１３０上には第２の異なる誘電体層１３２が設けられる。第２の誘電体層１３２は、ＢＯＸ層１１６を形成する誘電材料とは異なる特性、特に、異なる誘電係数または異なる厚さあるいはその両方を有する誘電材料から形成される。ＦｉｎＦＥＴ１００のゲート１２８は第２の誘電体層１３２上に形成され、この第２の誘電体層１３２はこの実施形態では薄い酸化物層である。
本発明では、薄い酸化物層１３２は、ＢＯＸ層１１６に取って代わることによりノード・キャパシタンスを増加し、それにより、ゲート１２８が基板１１２に容量結合することができる。すなわち、この薄い酸化物（第２の誘電体）層１３２により、ＢＯＸ（第１の誘電体）層１１６の上に形成されたゲートの理論キャパシタンスより大きい、基板１１２に対するゲート１２８のゲート・キャパシタンスが提供される。
当然のことながら、基板１１２には、ＢＯＸ層１１６または薄い酸化物層１３２のいずれにも覆われない他の部分が存在する可能性がある。
ＦｉｎＦＥＴ１００を形成するための方法の１つは、ＢＯＸ除去のためにブロック・マスクを形成するステップと、次にＢＯＸにエッチングを施すステップとを追加することになるであろう。
図５は、他の好ましい実施形態の概略側面断面図である。図５のＦｉｎＦＥＴ２００では、第１の実施形態の薄い酸化物の第２の誘電体層１３２は、ゲート漏れを低減するためにＢＯＸ層２１６を形成する材料とは異なる誘電係数を有するより厚い酸化物層２３２によって取って代わられる。酸化物層２３２は、誘電材料を付着させるかまたは成長させ、次に適切な面積になるように誘電材料にマスキングをし、エッチングを施すための追加のプロセス・ステップによって形成することができる。
この実施形態およびその他の諸実施形態では、フィンのいずれの側の側壁も有利なことに、ゲートとフィンとの間の薄い誘電体層の形になっており、ＢＯＸ層１１６よりも漏れが少ない誘電材料から形成される。
図６は、第３の好ましい実施形態を示している。この場合、たとえば、ＦｉｎＦＥＴ３００を形成する際にエッチングを施すことによりＢＯＸ層３１６を除去すると、ゲート３２８の下部部分３２８ａ、３２８ｂが基板３１２内のへこみ３１２ａ、３１２ｂに収まるように、エッチングが基板３１２内に継続される。したがって、基板３１２は、上位レベルの上向きの第１の表面３１４ａと、下位レベルの上向きの第２の表面３１４ｂとを有する。シリコン基板３１２の追加のエッチングは、追加のプロセスにするかまたはＢＯＸエッチング・プロセスの継続にすることができる。次に、この構造は、下部部分３２８ａ、３２８ｂの底面および側面に沿った薄い酸化物層３３２ａ、３３２ｂ、ならびにフィン３２２の側面上の薄い酸化物側壁３２４、３２６を使用する。
複数のメモリ・セルを形成するためのバルク・プロセスでは、厚い酸化物層を成長させるかまたはゲートの下に誘電体を付着させ、トランジスタ上の誘電材料とは異なる誘電体層を形成してゲートから基板への漏れを低減することは有利である。図７は、ゲート４２８の下の基板４１２上にこの第２の誘電体層４３２を有し、このようなバルク・プロセスによる単一ＦｉｎＦＥＴ４００を概略的に示している。フィン４２２は、薄い酸化物の側壁４２４、４２６を含む。図８は、ＦｉｎＦＥＴが本発明により形成されたＦｉｎＦＥＴ５５２の構造を有するＦｉｎＦＥＴ ＳＲＡＭレイアウト５５０を示している。
代替プロセスでは、酸化物がＦｉｎＦＥＴ上より基板上でより速く成長するように基板にドーピングすることができ、その結果、誘電作用の差、したがって、キャパシタンスの差は酸化物層の厚さの差から発生する。
本発明は、ゲートから基板へのキャパシタンスを増加し、それにより、ソフト・エラー率を低減することが望ましい、集積回路半導体メモリ・デバイス、特に、ＦＥＴストレージ・トランジスタを有するデバイスの製造に適用可能である。
種々の実施形態による特徴を有利に組み合わせて、本発明の範囲内でその他の組み合わせを形成できることは、当業者には理解されるであろう。
本発明の上記の説明は、あるタイプの半導体メモリ・デバイスの特定の構造に関して行われたものである。上記の説明は例示のみのためのものであり、本発明の全体的な精神および範囲を逸脱せずに本発明に対して様々な変更および修正を行うことができることは、当業者にとって自明なことになるであろう。したがって、上記の諸実施形態に関連して本発明を説明してきたが、特許請求の範囲内に含まれる変更および修正を行うことが可能であり、本発明の全容は特許請求の範囲のみによって定義され制限される。
従来のＦｉｎＦＥＴの概略平面図である。 図１の矢印Ａ−Ａに沿って取られた従来のＦｉｎＦＥＴの概略断面図である。 本発明の第１の好ましい実施形態によるＦｉｎＦＥＴの概略平面図である。 図３の矢印Ｂ−Ｂに沿って取られた本発明の第１の好ましい実施形態によるＦｉｎＦＥＴの概略断面図である。 本発明の第２の好ましい実施形態によるＦｉｎＦＥＴの一部分の概略断面図である。 本発明の第３の好ましい実施形態によるＦｉｎＦＥＴの一部分の概略断面図である。 本発明の第４の好ましい実施形態によるＦｉｎＦＥＴの一部分の概略断面図である。 本発明によるＦｉｎＦＥＴを含むＳＲＡＭレイアウトの概略図である。

Claims (11)

  1. 基板（１１２）と、
    前記基板の第１の部分（１１４ａ）を覆い、前記基板の第２の部分（１３０）には存在しない第１の誘電体層（１１６）と、
    前記第１の誘電体層とは異なる特性を有し、前記基板の前記第２の部分（１３０）を少なくとも部分的に覆う第２の誘電体層（１３２）と、
    前記第１の誘電体層上の第１のドープ領域内に形成されたソース領域（１１８）と、
    前記第１の誘電体層上の第２のドープ領域内に形成されたドレイン領域（１２０）と、
    前記第２の誘電体層の上で前記第１のドープ領域と前記第２のドープ領域との間に形成されたゲート（１２８）と、
    を有し、
    前記第２の誘電体層の前記特性により、前記基板上の前記第１の誘電体層の上に形成されたゲートの理論キャパシタンスより大きい、前記基板に対する前記ゲートのゲート・キャパシタンスが提供される、集積回路半導体メモリ・デバイス（１００）。
  2. 前記デバイスがＲＡＭである、請求項１に記載のデバイス。
  3. 前記デバイスがＳＲＡＭである、請求項１に記載のデバイス。
  4. 前記デバイスがＦＥＴを含む、請求項１に記載のデバイス。
  5. 前記ＦＥＴがＦｉｎＦＥＴである、請求項４に記載のデバイス。
  6. 前記第１の誘電体層が埋め込み酸化物層（１１６）であり、前記第２の誘電体層が前記埋め込み酸化物層より低い絶縁効果を提供する薄い酸化物層（１３２）であり、前記ゲートが前記基板に容量結合される、請求項１または請求項５に記載のデバイス。
  7. 前記ＦｉｎＦＥＴのフィン（１２２）が前記埋め込み酸化物層の上に形成される、請求項６に記載のデバイス。
  8. 前記デバイスが、フィン（１２２）と、前記ゲートと前記フィンとの間のゲート誘電体層（１２４、１２６）とをさらに有し、前記第２の誘電体層が前記ゲート誘電体層より漏れが少ない、請求項１または請求項５に記載のデバイス。
  9. 前記基板が、上位レベルの上向きの第１の表面（３１４ａ）と、下位レベルの上向きの第２の表面（３１４ｂ）とを有し、前記第１の誘電体層が前記第１の表面上に形成された誘電体層であり、前記第２の誘電体層が前記第２の表面上に形成された誘電体層であり、前記ＦｉｎＦＥＴのフィン（３２２）が埋め込み層の上に形成される、請求項１または請求項５に記載のデバイス。
  10. 前記第１の誘電体層が埋め込み酸化物層（３１６）であり、前記第２の誘電体層が薄い酸化物層（３３２ａ、３３２ｂ）である、請求項９に記載のデバイス。
  11. 前記第１の誘電体層が埋め込み酸化物層（１１６）であり、前記第２の誘電体層が薄い酸化物層（１３２）である、請求項８に記載のデバイス。
JP2005512855A 2003-12-08 2003-12-08 ノード・キャパシタンスを増加した半導体メモリ・デバイス Expired - Fee Related JP4911976B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2003/039026 WO2005064682A1 (en) 2003-12-08 2003-12-08 Semiconductor memory device with increased node capacitance

Publications (2)

Publication Number Publication Date
JP2007521640A true JP2007521640A (ja) 2007-08-02
JP4911976B2 JP4911976B2 (ja) 2012-04-04

Family

ID=34738253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005512855A Expired - Fee Related JP4911976B2 (ja) 2003-12-08 2003-12-08 ノード・キャパシタンスを増加した半導体メモリ・デバイス

Country Status (7)

Country Link
US (1) US7352025B2 (ja)
EP (1) EP1692724B1 (ja)
JP (1) JP4911976B2 (ja)
KR (1) KR100935988B1 (ja)
CN (1) CN100546042C (ja)
AU (1) AU2003297751A1 (ja)
WO (1) WO2005064682A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140999A (ja) * 2007-07-18 2013-07-18 Intel Corp バルク基板上に作製される分離トライゲートトランジスタ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049627A (ja) * 2004-08-05 2006-02-16 Toshiba Corp 半導体装置及びその製造方法
KR100555569B1 (ko) 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7452768B2 (en) 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US7323373B2 (en) * 2006-01-25 2008-01-29 Freescale Semiconductor, Inc. Method of forming a semiconductor device with decreased undercutting of semiconductor material
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8158500B2 (en) 2010-01-27 2012-04-17 International Business Machines Corporation Field effect transistors (FETS) and methods of manufacture
US8778744B2 (en) * 2011-06-24 2014-07-15 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor field effect transistor
CN102842507B (zh) * 2011-06-24 2015-08-19 中国科学院微电子研究所 半导体场效应晶体管的制备方法
US9087743B2 (en) * 2013-11-20 2015-07-21 Globalfoundries Inc. Silicon-on-insulator finFET with bulk source and drain
US9741810B2 (en) * 2014-07-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel of gate-all-around transistor
US9508741B2 (en) 2015-02-10 2016-11-29 International Business Machines Corporation CMOS structure on SSOI wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH06291283A (ja) * 1993-04-05 1994-10-18 Nec Corp 半導体記憶装置
JPH07161843A (ja) * 1993-12-10 1995-06-23 Sony Corp Ｓｒａｍ装置
JPH07183400A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体記憶装置
JPH09270469A (ja) * 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 半導体メモリ装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
US5446621A (en) 1994-04-28 1995-08-29 Wandel & Goltermann Ate Systems Ltd. Platform module system for a larger electronic system
JP3535615B2 (ja) * 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
US6130470A (en) * 1997-03-24 2000-10-10 Advanced Micro Devices, Inc. Static random access memory cell having buried sidewall capacitors between storage nodes
US5831899A (en) * 1997-04-07 1998-11-03 Integrated Device Technology, Inc. Local interconnect structure and process for six-transistor SRAM cell
US6165849A (en) * 1998-12-04 2000-12-26 Advanced Micro Devices, Inc. Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip
US6140171A (en) * 1999-01-20 2000-10-31 International Business Machines Corporation FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication
US6359311B1 (en) * 2001-01-17 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-surrounding gate and a method of fabricating a silicon-on-insulator semiconductor device with the same
JP2002359298A (ja) * 2001-05-31 2002-12-13 Mitsubishi Electric Corp 半導体記憶装置
KR100467527B1 (ko) * 2001-06-21 2005-01-24 재단법인서울대학교산학협력재단 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법
US6661049B2 (en) * 2001-09-06 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic capacitor structure embedded within microelectronic isolation region
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US6551883B1 (en) * 2001-12-27 2003-04-22 Silicon Integrated Systems Corp. MOS device with dual gate insulators and method of forming the same
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6974729B2 (en) * 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6992354B2 (en) * 2003-06-25 2006-01-31 International Business Machines Corporation FinFET having suppressed parasitic device characteristics
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7183182B2 (en) * 2003-09-24 2007-02-27 International Business Machines Corporation Method and apparatus for fabricating CMOS field effect transistors
US6962843B2 (en) * 2003-11-05 2005-11-08 International Business Machines Corporation Method of fabricating a finfet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH06291283A (ja) * 1993-04-05 1994-10-18 Nec Corp 半導体記憶装置
JPH07161843A (ja) * 1993-12-10 1995-06-23 Sony Corp Ｓｒａｍ装置
JPH07183400A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体記憶装置
JPH09270469A (ja) * 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140999A (ja) * 2007-07-18 2013-07-18 Intel Corp バルク基板上に作製される分離トライゲートトランジスタ

Also Published As

Publication number Publication date
AU2003297751A1 (en) 2005-07-21
EP1692724A1 (en) 2006-08-23
JP4911976B2 (ja) 2012-04-04
US7352025B2 (en) 2008-04-01
CN1879219A (zh) 2006-12-13
KR100935988B1 (ko) 2010-01-08
WO2005064682A1 (en) 2005-07-14
US20070085134A1 (en) 2007-04-19
EP1692724A4 (en) 2007-11-21
CN100546042C (zh) 2009-09-30
KR20060121124A (ko) 2006-11-28
EP1692724B1 (en) 2012-06-13

Similar Documents

Publication Publication Date Title
US11398493B2 (en) Arrays of memory cells including pairs of memory cells having respective charge storage nodes between respective access lines
US6646300B2 (en) Semiconductor memory device
JP4911976B2 (ja) ノード・キャパシタンスを増加した半導体メモリ・デバイス
US7902598B2 (en) Two-sided surround access transistor for a 4.5F2 DRAM cell
US20110133263A1 (en) Semiconductor device having reduced sub-threshold leakage
JPH05167040A (ja) 集積回路メモリ装置およびその配置構造
US6281088B1 (en) Method of manufacturing SRAM having enhanced cell ratio
CN102171813B (zh) 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件
EP0821412B1 (en) Hemispherical-grained silicon top-gate electrode for improved soft-error immunity in SRAMs
US20080224196A1 (en) Semiconductor device and manufacturing process for the same
JP4429798B2 (ja) フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法
JP7549765B2 (ja) 単一半導体ダイにおけるモノリシック集積および／または不均一集積の最適化のための統合スケーリングおよびストレッチングプラットフォーム
JPH10223779A (ja) 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路及びその形成方法
US5170372A (en) Memory device having bit lines over a field oxide
JPH03205867A (ja) 半導体記憶装置
US8072077B2 (en) Semiconductor memory device
EP0471337A1 (en) DRAM with trench capacitor and improved bit line contact
KR960014465B1 (ko) 스태틱 램 셀 제조 방법
JPH02159056A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4911976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees