JP2007516605A - 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 - Google Patents

振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 Download PDF

Info

Publication number
JP2007516605A
JP2007516605A JP2006533375A JP2006533375A JP2007516605A JP 2007516605 A JP2007516605 A JP 2007516605A JP 2006533375 A JP2006533375 A JP 2006533375A JP 2006533375 A JP2006533375 A JP 2006533375A JP 2007516605 A JP2007516605 A JP 2007516605A
Authority
JP
Japan
Prior art keywords
power
power source
plasma
khz
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006533375A
Other languages
English (en)
Inventor
フィリップ， エー． クラウス，
タイ チェン チュア，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2007516605A publication Critical patent/JP2007516605A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H01L29/517—
    • H01L29/518—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

窒化ゲート誘電体層を形成するための方法及び装置。この方法は、電子温度スパイクを減少するために、滑らかに変化する変調のＲＦ電源により処理チャンバー内に窒素含有プラズマを発生することを含む。電源が滑らかに変化する変調のものであるときには、方形波変調のものに比して、電界効果トランジスタのチャンネル移動度及びゲート漏洩電流の結果が改善される。
【選択図】 図１０Ａ

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般に、ゲート誘電体を形成する方法及び装置に関する。より詳細には、本発明の実施形態は、窒化ゲート誘電体層を形成する方法に関する。
関連技術の説明
[0002]集積回路は、多数の、例えば、数百万の、トランジスタ、キャパシタ及び抵抗器等のデバイスで構成される。電界効果トランジスタのようなトランジスタは、通常、ソース、ドレイン及びゲートスタックを含む。ゲートスタックは、通常、シリコン基板のような基板と、ゲート誘電体と、該ゲート誘電体に設けられた多結晶シリコンのようなゲート電極とを備えている。ゲート誘電体層は、二酸化シリコン（ＳｉＯ２）のような誘電体材料、或いは誘電率が４．０より大きな高Ｋの誘電体材料、例えば、ＳｉＯＮ、ＳｉＮ、酸化ハフニウム（ＨｆＯ２）、珪酸ハフニウム（ＨｆＳｉＯ２）、ハフニウムシリコンオキシニトライド（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、珪酸ジルコニウム（ＺｒＳｉＯ２）、バリウムストロンチウムチタネート（ＢａＳｒＴｉＯ３、又はＢＳＴ）、鉛ジルコネートチタネート（Ｐｂ（ＺｒＴｉ）Ｏ３、又はＰＺＴ）等で形成される。しかしながら、この膜スタックは、他の材料で形成された層を含んでもよいことに注意されたい。
[0003]図１は、ゲート誘電体層１０４を合体したＦＥＴ（電界効果トランジスタ）１００の断面図である。図示したように、基板１０２の上にゲート誘電体１０４が配置され、ゲート電極１０６がゲート誘電体１０４の上に横たわる。ゲート誘電体１０４及びゲート電極１０６の垂直側壁に隣接して側壁スペーサ１０８が示されている。基板１０２には、ゲート電極１０６の両垂直側壁に実質的に隣接してソース／ドレイン接合１１０が形成される。
[0004]集積回路のサイズ及びその上のトランジスタのサイズが減少するにつれて、トランジスタの速度を高めるために必要なゲート駆動電流が増加する。駆動電流は、ゲートキャパシタンスの増加と共に増加し、ゲートの誘電率をｋとし、誘電体厚みをｄとし、デバイスの面積をＡとすれば、キャパシタンス＝ｋＡ／ｄである。ゲート誘電体の誘電体厚みを減少し且つ誘電率を増加することが、ゲートキャパシタンス及び駆動電流を増加する方法である。
[0005]ＳｉＯ２ゲート誘電体の厚みを２０Å未満に減少するための試みがなされている。しかしながら、２０Å未満のＳｉＯ２ゲート誘電体を使用すると、ゲートの性能及び耐久性に望ましからぬ影響がしばしば生じることが分かった。例えば、ホウ素ドープのゲート電極からのホウ素が薄いＳｉＯ２ゲート誘電体を貫通してその下に横たわるシリコン基板に到達し得る。また、通常、薄い誘電体ではゲート漏洩電流即ちトンネル電流が増加して、ゲートにより消費される電力量を増大させる。薄いＳｉＯ２ゲート誘電体は、ＮＭＯＳホットキャリア劣化を受け易く、この場合、誘電体を横切って進む高エネルギーキャリアがチャンネルにダメージを及ぼし又はそれを破壊することがある。また、薄いＳｉＯ２ゲート誘電体は、ＰＭＯＳ負バイアス温度不安定性（ＮＢＴＩ）も受け易く、この場合は、ゲートの動作でスレッシュホールド電圧又は駆動電流がドリフトする。
[0006]ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）のゲート誘電体層として使用するのに適した誘電体層を形成する方法は、薄い酸化シリコンを窒素含有プラズマで窒化することを含む。ゲート酸化物の正味の窒素含有量を増加して誘電率を高めることは、多数の理由で望ましい。例えば、酸化物誘電体のバルクにプラズマ窒化プロセス中に窒素を軽く合体させて、出発酸化物上の等価酸化物厚み（ＥＯＴ）を減少することができる。これは、未窒化の酸化物誘電体と同じＥＯＴにおいて、ＦＥＴの動作中のトンネル作用によるゲート漏洩を減少することができる。同時に、このように高い窒素含有量は、その後の処理動作中にファウラー・ノルトハイム（Ｆ−Ｎ）トンネル電流により誘起されるダメージも減少できる。但し、誘電体の厚みがＦ−Ｎ範囲内にある場合に限る。ゲート酸化物の正味の窒素含有量を増加する別の利点は、窒化たゲート誘電体が、ゲートエッチングアンダーカットの問題にもっと耐え、ひいては、ゲートのエッジにおける欠陥状態及び電流漏洩を減少することである。
[0007]２００３年８月２６日に発行されたマックファデン氏等の「PlasmaNitridation For Reduced Leakage Gate Dielectric Layers」と題する米国特許第６，６１０，６１５号では、熱及びプラズマの両窒化プロセスに対して酸化シリコン膜の窒素プロフィールが比較されている（図２を参照）。窒化された酸化物膜は、シリコン基板上に配置される。図２は、酸化物膜の下の結晶シリコンにおける窒素プロフィールも示している。熱窒化酸化物に対する窒素プロフィールデータ２０２は、酸化物層の上面における第１の窒素濃度と、酸化物の深部に向かって一般的に降下する窒素濃度と、酸化物−シリコンの界面における窒素の界面累積と、最後に、基板への距離と共に一般的に降下する窒素濃度勾配とを示している。これに対して、プラズマ窒化プロセスは、酸化物層の上面から酸化物−シリコンの界面を経て基板へと本質的に単調に減少する窒素プロフィール２０４を形成することが明らかである。熱窒化プロセスで見られる窒素の望ましからぬ界面累積は、窒素プラズマのオン衝撃では生じない。更に、基板における窒素濃度は、あらゆる深さにおいて、熱窒化プロセスで得られるものより低い。
[0008]先に述べたように、ゲート電極−ゲート酸化物界面における窒素濃度を高める利点は、ポリシリコンゲート電極からゲート酸化物へ、又はゲート酸化物を通して外部拡散するホウ素のようなドーパントが減少されることである。これは、例えば、ホウ素ドープのポリシリコンゲート電極からの内部拡散ホウ素によりゲート酸化物のバルクに生じる欠陥状態を減少することによりデバイスの信頼性を改善する。ゲート酸化物−シリコンチャンネル界面における窒素含有量を減少する別の利点は、固定電荷及び界面状態密度の減少である。これは、チャンネルの移動度及びトランスコンダクタンスを改善する。それ故、プラズマ窒化プロセスは、熱窒化プロセスに勝る効果を有する。
[0009]プラズマ窒化プロセスのプラズマは、種々のイオン化電源により形成することができ、これは、例えば、誘導性結合電源、容量性結合電源、表面波電源、電子サイクロトロン共振電源（ＥＣＲ電源）、マグネトロン又は変更型マグネトロン形式の電源、或いは処理チャンバー内でのプラズマ発生を容易にするために使用できる他のイオン化電源を含むことができる。表面波電源は、非常に高い周波数（１００ＭＨｚ−１０ＧＨｚ）のプラズマ電源で、ガス衝突周波数が電磁波の周波数より著しく低く、「表面波」又は「波加熱」をベースとするエネルギー伝達メカニズムにより電磁電力がプラズマへと吸収される。このような電源は、通常、非常に高い周波数の電源と、電源をチャンバーへ接続する導波器と、誘電体チャンバー壁と、非常に高い周波数の電力がチャンバーへ結合されるところの誘電体壁に隣接した開口又はスロットの配列体とを含む。マイクロ波イオン化電源は、表面波電源の一形式である。
[0010]電源の形式に関わりなく、電源からプラズマへの著しい容量性結合が生じて、数十ボルト程度の比較的大きなプラズマ電位を形成する。このような大きなプラズマ電位は、窒素イオンによる二酸化シリコンの過剰な衝撃を引き起こすことがあり、二酸化シリコン層にダメージを生じさせる。また、大きなプラズマ電位は、窒素をその下に横たわるシリコンへ合体させることもあって、ゲート酸化物における窒素合体の効果を低減させる。
[0011]それ故、この技術では、二酸化シリコン層及びシリコン基板を窒素イオンで過剰にダメージを生じさせることのないプラズマ窒化プロセスのための方法及び装置が要望される。
発明の概要
[0012]本発明は、一般に、プラズマ電子温度スパイクを減少するための滑らかに変化する変調の電源によりゲート誘電体をプラズマ窒化する方法及び装置に係る。
[0013]本発明の実施形態は、ゲート誘電体をプラズマ窒化する方法において、ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、滑らかに変化する変調の電源によりイオン化された窒素含有プラズマに基板を露出して、窒化されたゲート誘電体を基板に形成するステップと、を備えた方法を提供する。
[0014]本発明の実施形態は、更に、ゲート誘電体をプラズマ窒化する方法において、ゲート誘電体膜を含む基板を、誘導性結合されたプラズマチャンバーに入れるステップと、滑らかに変化する変調の電源によりイオン化された窒素含有プラズマに基板を露出して、窒化されたゲート誘電体を基板に形成するステップであって、滑らかに変化する変調の電源は、パルスのデューティサイクルを、約１ｋＨｚから約１００ｋＨｚの周波数において約５%から約９０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させ、更に、窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含むようなステップと、を備えた方法を提供する。
[0015]本発明の実施形態は、更に、ゲート誘電体をプラズマ窒化する方法において、ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、電力の大きさの時間導関数に不連続性のない変調電源によりイオン化された窒素含有プラズマに基板を露出して、窒化されたゲート誘電体を基板に形成するステップと、を備えた方法を提供する。
[0016]本発明の実施形態は、更に、ゲート誘電体をプラズマ窒化する方法において、ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、方形波変調ＲＦ波形を抵抗器−キャパシタでフィルタして、滑らかに変化する変調のＲＦ波形電源となるようにしたものによりイオン化された窒素含有プラズマに基板を露出して、窒化されたゲート誘電体を基板に形成するステップと、を備えた方法を提供する。
[0017]また、本発明の実施形態は、ゲート誘電体をプラズマ処理する装置において、プラズマ窒化プロセスチャンバーと、滑らかに変化する変調の電源電力を発生できる電力発生器と、を備えた装置も提供する。
[0018]本発明の上述した特徴を詳細に理解できるように、前記で簡単に要約した本発明を、添付図面に幾つか示された実施形態を参照して、より詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、それ故、本発明の範囲を何ら限定するものではなく、本発明は、他の等しく有効な実施形態も受け入れられることに注意されたい。
好ましい実施形態の詳細な説明
[0035]本発明の実施形態は、ゲート誘電体をプラズマ窒化する方法及び装置を包含する。より詳細には、本発明は、滑らかに変化する変調（又はパルス化）の電源電力を使用することにより窒化プラズマの電子温度におけるスパイクを減少するための方法及び装置を包含する。
[0036]図３は、プラズマ窒化されたゲート誘電体を形成するためのプロセスフローの実施例を示す。プロセスは、ステップ３００においてシリコン基板を用意することでスタートする。第１に、ステップ３０２において、炉又は急速熱処理チャンバーのいずれかでＳｉウェハ上に約５Åから約４０Åの熱酸化物膜が成長される。ここでは、一実施例として、二酸化シリコン（ＳｉＯ２）ゲート誘電体について説明する。本発明は、誘電率が４．０より大きな高Ｋの誘電体材料である他の形式のゲート誘電体、例えば、ＳｉＯＮ、ＳｉＮ、酸化ハフニウム（ＨｆＯ２）、珪酸ハフニウム（ＨｆＳｉＯ２）、ハフニウムシリコンオキシニトライド（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、珪酸ジルコニウム（ＺｒＳｉＯ２）、バリウムストロンチウムチタネート（ＢａＳｒＴｉＯ３、又はＢＳＴ）、鉛ジルコネートチタネート（Ｐｂ（ＺｒＴｉ）Ｏ３、又はＰＺＴ）、等に適用することもできる。第２に、ステップ３０４において、プラズマ窒化のために少なくとも窒素含有ガスを収容するプラズマチャンバーに基板が移送される。プラズマ窒化プロセスは、ステップ３０４で、ＳｉＯｘＮｙ形成における窒化ドーズを制御するために約２秒から約２０分間続けられる。その後、ステップ３０６において、ＳｉＯｘＮｙ膜の任意の窒化後アニールのために、急速熱処理チャンバーへ基板を移送することができる。この窒化後アニールは、不活性又は酸化周囲環境において約７００−１１００℃の温度で行うことができる。或いはまた、この任意の窒化後アニールは、不活性又は還元ステップの後に酸化ステップが続く２段階プロセスで構成されてもよい。ゲート誘電体を形成した後に、ステップ３０８において、ポリシリコンのようなゲート電極が低圧力化学気相堆積（ＬＰＣＶＤ）により堆積される。ゲート電極は、金属層であってもよい。
[0037]プラズマ窒化処置の間に高エネルギーイオンが当たることによりゲート酸化物及びシリコンチャンネルに生じるダメージは、チャンネル移動度の減少に貢献し得る。電子温度（ｋＴｅ）とは、プラズマにおける自由電子のエネルギー分布を記述するエネルギースケールである。電子温度が低いことは、高エネルギー電子が少なく、従って、高エネルギー窒素イオンが少ないことを意味する。プラズマ窒化ＳｉＯｘＮｙゲート誘電体をもつトランジスタのチャンネル移動度の改善は、窒素プラズマが低い電子温度を有するときに生じる。電子温度の低下は、イオン化電源電力を「変調」（又はパルス化）するか、イオン化電源電力をｋＨｚ周波数でターンオン及びオフすることにより可能となる。
[0038]２００３年６月１２日に出願された「PlasmaMethod and Apparatus for Processing a Substrate」と題する共通に譲渡された米国特許出願第１０／４６１，０８３号では、窒素含有プラズマをプラズマ変調シーケンスを経て制御して、従来のプラズマ処理により与えられるものより低い電子温度を発生するという発明が説明されている。プラズマに対する制御は、低い電子温度を与えるように構成され、これは、例えば、ゲート窒化プロセスに使用してデバイス特性を改善し、即ちトランスコンダクタンスがあまり低下しないようにすることができ、これは、ゲート誘電体型のデバイスではチャンネル移動度の改善を表わす。
[0039]米国特許出願第１０／４６１，０８３号は、一般に、窒素含有プラズマを短い時間周期中付勢するように動作し、次いで、プラズマがある時間周期中弛緩又は消散するのを許容するプラズマ変調（又はパルス化）シーケンスを説明している。この消散時間周期（又は残光周期）は、窒素含有プラズマを維持しながら、電子温度が低下するのを許容する。イオン化電源変調のオフ又は弛緩部分の間に、プラズマ内の電子が自由に拡散する。しかしながら、電子がいかに速く拡散するかは、電子のエネルギーに直接関係していることが知られている。それ故、高エネルギーの電子、即ちホット電子は、低エネルギーの電子よりもプラズマから急速に拡散し、その結果、プラズマの構成成分の平均エネルギーが低くなり、即ち電子温度が低くなると共にプラズマの温度が低くなる。また、前記特許出願には、イオン化電源により与えられる変調（又はパルス）のデューティサイクルも、プラズマの構成成分の平均温度に影響することが開示されている。デューティサイクルは、各サイクル中にＲＦ電力がオンである時間のパーセンテージとして定義される。特に、長い変調オン（又はパルスオン）時間に対応する大きなデューティサイクルは、変調オン時間中のより長い時間周期にプラズマの電子が励起されるので、よりホットなプラズマを発生する。
[0040]図４Ａは、カリフォルニア州サンタクララに所在するアプライド・マテリアルズにより製造された減結合プラズマ窒化プロセスリアクタ４００の概略断面図である。本発明を実施するのに使用できるリアクタの一実施例は、誘導プラズマ電源リアクタである。リアクタ４００は、ウェハ支持ペデスタル４１６を導電性本体（壁）４３０内に有するプロセスチャンバー４１０と、コントローラ４４０とを備えている。チャンバー４１０は、実質的にフラットな誘電体天井４２０と共に供給される。チャンバー４１０の他の変形例は、他の形式の天井、例えば、ドーム形状の天井を有してもよい。天井４２０の上には、少なくとも１つの誘導性コイル要素４１２を含むアンテナが配置されている（２つの同軸要素４１２が示されている）。誘導性コイル要素４１２は、第１マッチング回路網４１９を経てプラズマ電源４１８に結合される。このプラズマ電源４１８は、通常、５０ｋＨｚから１３．５６ＭＨｚの範囲の同調可能な周波数において３０００Ｗまで発生することができる。
[0041]支持ペデスタル（カソード）４１６は、第２のマッチング回路網４２４を経てバイアス電源４２２に結合される。このバイアス電源４２２は、一般に、５０ｋＨｚから１３．５６ＭＨｚの同調可能な周波数及び０から５０００ワットの電力をもつＲＦ信号を発生することができる。しかしながら、これは、処理中には切断される。任意であるが、バイアス電源４２２は、ＤＣ又はパルス化ＤＣ電源でよい。コントローラ４４０は、中央処理ユニット（ＣＰＵ）４４４と、メモリ４４２と、ＣＰＵ４４４のサポート回路４４６とを備え、以下に述べるように、チャンバー４１０の要素、ひいては、窒化プロセスの制御を容易にする。
[0042]運転中に、半導体ウェハ４１４がペデスタル４１６にのせられると共に、ガスパネル４３８から導入ポート４２６を経てプロセスガスが供給されて、混合ガス４５０を形成する。この混合ガス４５０は、プラズマ電源４１８から電力を印加することにより点火されてチャンバー４１０にプラズマ４５５を形成する。チャンバー４１０の内部の圧力は、スロットルバルブ４２７及び真空ポンプ４３６を使用して制御される。通常、チャンバー壁４３０は、電気的接地点４３４に結合される。壁４３０の温度は、壁４３０を通して延びる液体含有コンジット（図示せず）を使用して制御される。
[0043]ウェハ４１４の温度は、支持ペデスタル４１６の温度を安定化することにより制御される。一実施形態では、ガス源４４８からのヘリウムガスが、ガスコンジット４４９を経て、ウェハ４１４の下のペデスタル面に形成されたチャンネル（図示せず）に供給される。ヘリウムガスは、ペデスタル４１６とウェハ４１４との間の熱伝達を容易にするために使用される。処理中に、ペデスタル４１６は、ペデスタル内の抵抗性ヒータ（図示せず）により定常温度に加熱することができ、次いで、ヘリウムガスがウェハ４１４の均一加熱を容易にする。このような熱制御を使用して、ウェハ４１４は、約２０℃から３５０℃の温度に維持される。
[0044]上述したプロセスチャンバー４１０の制御を容易にするために、コントローラ４４０は、種々のチャンバー及びサブプロセッサを制御するための工業用設定に使用できる何らかの形式の汎用コンピュータプロセッサの１つでよい。ＣＰＵ４４４のメモリ４４２又はコンピュータ読み取り可能な媒体は、入手容易なメモリ、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、或いは他の形式のローカル又はリモートのデジタル記憶装置の１つ以上でよい。サポート回路３４６は、プロセッサを従来の仕方でサポートするためにＣＰＵ４４４に結合される。これらの回路は、キャッシュ、電源、クロック回路、入力／出力回路及びサブシステム、等を含む。本発明の方法は、一般に、ソフトウェアルーチンとしてメモリ４４２に記憶される。また、ソフトウェアルーチンは、ＣＰＵ４４４により制御されるハードウェアからリモート位置にある第２のＣＰＵ（図示せず）により記憶及び／又は実行されてもよい。
[0045]図４Ｂは、図４Ａのプラズマ電源４１８により発生される非変調のイオン化電源電力波形の一実施例を示す。この電力は、高周波（ＲＦ）で動作される。図４Ｃは、方形波変調（又はパルス化）イオン化電源電力波形の一実施例を示す。電力変調周波数は、通常、ｋＨｚ周波数においてターンオン及びオフされる。図４Ｂ及び図４ＣにおけるＡＣ電力の発振周波数（ＲＦ）は、正しいスケールで描かれていない。ピークＲＦ電力は、通常、約５０ワットから約３０００ワットにセットされる。変調（又はパルス）のデューティサイクルは、約５%から約９０%でよく、また、イオン化電力は、プラズマの構成成分の希望の平均温度を発生するために約０%から約１００%の間で変化させてもよい。プラズマ窒化プロセスは、通常、約１ミリトールから約１トールの圧力で動作される。Ｎ２又はＮＨ３のような窒素含有ガスについては、流量が約５０ｓｃｃｍから約２０ｓｌｍである。窒素含有ガスに加えて、プロセスガスは、プラズマを維持すると共に電子温度を変更するために、Ｈｅ、Ａｒ、Ｎｅ（ネオン）、Ｋｒ（クリプトン）又はＸｅ（キセノン）のような不活性ガスを含むことができる。不活性ガスの流量は、約０ｓｃｃｍから約２０ｓｌｍである。プロセスを実行するのに使用できるプラズマリアクタの一実施例は、図４Ａにおいて説明した、カリフォルニア州サンタクララに所在するアプライド・マテリアルズにより製造された減結合プラズマ窒化（ＤＰＮ）チャンバーである。しかしながら、プラズマ窒化プロセスのプラズマは、例えば、誘導性結合電源、容量性結合電源、表面波電源、電子サイクロトロン共振電源（ＥＣＲ電源）、マグネトロン又は変更型マグネトロン形式の電源、或いは処理チャンバー内でのプラズマ発生を容易にするために使用できる他のイオン化電源を含む種々のイオン化電源により形成できることに注意されたい。表面波電源は、非常に高い周波数（１００ＭＨｚ−１０ＧＨｚ）のプラズマ電源で、ガス衝突周波数が電磁波の周波数より著しく低く、「表面波」又は「波加熱」をベースとするエネルギー伝達メカニズムにより電磁電力がプラズマへと吸収される。このような電源は、通常、非常に高い周波数の電源と、電源をチャンバーへ接続する導波器と、誘電体チャンバー壁と、非常に高い周波数の電力がチャンバーへ結合されるところの誘電体壁に隣接した開口又はスロットの配列体とを含む。マイクロ波イオン化電源は、表面波電源の一形式である。
[0046]図５Ａは、ＮＭＯＳ（ｎチャンネル金属酸化物半導体）の場合に、最大チャンネルトランスコンダクタンス（ｇｍｍａｘ）（対非ドープＳｉＯ２）の変化を、膜内の窒素のパーセンテージの関数として表わすデータを示している。トランジスタの製造においては、トランスコンダクタンスの変化又はシフトの可能性が最低であるのが望ましいことに注意されたい。しかしながら、一般に、トランジスタ製造プロセスには窒素が導入される。というのは、トランジスタのゲート漏洩を減少し、ポリシリコンゲート電極からホウ素が拡散するのを防止し、且つ電気的な厚みを減少して、改善されたオフ状態制御を与えることが知られているからである。それ故、高い濃度の窒素合体が望まれる。最大チャンネルトランスコンダクタンスのシフト（又は低下）は、窒素を排除することで減少できるが、窒素を排除すると、ゲート漏洩、拡散及びオフ状態制御に著しい悪影響を及ぼすことになる。従って、目標は、充分な窒素の合体と、窒素の合体により与えられる利益とを維持しながら、最大チャンネルトランスコンダクタンスのシフトを減少することである。
[0047]より詳細には、図５Ａは、非変調のＲＦ構成により発生される窒素含有プラズマに対する最大チャンネルトランスコンダクタンス（５０１）と、方形波変調ＲＦ電源の場合（５０２）との相違を示す。非変調構成（５０１）及び方形波変調構成（５０２）に対するデータポイントの各々は、マッチング圧力（２０ミリトール）、電力（５００ワットから７５０ワット）、時間巾（１０秒）、Ｎ２流量（５０ｓｃｃｍから２０ｓｌｍ）、及びデューティサイクル（５０%）を使用して収集される。このデータは、方形波変調電源を使用した窒素含有プラズマ（白丸及び曲線５０２）が、非変調構成により発生された窒素含有プラズマ（黒丸及び曲線５０１）よりも、最大チャンネルトランスコンダクタンスの低下を減少する（即ち改善する）ことを示している。また、図５Ａに示されたｇｍｍａｘの変化における同様の改善が、スレッシュホールド電圧のシフト及び飽和ドレイン電流についても得られ、これは、２００３年６月１２日に出願された「Plasma Method and Apparatus for Processing a Substrate」と題する共通に譲渡された米国特許出願第１０／４６１，０８３号に説明されている。図５Ｂに示すように、ＰＭＯＳ（ｐチャンネル金属酸化物半導体）トランジスタの場合にも、同様の改善（非変調については黒丸及び曲線５０３、方形波変調については白丸及び曲線５０４）を得ることができる。
[0048]方形波変調（又はパルス化）電源電力によるプラズマ窒化は、図５Ａ及び図５Ｂに各々示すように、ＮＭＯＳ及びＰＭＯＳの場合に、ゲート酸化物の所与の窒素濃度においてチャンネル移動度の尺度である最大トランスコンダクタンスの低下について、非変調電源に勝る改善を示したが、時間の関数として電源電力が急激に変化すると、電源電力の方形波変調を使用するときに電子温度に短命であるが大きさの大きいスパイクを招く。方形波変調電源電力でのプラズマ窒化プロセスに対する時間の関数としての電子温度の測定（曲線６０２）が図６に示されている。また、図６に参照としてプロットされているのは、非変調の電源電力についてその他同じ条件で測定された電子温度（曲線６０１）である。電子温度の測定は、誘導性結合のＲＦプラズマリアクタにラングミュアプローブを使用して実行される。このラングミュアプローブは、プラズマ内の荷電粒子の密度及びエネルギーの測定を許容する。プローブは、チャンバーの中心においてウェハ上約４ｃｍに位置される。プローブ収集の時定数は、パルス化ＲＦの場合にＲＦオン及びＲＦオフの両周期にわたり平均化を行うに充分な長さである。方形波変調プロセスの場合の時間平均化電子温度は、非変調プロセスの場合より低いが、方形波変調プロセスは、電子温度に著しいスパイクを有する。方形波変調電源電力に対して図６に示された電子温度のオーバーシュートは、ＲＦ電力の急激な変化によるものである。ＲＦ電力の時間導関数が不連続性をこうむるときに電子温度がスパイク状になる。高い電子温度は、高いエネルギーをもつイオンを反射するので、電子温度のこれらスパイクは、チャンネル移動度にダメージを及ぼすことになる。１０ｋＨｚの典型的な変調周波数において、ウェハは、毎秒１００００個のこのようなスパイクを経験する。累積されるダメージは、甚だしいものとなる。
[0049]更に、図７Ａは、方形波変調電源電力を使用するときに、時間平均化される電子温度（＜ｋＴｅ＞）が望ましくは長いオフ時間（例えば、固定周波数においてパルスデューティを減少することによる）と共に低下することを示している。ここで、＜ｋＴｅ＞は、パルス周期をτとすれば、式（１）において通常のやり方で定義される。
Figure 2007516605
しかしながら、図７Ａに示すように、種々の方形波変調パラメータに対して最大電子温度スパイクを減少することができない。特に、図７Ａは、方形波変調電源電力を使用するときに長いオフ時間を使用すると（例えば、固定周波数において変調デューティを減少することにより）、大きな電子温度スパイク（高いＭａｘ ｋＴｅ）を生じることを示す。図７Ａのデータは、１０ミリトールのチャンバー圧力、１００ワットの有効電力、１０ｋＨｚの変調周波数、及び１０−５０%のデューティサイクルのもとで収集される。Ｎ２の流量は、５０ｓｃｃｍから２０ｓｌｍである。有効電力は、デューティサイクルにピーク電力を乗算することにより計算される。
[0050]方形波変調（又はパルス化）電源電力の改善は、電子温度スパイクを減少することである。本発明は、滑らかに変化する変調（又はパルス化）電源電力の使用により電子温度のスパイクを減少して、チャンネル移動度を改善すると共に、トランスコンダクタンスシフト低下を減少する方法及び装置を包含する。
[0051]図８に示すような滑らかに変化する変調高周波（ＲＦ）波形は、窒素プラズマを発生するためのイオン化電源電力として使用される。図７Ｂは、滑らかに変化する変調のＲＦ波形を使用してパーセント電力オフ時間（又は１−デューティサイクル）の関数として収集された最大電子温度（Ｍａｘ ｋＴｅ）及び時間平均化電子温度（＜ｋＴｅ＞）を示す。この結果は、低い＜ｋＴｅ＞の利益に加えて、最大電子温度が長い電力オフ時間と共にフラットのままであることを示している。また、図７Ａのデータは、図７Ｂのデータと同様のプロセス条件のもとでも収集される。
[0052]２ｋＨｚのパルス周波数及び５０%デューティサイクルにおける滑らかに変化する変調及び方形波変調ＲＦプラズマの時間分析電子温度測定が図９Ａに示されている。曲線９０１は、方形波変調ＲＦプラズマに対する測定をトレースしたもので、電力が約１００μｓにターンオンされたときに大きなスパイクを示している。曲線９０２は、滑らかに変化する変調のＲＦプラズマに対する測定をトレースするもので、電力がターンオンされたときに非常に小さなスパイクを示している。その結果は、滑らかに変化する変調電源電力プラズマに対して小さな最大値ｋＴｅを指示する。１０ｋＨｚパルス周波数及び５０%デューティサイクルにおける方形波変調ＲＦプラズマと滑らかに変化する変調のＲＦプラズマとの間の同様の比較が図９Ｂに示されている。曲線９０３は、方形波変調ＲＦプラズマに対する測定をトレースし、一方、曲線９０４は、滑らかに変化する変調のＲＦプラズマに対する測定をトレースする。また、図９Ｂの結果も、方形波変調ＲＦプラズマに比して、滑らかに変化する変調のＲＦプラズマに対する小さな電子温度スパイクを示している。両方の場合に、電子温度におけるオーバーシュート又はスパイクは、滑らかに変化する変調プロセスを方形波変調プロセスと比較したときに著しく減少される。特に、本発明は、比較的長い電力オフ時間、例えば、曲線９０２に示す２ｋＨｚデータの場合に２５０μｓの電力オフ時間の場合でも、電子温度のオーバーシュートを制御する能力を立証した。低いパルス周波数を使用するか、低いデューティサイクルを使用するか、又はその両方により長い電力オフ時間を達成することは、最小の平均電子温度（＜ｋＴｅ＞）を得るために望ましい。滑らかに変化する変調がないと、最大電子温度（Ｍａｘ ｋＴｅ）は、２ｋＨｚプロセスに対して非常に高くなる（曲線９０１を参照）。滑らかに変化する変調は、Ｍａｘ ｋＴｅを増加せずに、長いオフ時間が＜ｋＴｅ＞を減少できるようにする。
[0053]図８に示すような滑らかに変化する変調電力波形は、図４Ａのプラズマ電源４１８において、方形波変調ＲＦ波形をＲＣ（抵抗器−キャパシタ）フィルタに送給し、該フィルタが高周波を減衰して波形を平滑化し、滑らかに変化する変調のＲＦ波形（図１０Ａを参照）とすることにより、発生することができる。フィルタの抵抗（Ｒ）及びキャパシタンス（Ｃ）を調整することにより、滑らかに変化するパルス高周波波形を発生することができる。また、滑らかに変化する変調のＲＦ波形は、関数発生器によるか、或いはＲＣフィルタ及び／又はブロードバンド増幅器との組み合せにより発生することもできる。滑らかに変化する変調のＲＦ電力を発生するのに必要な要素の一実施例が図１０Ｂに示されている。関数発生器、ＲＣフィルタ及びブロードバンド増幅器により発生された滑らかに変化する変調のＲＦ電源電力は、ＲＦマッチング回路及びコイルに送給される。関数発生器、ＲＣフィルタ及びブロードバンド増幅器は、図４Ａのプラズマ電源４１８の要素である。
[0054]図８に示す滑らかに変化する変調波形は、非変調の波形又は方形波変調の波形に勝る改善を与える唯一の波形ではないことに注意されたい。他の一般的な波形属性も著しい改善を与えることができる。一般に、イオン化電源電力の大きさの時間導関数に不連続性がなくて、時間の関数としてのイオン化電源の大きさが区分的に滑らかであることで、電子温度のスパイクを防止することができる。更に、イオン化電力の大きさがゼロである限定部分を伴う滑らかに変化する変調のＲＦ波形は、電子温度の時間平均値を減少することができる。他の形式の滑らかに変化する変調のＲＦ波形の２つの実施例が図１１Ａ及び１１Ｂに示されている。図１１Ａ及び図１１Ｂにおける上方傾斜及び下方傾斜時間並びに勾配は、等しくてもよいし異なってもよい。図１１Ａ及び図１１Ｂにおける電力オフ時間は、電力オン時間より長くてもよいし短くてもよい。
[0055]図１２は、他の点では同一の処理条件にある３つのケース、即ち非変調、方形波変調、及び滑らかに変化する変調のＲＦ電源に対して、サイクル当りのオフ時間の関数として時間平均化電子温度（＜ｋＴｅ＞）をプロットしたものである。両変調ＲＦプロセスは、非変調プロセスより低い＜ｋＴｅ＞を有する。方形波変調ＲＦプロセスについて図７Ａに示された結果と同様に、図１２も、滑らかに変化する変調のＲＦプロセスに対してオフ時間の増加に伴い＜ｋＴｅ＞が減少されることを示している。しかしながら、図１３は、方形波変調ＲＦプロセスが、滑らかに変化する変調のＲＦプロセスと比較したときに、ほぼ２倍も大きな最大電子温度（Ｍａｘ ｋＴｅ）を有することを示している。図１２及び１３の両方において、滑らかに変化する変調のＲＦプロセスに対して、傾向を示す破線が引かれ、減少する＜ｋＴｅ＞と、オフ時間の増加に伴いほぼ一定の最大電子温度とを示している。これらの傾向に続いて、滑らかに変化する変調のＲＦプロセスでは、長い電力オフ時間において、改善されたチャンネル移動度が期待される。
[0055]図１４Ａ及び１４Ｂは、１．２ｎｍの固定ＥＯＴ（有効酸化物厚み）を有する誘電体の場合に、ＮＭＯＳ（図１３Ａ）及びＰＭＯＳ（図１３Ｂ）について、チャンネル導電率（Ｋｏ）対ゲート漏洩磁束（Ｊｇ）のデータプロットを示す。チャンネル導電率（Ｋｏ）は、移動度をＥＯＴで除算したものに等しく、チャンネル移動度の尺度である。固定ＥＯＴにおいてコンダクタンス（Ｋｏ）が増加することは、移動度の増加を反映する。ＮＭＯＳ及びＰＭＯＳの両方に対して、このデータは、滑らかに変化する変調のＲＦ波形が、方形波変調のＲＦプロセスよりもチャンネル移動度を改善する（高くする）ことを示している。ゲート漏洩磁束（Ｊｇ）については、ＮＭＯＳ及びＰＭＯＳの両方の結果は、滑らかに変化する変調のプロセスが方形波変調プロセスより若干の改善を与える（ゲート漏洩を少なくする）ことを示している。
[0057]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の及び更に別の実施形態を案出することができ、それ故、本発明の範囲は、特許請求の範囲により決定されるものとする。
本発明により製造できる従来のＦＥＴを示す概略断面図である。 従来の熱窒化プロセス及びプラズマ窒化プロセスに対し、二次イオン質量分光データに基づく窒素濃度プロフィールを示すグラフである。 本発明によるプロセスフローチャートである。 本発明の実施形態によるプラズマリアクタの概略図である。 周波数が正しい縮尺でないが、高周波における非変調イオン化電源電力を示す図である。 周波数が正しい縮尺でないが、ｋＨｚ周波数における方形波変調ＲＦを示す図である。 ＮＭＯＳの場合に非窒化ゲート誘電体に対する窒化ゲート誘電体の最大トランスコンダクタンスシフトを窒素含有量の関数として示すグラフである。 ＰＭＯＳの場合に非窒化ゲート誘電体に対する窒化ゲート誘電体の最大トランスコンダクタンスシフトを窒素含有量の関数として示すグラフである。 非変調電源電力のケースと、方形波変調電源電力のケースとに対する時間分析電子温度を示す図である。 窒素プラズマに対する最大電子温度（ＭａｘｋＴｅ）及び時間平均化電子温度（＜ｋＴｅ＞）を、方形波変調電源電力に対する変調サイクル当りのオフ時間の関数として示すグラフである。 窒素プラズマに対する最大電子温度（ＭａｘｋＴｅ）及び時間平均化電子温度（＜ｋＴｅ＞）を、滑らかに変化する変調電源電力に対する変調サイクル当りのオフ時間の関数として示すグラフである。 滑らかに変化する変調のＲＦ電源電力の概略図である。 ２ｋＨｚのパルス周波数において方形波変調及び滑らかに変化する変調のＲＦ窒素含有プラズマに対する時間分析電子温度の測定値を示すグラフである。 １０ｋＨｚのパルス周波数において方形波変調及び滑らかに変化する変調のＲＦ窒素含有プラズマに対する時間分析電子温度の測定値を示すグラフである。 ＲＣフィルタによる方形波変調ＲＦ電源電力を、滑らかに変化する変調のＲＦ電源電力に変換する概略フローチャートである。 滑らかに変化する変調のＲＦ電源電力の形成を示す概略フローチャートである。 滑らかに変化する変調のＲＦ電源を例示する図である。 滑らかに変化する変調のＲＦ電源を例示する図である。 滑らかに変化する変調のＲＦ、方形波変調ＲＦ、及び非変調プラズマに対する時間平均化ｋＴｅ（＜ｋＴｅ＞）を変調サイクル当りのオフ時間の関数として示すグラフである。 滑らかに変化する変調のＲＦ、方形波変調ＲＦ、及び非変調プラズマに対する最大ｋＴｅを変調サイクル当りのオフ時間の関数として示すグラフである。 ＮＭＯＳの場合に、非変調ＲＦ及び滑らかに変化する変調のＲＦプラズマのチャンネル導電率対ゲート漏洩磁束を示すグラフである。 ＰＭＯＳの場合に、非変調ＲＦ及び滑らかに変化する変調のＲＦプラズマのチャンネル導電率対ゲート漏洩磁束を示すグラフである。
符号の説明
１００・・・電界効果トランジスタＦＥＴ、１０２・・・基板、１０４・・・ゲート誘電体、１０６・・・ゲート電極、１０８・・・スペーサ、１１０・・・ソース／ドレイン接合、４００・・・プロセスリアクタ、４１０・・・プロセスチャンバー、４１２・・・誘導性コイル要素、４１４・・・半導体ウェハ、４１６・・・ウェハ支持ペデスタル、４１８・・・プラズマ電源、４１９、４２４・・・マッチング回路網、４２０・・・誘電体天井、４２２・・・バイアス電源、４２７・・・スロットルバルブ、４３０・・・導電性本体、４３４・・・電気的接地点、４３８・・・ガスパネル、４４０・・・コントローラ、４４２・・・メモリ、４４４・・・中央処理ユニット、４４６・・・サポート回路、４４８・・・ガス源、４５０・・・混合ガス、４５５・・・プラズマ

Claims (54)

  1. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、
    滑らかに変化する変調の電源によりイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップと、
    を備えた方法。
  2. 上記ゲート誘電体は、二酸化シリコン（ＳｉＯ２）、シリコンオキシニトライド（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、珪酸ハフニウム（ＨｆＳｉＯ２）、ハフニウムシリコンオキシニトライド（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、珪酸ジルコニウム（ＺｒＳｉＯ２）、バリウムストロンチウムチタネート（ＢａＳｒＴｉＯ３、又はＢＳＴ）、鉛ジルコネートチタネート（Ｐｂ（ＺｒＴｉ）Ｏ３、又はＰＺＴ）より成るグループから選択される、請求項１に記載の方法。
  3. 上記プラズマは、誘導性結合電源、容量性結合電源、表面波電源、マイクロ波電源、電子サイクロトロン共振電源（ＥＣＲ電源）、及びマグネトロン又は変更型マグネトロン形式の電源より成るグループから選択されたプラズマ電源に電力を印加することにより与えられる、請求項１に記載の方法。
  4. 上記滑らかに変化する変調の電源は、イオン化電源電力の大きさの時間導関数に不連続性がなく、時間の関数としてのイオン化電力の大きさが区分的に滑らかである、請求項１に記載の方法。
  5. 上記プラズマプロセスは、約１ミリトールから約１トールの圧力で動作される、請求項１に記載の方法。
  6. 上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含む、請求項１に記載の方法。
  7. 上記窒素含有プラズマのプロセスガスは、不活性ガスを約０ｓｌｍから約２０ｓｌｍの流量で含む、請求項１に記載の方法。
  8. 上記電源はＲＦ電源であり、上記変調周波数は約１ｋＨｚから約１００ｋＨｚである、請求項１に記載の方法。
  9. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板を、誘導性結合されたプラズマチャンバーに入れるステップと、
    滑らかに変化する変調の電源によりイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップであって、上記滑らかに変化する変調の電源は、パルスのデューティサイクルを、約１ｋＨｚから約１００ｋＨｚの周波数において約５%から約９０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させ、更に、上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含むようなステップと、
    を備えた方法。
  10. 上記滑らかに変化する変調の電源は、パルスのデューティサイクルを、約５ｋＨｚから約２０ｋＨｚの周波数において約５%から約５０%の間で変化させる、請求項９に記載の方法。
  11. 上記ピーク電力は約５０ワットから約３０００ワットである、請求項９に記載の方法。
  12. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、
    電力の大きさの時間導関数に不連続性のない変調電源によってイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップと、
    を備えた方法。
  13. 上記ゲート誘電体は、二酸化シリコン（ＳｉＯ２）、シリコンオキシニトライド（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、珪酸ハフニウム（ＨｆＳｉＯ２）、ハフニウムシリコンオキシニトライド（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、珪酸ジルコニウム（ＺｒＳｉＯ２）、バリウムストロンチウムチタネート（ＢａＳｒＴｉＯ３、又はＢＳＴ）、鉛ジルコネートチタネート（Ｐｂ（ＺｒＴｉ）Ｏ３、又はＰＺＴ）より成るグループから選択される、請求項１２に記載の方法。
  14. 上記プラズマは、誘導性結合電源、容量性結合電源、表面波電源、マイクロ波電源、電子サイクロトロン共振電源（ＥＣＲ電源）、及びマグネトロン又は変更型マグネトロン形式の電源より成るグループから選択されたプラズマ電源に電力を印加することにより与えられる、請求項１２に記載の方法。
  15. 上記電源は、滑らかに変化する変調の電源であり、時間の関数としての電力の大きさの時間導関数は、区分的に滑らかである、請求項１２に記載の方法。
  16. 上記プラズマプロセスは、約１ミリトールから約１トールの圧力で動作される、請求項１２に記載の方法。
  17. 上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含む、請求項１２に記載の方法。
  18. 上記窒素含有プラズマのプロセスガスは、不活性ガスを約０ｓｌｍから約２０ｓｌｍの流量で含む、請求項１２に記載の方法。
  19. 上記電源はＲＦ電源であり、上記変調周波数は約１ｋＨｚから約１００ｋＨｚである、請求項１２に記載の方法。
  20. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板を、誘導性結合されたプラズマチャンバーに入れるステップと、
    電力の大きさの時間導関数に不連続性のない変調電源によりイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップであって、上記変調電源は、パルスのデューティサイクルを、約１ｋＨｚから約１００ｋＨｚの周波数において約５%から約９０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させ、更に、上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含むようなステップと、
    を備えた方法。
  21. 上記電源は、パルスのデューティサイクルを、約５ｋＨｚから約２０ｋＨｚの周波数において約５%から約５０%の間で変化させる、請求項２０に記載の方法。
  22. 上記ピーク電力は約５０ワットから約３０００ワットである、請求項２０に記載の方法。
  23. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板をプラズマチャンバーに入れるステップと、
    方形波変調ＲＦ波形を抵抗器−キャパシタでフィルタして、滑らかに変化する変調のＲＦ波形電源となるようにしたものによりイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップと、
    を備えた方法。
  24. 上記ゲート誘電体は、二酸化シリコン（ＳｉＯ２）、シリコンオキシニトライド（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、珪酸ハフニウム（ＨｆＳｉＯ２）、ハフニウムシリコンオキシニトライド（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、珪酸ジルコニウム（ＺｒＳｉＯ２）、バリウムストロンチウムチタネート（ＢａＳｒＴｉＯ３、又はＢＳＴ）、鉛ジルコネートチタネート（Ｐｂ（ＺｒＴｉ）Ｏ３、又はＰＺＴ）を含むグループから選択される、請求項２３に記載の方法。
  25. 上記プラズマは、誘導性結合電源、容量性結合電源、表面波電源、マイクロ波電源、電子サイクロトロン共振電源（ＥＣＲ電源）、及びマグネトロン又は変更型マグネトロン形式の電源より成るグループから選択されたプラズマ電源に電力を印加することにより与えられる、請求項２３に記載の方法。
  26. 上記電源は、電力の大きさの時間導関数に不連続性がないものであり、時間の関数としてのイオン化電力の大きさは、区分的に滑らかである、請求項２３に記載の方法。
  27. 上記プラズマプロセスは、約１ミリトールから約１トールの圧力で動作される、請求項２３に記載の方法。
  28. 上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含む、請求項２３に記載の方法。
  29. 上記窒素含有プラズマのプロセスガスは、不活性ガスを約０ｓｃｃｍから約２０ｓｌｍの流量で含む、請求項２３に記載の方法。
  30. 上記電源はＲＦ電源であり、上記変調周波数は約１ｋＨｚから約１００ｋＨｚである、請求項２３に記載の方法。
  31. ゲート誘電体をプラズマ窒化する方法において、
    ゲート誘電体膜を含む基板を、誘導性結合されたプラズマチャンバーに入れるステップと、
    方形波変調ＲＦ波形を抵抗器−キャパシタでフィルタして、滑らかに変化する変調のＲＦ波形電源となるようにしたものによりイオン化された窒素含有プラズマに上記基板を露出して、窒化されたゲート誘電体を上記基板に形成するステップであって、上記電源は、パルスのデューティサイクルを、約１ｋＨｚから約１００ｋＨｚの周波数において約５%から約９０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させ、更に、上記窒素含有プラズマのプロセスガスは、窒素（Ｎ２）及びアンモニア（ＮＨ３）ガスの少なくとも１つを約５０ｓｃｃｍから約２０ｓｌｍの流量で含むようなステップと、
    を備えた方法。
  32. 上記電源は、パルスのデューティサイクルを、約５ｋＨｚから約２０ｋＨｚの周波数において約５%から約５０%の間で変化させる、請求項３１に記載の方法。
  33. 上記ピーク電力は約５０ワットから約３０００ワットである、請求項３１に記載の方法。
  34. ゲート誘電体をプラズマ処理する装置において、
    プラズマ窒化プロセスチャンバーと、
    滑らかに変化する変調電力を発生するように構成された電力発生器と、
    を備えた装置。
  35. 上記電力発生器は抵抗器−キャパシタフィルタを含む、請求項３４に記載の装置。
  36. 上記電力発生器は関数発生器を含む、請求項３４に記載の装置。
  37. 上記電力発生器は、関数発生器、ＲＣフィルタ、及びブロードバンド増幅器を含む、請求項３４に記載の装置。
  38. 上記電力発生器は、デューティサイクルが約５%から約９０%で、繰り返し周波数が１ｋＨｚから約１００ｋＨｚで、且つ電力がピーク電力の約０%から約１００%であるＲＦ電力を発生するように構成される、請求項３４に記載の装置。
  39. 上記滑らかに変化する変調の電源は、電力の大きさの時間導関数に不連続性がなく、時間の関数としてのイオン化電力の大きさが区分的に滑らかである、請求項３４に記載の装置。
  40. 上記滑らかに変化する変調の電源は、パルスのデューティサイクルを、約２ｋＨｚから約２０ｋＨｚの繰り返し周波数において約５%から約５０%の間で変化させること、及びイオン化電力をピーク電力の約０%から約１００%の間で変化させることの少なくとも一方を含む、請求項３４に記載の装置。
  41. ゲート誘電体をプラズマ処理する装置において、
    プラズマ窒化プロセスチャンバーと、
    電力の大きさの時間導関数に不連続性がない変調電力を発生するように構成された電力発生器と、
    を備えた装置。
  42. 上記電力発生器は抵抗器−キャパシタフィルタを含む、請求項４１に記載の装置。
  43. 上記電力発生器は関数発生器を含む、請求項４１に記載の装置。
  44. 上記電力発生器は、関数発生器、ＲＣフィルタ、及びブロードバンド増幅器を含む、請求項４１に記載の装置。
  45. 上記電力発生器は、デューティサイクルが約５%から約９０%で、繰り返し周波数が１ｋＨｚから約１００ｋＨｚで、且つ電力がピーク電力の約０%から約１００%であるＲＦ電力を発生するように構成される、請求項４１に記載の装置。
  46. 上記電源は滑らかに変化する変調の電源であり、時間の関数としてのイオン化電力の大きさの時間導関数は区分的に滑らかである、請求項４１に記載の装置。
  47. 上記電源は、パルスのデューティサイクルを、約２ｋＨｚから約２０ｋＨｚの繰り返し周波数において約５%から約５０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させる、請求項４５に記載の装置。
  48. ゲート誘電体をプラズマ処理する装置において、
    プラズマ窒化プロセスチャンバーと、
    方形波変調ＲＦ波形を抵抗器−キャパシタでフィルタして、滑らかに変化する変調のＲＦ波形となるようにした電力を発生するように構成された電力発生器と、
    を備えた装置。
  49. 上記電力発生器は抵抗器−キャパシタフィルタを含む、請求項４８に記載の装置。
  50. 上記電力発生器は関数発生器を含む、請求項４８に記載の装置。
  51. 上記電力発生器は、関数発生器、ＲＣフィルタ、及びブロードバンド増幅器を含む、請求項４８に記載の装置。
  52. 上記電力発生器は、デューティサイクルが約５%から約９０%で、繰り返し周波数が１ｋＨｚから約１００ｋＨｚで、且つ電力がピーク電力の約０%から約１００%であるＲＦ電力を発生するように構成される、請求項４８に記載の装置。
  53. 上記電源は電力の大きさの時間導関数に不連続性がないものであり、時間の関数としてのイオン化電力の大きさは区分的に滑らかである、請求項４８に記載の装置。
  54. 上記電源は、パルスのデューティサイクルを、約２ｋＨｚから約２０ｋＨｚの繰り返し周波数において約５%から約５０%の間で変化させると共に、イオン化電力をピーク電力の約０%から約１００%の間で変化させる、請求項５２に記載の装置。
JP2006533375A 2003-05-28 2004-05-25 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 Withdrawn JP2007516605A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47412503P 2003-05-28 2003-05-28
US10/819,392 US7179754B2 (en) 2003-05-28 2004-04-06 Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
PCT/US2004/016326 WO2004107420A1 (en) 2003-05-28 2004-05-25 Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012161707A Division JP2012256900A (ja) 2003-05-28 2012-07-20 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置

Publications (1)

Publication Number Publication Date
JP2007516605A true JP2007516605A (ja) 2007-06-21

Family

ID=33457548

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006533375A Withdrawn JP2007516605A (ja) 2003-05-28 2004-05-25 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
JP2012161707A Withdrawn JP2012256900A (ja) 2003-05-28 2012-07-20 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
JP2014161655A Expired - Lifetime JP5988317B2 (ja) 2003-05-28 2014-08-07 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012161707A Withdrawn JP2012256900A (ja) 2003-05-28 2012-07-20 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
JP2014161655A Expired - Lifetime JP5988317B2 (ja) 2003-05-28 2014-08-07 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置

Country Status (5)

Country Link
US (2) US7179754B2 (ja)
EP (1) EP1634324A1 (ja)
JP (3) JP2007516605A (ja)
KR (1) KR101062057B1 (ja)
WO (1) WO2004107420A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135159A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd プラズマ処理装置
JP2014220059A (ja) * 2013-05-07 2014-11-20 株式会社ダイヘン 高周波電源
JP2019125798A (ja) * 2013-03-15 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板上の三次元構造の層のｎｈ３含有プラズマ窒化

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
JP2004247528A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体装置の製造方法
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
CN1926670B (zh) 2004-03-03 2011-05-18 东京毅力科创株式会社 等离子体处理方法
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
WO2006049130A1 (ja) * 2004-11-05 2006-05-11 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
JP2008521261A (ja) * 2004-11-22 2008-06-19 アプライド マテリアルズ インコーポレイテッド バッチ処理チャンバを用いた基板処理装置
US20070134821A1 (en) * 2004-11-22 2007-06-14 Randhir Thakur Cluster tool for advanced front-end processing
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7879510B2 (en) * 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
JP4554378B2 (ja) * 2005-01-21 2010-09-29 富士通セミコンダクター株式会社 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法
US20060166433A1 (en) * 2005-01-26 2006-07-27 Min-Soo Kim Recessed collar etch for buried strap window formation without poly2
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
JP2006260857A (ja) * 2005-03-16 2006-09-28 Nagano Japan Radio Co プラズマ処理装置
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) * 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7964514B2 (en) 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
KR101117450B1 (ko) * 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
JP5590886B2 (ja) * 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US20080237694A1 (en) * 2007-03-27 2008-10-02 Michael Specht Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8110490B2 (en) * 2007-08-15 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate oxide leakage reduction
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
US8137463B2 (en) * 2007-12-19 2012-03-20 Applied Materials, Inc. Dual zone gas injection nozzle
US8999106B2 (en) * 2007-12-19 2015-04-07 Applied Materials, Inc. Apparatus and method for controlling edge performance in an inductively coupled plasma chamber
US8062472B2 (en) * 2007-12-19 2011-11-22 Applied Materials, Inc. Method of correcting baseline skew by a novel motorized source coil assembly
US20090162570A1 (en) * 2007-12-19 2009-06-25 Applied Materials, Inc. Apparatus and method for processing a substrate using inductively coupled plasma technology
JP5104373B2 (ja) * 2008-02-14 2012-12-19 日本ゼオン株式会社 位相差板の製造方法
US7871942B2 (en) * 2008-03-27 2011-01-18 Applied Materials, Inc. Methods for manufacturing high dielectric constant film
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
JP5395491B2 (ja) 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
US8173531B2 (en) 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric
US8441078B2 (en) 2010-02-23 2013-05-14 Texas Instruments Incorporated Semiconductor device including SiON gate dielectric with portions having different nitrogen concentrations
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US20130115773A1 (en) * 2011-11-04 2013-05-09 Globalfoundries Inc. Prevention of ILD Loss in Replacement Gate Technologies by Surface Treatmen
DE102012200878B4 (de) 2012-01-23 2014-11-20 Forschungsverbund Berlin E.V. Verfahren und Vorrichtung zum Erzeugen von Plasmapulsen
WO2013122874A1 (en) 2012-02-13 2013-08-22 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
JP6009171B2 (ja) * 2012-02-14 2016-10-19 東京エレクトロン株式会社 基板処理装置
US9373516B2 (en) 2012-08-31 2016-06-21 Applied Materials, Inc. Method and apparatus for forming gate stack on Si, SiGe or Ge channels
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
US9076651B1 (en) * 2013-12-20 2015-07-07 Intermolecular, Inc. Gate stacks and ohmic contacts for SiC devices
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
GB2584146A (en) * 2019-05-23 2020-11-25 Comet Ag Radio frequency generator
US11295937B2 (en) * 2019-09-17 2022-04-05 Tokyo Electron Limited Broadband plasma processing systems and methods
US11170981B2 (en) * 2019-09-17 2021-11-09 Tokyo Electron Limited Broadband plasma processing systems and methods
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
CN114864395B (zh) * 2022-07-05 2022-09-23 北京屹唐半导体科技股份有限公司 控制氮掺杂深度分布的方法和半导体器件
US12020902B2 (en) 2022-07-14 2024-06-25 Tokyo Electron Limited Plasma processing with broadband RF waveforms
CN116031141A (zh) * 2022-12-25 2023-04-28 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448726A (ja) * 1990-06-18 1992-02-18 Samsung Electron Co Ltd 変調方式を用いるプラズマ発生装置及び方法
JPH05315099A (ja) * 1992-05-01 1993-11-26 Nissin Electric Co Ltd ラジカルビームの発生方法
JPH07297175A (ja) * 1994-04-20 1995-11-10 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JPH0992645A (ja) * 1994-10-14 1997-04-04 Fujitsu Ltd 半導体装置の製造方法と製造装置
JPH09129398A (ja) * 1995-10-31 1997-05-16 Kokusai Electric Co Ltd プラズマ処理方法及び装置
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JPH1116892A (ja) * 1997-06-24 1999-01-22 Nec Corp プラズマ処理方法
WO2001084591A2 (en) * 2000-04-28 2001-11-08 Applied Materials, Inc. Pulsed rf power delivery for plasma processing

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670995B2 (ja) * 1987-02-25 1994-09-07 日新電機株式会社 プラズマ処理方法
JP3140915B2 (ja) * 1994-07-29 2001-03-05 シャープ株式会社 スイッチングレギュレータ
JP3088640B2 (ja) * 1995-09-12 2000-09-18 日本電子株式会社 高周波電源
KR0183844B1 (ko) * 1996-04-30 1999-05-15 김광호 알에프 발생 장치 및 이를 이용한 펄스 플라즈마 형성 방법
US6041734A (en) * 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
US6480399B2 (en) * 2000-03-02 2002-11-12 Power Integrations, Inc. Switched mode power supply responsive to current derived from voltage across energy transfer element input
US20050230047A1 (en) * 2000-08-11 2005-10-20 Applied Materials, Inc. Plasma immersion ion implantation apparatus
US6562190B1 (en) * 2000-10-06 2003-05-13 Lam Research Corporation System, apparatus, and method for processing wafer using single frequency RF power in plasma processing chamber
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
JP4420577B2 (ja) * 2001-04-24 2010-02-24 積水化学工業株式会社 シリコンウェハの窒化処理方法及び窒化処理装置
US6770166B1 (en) * 2001-06-29 2004-08-03 Lam Research Corp. Apparatus and method for radio frequency de-coupling and bias voltage control in a plasma reactor
JP4421150B2 (ja) * 2001-09-04 2010-02-24 パナソニック株式会社 絶縁膜の形成方法
US7018879B2 (en) * 2002-03-20 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing
EP1512165A2 (en) * 2002-06-12 2005-03-09 Applied Materials, Inc. Plasma apparatus and method for processing a substrate
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US6869821B2 (en) * 2002-12-30 2005-03-22 Xerox Corporation Method for producing organic electronic devices on deposited dielectric materials
US7049242B2 (en) * 2003-01-06 2006-05-23 Texas Instruments Incorporated Post high voltage gate dielectric pattern plasma surface treatment
US7018925B2 (en) * 2003-01-06 2006-03-28 Texas Instruments Incorporated Post high voltage gate oxide pattern high-vacuum outgas surface treatment
JP4135541B2 (ja) * 2003-03-26 2008-08-20 ソニー株式会社 プラズマ表面処理方法
US6921703B2 (en) * 2003-05-13 2005-07-26 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448726A (ja) * 1990-06-18 1992-02-18 Samsung Electron Co Ltd 変調方式を用いるプラズマ発生装置及び方法
JPH05315099A (ja) * 1992-05-01 1993-11-26 Nissin Electric Co Ltd ラジカルビームの発生方法
JPH07297175A (ja) * 1994-04-20 1995-11-10 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JPH0992645A (ja) * 1994-10-14 1997-04-04 Fujitsu Ltd 半導体装置の製造方法と製造装置
JPH09129398A (ja) * 1995-10-31 1997-05-16 Kokusai Electric Co Ltd プラズマ処理方法及び装置
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JPH1116892A (ja) * 1997-06-24 1999-01-22 Nec Corp プラズマ処理方法
WO2001084591A2 (en) * 2000-04-28 2001-11-08 Applied Materials, Inc. Pulsed rf power delivery for plasma processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135159A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd プラズマ処理装置
JP2019125798A (ja) * 2013-03-15 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板上の三次元構造の層のｎｈ３含有プラズマ窒化
JP2014220059A (ja) * 2013-05-07 2014-11-20 株式会社ダイヘン 高周波電源

Also Published As

Publication number Publication date
KR101062057B1 (ko) 2011-09-02
EP1634324A1 (en) 2006-03-15
US20040242021A1 (en) 2004-12-02
US7179754B2 (en) 2007-02-20
JP5988317B2 (ja) 2016-09-07
US20060216944A1 (en) 2006-09-28
WO2004107420A1 (en) 2004-12-09
JP2015043421A (ja) 2015-03-05
JP2012256900A (ja) 2012-12-27
US7514373B2 (en) 2009-04-07
KR20060014424A (ko) 2006-02-15

Similar Documents

Publication Publication Date Title
JP5988317B2 (ja) 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
US6831021B2 (en) Plasma method and apparatus for processing a substrate
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US7837838B2 (en) Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7838434B2 (en) Method of plasma etching of high-K dielectric materials
US8021987B2 (en) Method of modifying insulating film
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
US20070049043A1 (en) Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-ｋ 층을 포함하는 게이트 유전체 스택을 변형하는 방법
US20040007561A1 (en) Method for plasma etching of high-K dielectric materials
US20030170986A1 (en) Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US20070209930A1 (en) Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US10971357B2 (en) Thin film treatment process
US7000565B2 (en) Plasma surface treatment system and plasma surface treatment method
CN101401194A (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
JP2009529789A (ja) 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
US6746925B1 (en) High-k dielectric bird&#39;s beak optimizations using in-situ O2 plasma oxidation
CN100461341C (zh) 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
EP1422751A2 (en) Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
WO2004049423A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120727

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120817

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120821