CN101401194A - 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置 - Google Patents

使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置 Download PDF

Info

Publication number
CN101401194A
CN101401194A CNA2007800083587A CN200780008358A CN101401194A CN 101401194 A CN101401194 A CN 101401194A CN A2007800083587 A CNA2007800083587 A CN A2007800083587A CN 200780008358 A CN200780008358 A CN 200780008358A CN 101401194 A CN101401194 A CN 101401194A
Authority
CN
China
Prior art keywords
frequency
target
dielectric layer
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800083587A
Other languages
English (en)
Other versions
CN101401194B (zh
Inventor
T·C·楚埃
S·洪
P·M·刘
佐藤辰也
A·M·派特森
V·托多罗夫
J·P·霍兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/614,019 external-priority patent/US7678710B2/en
Priority claimed from US11/614,022 external-priority patent/US20070209930A1/en
Priority claimed from US11/614,027 external-priority patent/US7837838B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101401194A publication Critical patent/CN101401194A/zh
Application granted granted Critical
Publication of CN101401194B publication Critical patent/CN101401194B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

本发明大致上是提供适以于基片上形成高质量的栅极介电层的方法与设备。实施例包含一方法，其中金属等离子体处理工艺是用来代替标准的氮化工艺，以于基片上形成高介电常数(k)层。实施例更包含适以“注入”较低能量的金属离子的设备，以减少离子轰击对栅极介电层(如二氧化硅层)的破坏及避免金属原子与下面的硅结合。一般而言，此工艺包括形成高k介电层、然后处理沉积的材料，以于栅极电极与高k介电材料之间形成良好界面。实施例还提供组合工具，其适于形成高k介电材料、终止高k介电材料的表面、实行预定之后处理步骤、以及形成栅极层。

Description

使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
技术领域
本发明的实施例大致上是关于形成高k(介电常数)介电层的方法与设备。特别是，本发明的实施例是关于形成栅极介电层(gate dielectric layer)的方法。
背景技术
集成电路是由数百万个器件所组成，例如晶体管、电容器与电阻器。晶体管(例如场效应晶体管)一般包括源极、漏极与栅极堆栈结构。栅极堆栈结构一般包括基片(例如硅基片)、栅极介电层以及在栅极介电层上的栅极电极(例如多晶硅)。栅极介电层由介电材料组成，例如二氧化硅(SiO2)，或由具有介电常数大于4.0的高k介电材料组成，比如氧氮化硅(SiON)、氮化硅(SiN)、氧化铪(HfO2)、硅酸铪(HfSiO2)、氧氮化硅铪(HfSiON)、氧化锆(ZrO2)、硅酸锆(ZrSiO2)、钛酸锶钡(BaSrTiO3或BST)、钛锆酸铅(Pb(ZrTi)O3或PZT)等。然而，应注意的是，膜堆栈结构可包含其它材料组成的膜层。
第1A图绘示含有栅极介电层14的场效应晶体管(FET)10的截面。如图示，基片12上设有栅极介电层14与栅极电极16。侧壁间隙壁18邻接着栅极介电层14与栅极电极16的垂直侧壁。源极/漏极接面13形成在实质邻接栅极电极16的相对垂直侧壁的基片12中。
随着集成电路尺寸和其上的晶体管尺寸缩小，提高晶体管速度所需的栅极驱动电流亦增加。驱动电流会随着栅极电容增加而增加，而电容＝kA/d，其中k为栅极的介电常数，d为介电层厚度，A为器件面积。减小介电层厚度和提高栅极介电层的介电常数是增加栅极电容与驱动电流的方法。
SiO2栅极介电层的厚度已试图降至20埃
Figure A200780008358D0008154636QIETU
以下。然而使用小于
Figure A200780008358D0008154644QIETU
的SiO2栅极介电层已发现会对栅极的性能与耐久性造成不良效应。例如，掺杂硼的栅极电极的硼会穿过薄SiO2栅极介电层而到达其下方的硅基片。并且薄介电层会增加栅极所消耗的功率，因而提高栅极漏电流(即隧穿电流)。薄SiO2栅极介电层易受NMOS热载流子裂解的影响，其中穿越介电层的高能载流子会伤害或破坏沟道。薄SiO2栅极介电层还易受PMOS负偏压温度不稳定(NBTI)的影响，其中临界电压或驱动电流随栅极操作漂移。
一种用于形成适合用作金属氧化物半导体场效应晶体管(MOSFET)的栅极介电层的方法包括在含氮的等离子体中使氧化硅薄膜氮化。期以增加栅极氧化层的净含氮量来提高介电常数乃基于数个理由。例如，氧化介电层块体可在等离子体氮化过程中稍微加入氮，藉以降低原始氧化层上的等效氧化层厚度(EOT)。因操作FET时的隧穿效应的故，相较于具相同EOT的未氮化的氧化介电层，其可减少栅极漏电流。同时，增加含氮量还可减少后续处理操作时若介电层厚度落在Fowler-Nordheim(F-N)隧穿电流的范围导致F-N隧穿电流造成的破坏。增加栅极氧化层的净含氮量的另一好处为，经氮化的栅极介电层较能抵挡栅极蚀刻下切(undercut)的问题，进而减少栅极边缘的缺陷及降低漏电流。
核发于公元2003年8月26日的美国专利证书号6,610,615且专利名称为「用于降低栅极介电层漏电的等离子体氮化工艺(Plasma Nitridation ForReduced Leakage Gate Dielectric Layers)」的申请案中，McFadden等人比较了热氮化工艺与等离子体氮化工艺的氧化硅薄膜的氮分布情形(参见第1B图)。氮化的氧化层位于硅基片上。第1B图更显示出氮在氧化薄膜下方的结晶硅中的分布情形。热氮化工艺所得的氮分布曲线22显示：在氧化层顶面的第一氮浓度、通常随着深入氧化层而降低的氮浓度、在氧化层/硅层界面的界面累积氮浓度、最后通常随着深入基片而逐渐降低的氮浓度梯度。反的，等离子体氮化工艺所得的氮分布曲线24显示：氮浓度从氧化层顶面、经氧化层/硅层界面至基片基本上是逐一降低。利用氮等离子体进行离子轰击不会产生热氮化工艺所形成的不当界面累积氮浓度。再者，等离子体氮化工艺中基片所有深度内的氮浓度皆比热氮化工艺低。
如前述，增加栅极电极/栅极氧化层界面的氮浓度的优点可减少掺杂剂(例如硼)从多晶硅栅极电极向外扩散到栅极氧化层或穿过栅极氧化层。如此可减少例如因掺杂硼的多晶硅栅极电极中的硼扩散(in-diffused)而产生于栅极氧化层块体中的缺陷状态，进而改善器件的可靠度。降低栅极氧化层/硅沟道界面的氮含量的另一优点是可减少固定电荷及降低界面状态密度。如此可改善沟道迁移率与跨导。因此等离子体氮化工艺优于热氮化工艺。
随着半导体器件越变越小，氮化的栅极氧化硅层的尺寸亦已达其可施行的极限。然而，进一步缩小氮化的栅极二氧化硅层的厚度时(自起)，栅极漏电已增加到无法应用器件的程度。为满足器件尺寸持续缩小的要求，需要新的栅极介电材料及/或工艺。
以高k介电材料取代二氧化硅(SiO2)已面临多项挑战。例如，高k介电材料的沉积方法一般采用化学气相沉积(CVD)或原子层沉积(ALD)，其易造成含碳之前驱材料与其它污染物混入沉积膜层。碳与其它污染物会恶化栅极介电层的介电性质。另外，CVD或ALD沉积的高k膜层与沟道区域的界面性质不如二氧化硅层扎实。
因此，此领域需要一种用于形成栅极介电层的方法与设备，所形成的栅极介电层具有较佳的介电性质与较小的EOT。
发明内容
本发明大体上提供形成半导体器件的方法，包含：形成具预定厚度的介电层于基片表面；利用低能量溅射工艺将一定含量的第一材料置入介电层内，以形成贯穿至少部分所形成的介电层厚度的浓度梯度，其中低能量溅射工艺包含以第一RF频率与第一RF功率将RF能量施加至低能量溅射室的处理区域，使标靶的第一材料可以被置于介电层中；以及沉积第二材料于介电层上。
本发明的实施例更提供形成高k介电层的设备，包含：传输室，其具有一个或多个用于构成传送区域的壁面和设置于传送区域中的传输机械手臂；等离子体氮化室，连接至传输室且设置以在氮化室中第一处理区域的基片表面上形成氮化物，其中等离子体氮化室包含与第一处理区域为电气连通的RF源、和与第一处理区域为选择性连通的含氮气体源；以及第一低能量等离子体处理室，其连接至传输室并与机械手臂为可转移地连通(transferablecommunication)，其中第一低能量等离子体处理室包含一个或多个用于构成第二处理区域的壁面，标靶的表面暴露于第二处理区域，其中标靶包含第一材料，而第一RF产生器适于以第一RF频率来供应能量至第二处理区域、以及设置于第二处理区域中的基片支撑件。
本发明的实施例更提供形成高k介电层的设备，包含：一个或多个构成处理区域的壁面；表面暴露于处理区域的标靶；至少一表面为面对处理区域的基片支撑件，其中基片支撑件适于支撑具介电层形成于基片表面上的基片；第一产生器，与标靶为电气连通且设置以通过输送频率为约1MHz至约200MHz的第一能量到标靶来维持处理区域中的电容耦合等离子体，其中设置第一产生器以在标靶表面上产生偏压，以自标靶溅射出靶材；以及控制器，设置该控制器以控制第一产生器输送到标靶的频率。
本发明的实施例更提供形成高k介电层的设备，包含：一个或多个构成处理区域的壁面；表面暴露于处理区域的标靶，且标靶与直流(DC)电源为电气连通；与处理区域以及第一产生器为电气连通的第一线圈，其中第一线圈与第一产生器适于在邻近标靶表面的处理区域产生等离子体；以及位于处理区域的基片支撑件。
本发明的实施例更提供使用低能量电镀工艺以形成高k介电层的方法，其中该低能量电镀工艺包含：将具介电层形成于其上的基片放置于等离子体处理室的处理区域；利用低能量溅射工艺来置入第一材料至介电层内，其中低能量溅射工艺包含将来自第一RF产生器的多个RF能量脉冲输送到含有第一材料的标靶，且各RF能量脉冲是以第一RF频率输送；以及将来自DC源器件的多个DC脉冲输送到标靶，其中RF能量脉冲和DC脉冲为同步化。
本发明的实施例更提供使用低能量电镀工艺以形成高k介电层的方法，其中该低能量电镀工艺包含：将具介电层形成于其上的基片放置于等离子体处理室的处理区域；利用低能量溅射工艺来置入第一材料至介电层内，其中低能量溅射工艺包含将来自第一RF产生器的多个RF能量脉冲输送到与处理区域为电气连通的线圈，且RF能量是以第一RF频率与第一功率输送；以及将来自DC源器件的多个DC脉冲输送到含有第一材料的标靶，其中RF能量脉冲和DC脉冲为同步化。
本发明的实施例更提供使用低能量电镀工艺以形成高k介电层的方法，其中该低能量电镀工艺包含：将具介电层形成于其上的基片放置于等离子体处理室的处理区域；利用低能量溅射工艺来置入第一材料至介电层内，其中低能量溅射工艺包含将来自第一RF产生器的多个第一RF能量脉冲以第一RF频率输送到与处理区域为电气连通的线圈；以及将来自第一RF产生器的多个第二RF能量脉冲以第二RF频率输送到与处理区域为电气连通的标靶，其中多个RF能量脉冲和多个DC脉冲为同步化。
附图说明
为让本发明的上述特征更明显易懂，可配合参考实施例说明，其部分乃绘示如附图式。须注意的是，虽然所附图式揭露本发明特定实施例，但其并非用以限定本发明的精神与范围，任何本领域技术人员，当可作各种的更动与润饰而得等效实施例。
第1A图(现有技术)绘示FET的截面，且可根据本发明来制作。
第1B图(现有技术)为传统热氮化工艺与传统等离子体氮化工艺依据次级离子质谱数据所绘示的氮浓度分布图。
第2A图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第2B图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第2C图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第2D图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第2E图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第2F图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的流程图。
第3A-3F图为一系列的基片剖面，其上为利用第2A图的方法制造的栅极结构。
第4A图绘示根据本发明另一实施例的等离子体处理室的截面。
第4B图绘示根据本发明又一实施例的等离子体处理室的截面。
第4C图绘示根据本发明再一实施例的等离子体处理室的截面。
第4D图为根据本发明的一实施例，说明铪标靶与镧标靶的各种性质的理论计算表。
第4E图为根据本发明的一实施例，用于电容耦合等离子体处理室的自偏置电压与频率的关系图。
第4F图绘示根据本发明一实施例的等离子体处理室的截面。
第4G图绘示根据本发明一实施例的等离子体处理室的截面。
第4H图绘示根据本发明一实施例的等离子体处理室的截面。
第5A图为根据本发明的另一实施例，绘示施加至标靶的脉冲RF/VHF激发能量与脉冲DC电压的非周期的时序图。
第5B图为根据本发明的又一实施例，绘示施加至标靶的脉冲RF/VHF激发能量与脉冲DC电压的非周期的时序图。
第5C图为根据本发明的再一实施例，绘示施加至标靶的脉冲DC电压与连续RF/VHF能量的非周期的时序图。
第6A图为根据本发明的一实施例，绘示制造场效应晶体管的栅极介电层的方法100的流程图。
第6B-6G图为一系列的基片剖面，其上为利用第6A图的方法制造的栅极结构。
第7图绘示根据本发明一实施例的整合处理系统。
具体实施方式
本发明大致上是提供用来于基片上形成高质量的栅极介电层的方法与设备。实施例包含一方法，其中采用金属等离子体处理工艺而代替标准的氮化工艺，以于基片上形成高介电常数层。实施例更包含用来“注入”较低能量的金属离子的设备，以减少离子轰击对栅极介电层(如二氧化硅层)的破坏及避免金属原子与下面的硅结合。本发明的实施例可用于形成半导体器件，例如逻辑或存储元件。
制造高介电常数的晶体管栅极的方法
现今的器件制造工艺难以制造出具
Figure A200780008358D0013113534QIETU
的等效氧化层厚度(EOT)且具低漏电流的栅极介电层。目前用于65纳米至90纳米的晶体管节点中的
Figure A200780008358D00141
的EOT采用了等离子体氮化工艺。然而，当氮化的二氧化硅栅极介电层变得更薄时(例如
Figure A200780008358D0014154813QIETU
)，栅极漏电可能会增加到无法实际用于器件的程度。为解决较薄的介电层的栅极漏电问题，以下工艺可利用形成例如含铪(Hf)、镧(La)、铝(Al)、钛(Ti)、锆(Zr)、锶(Sr)、铅(Pb)、钇(Y)、或钡(Ba)的高k介电氧化物或硅化物材料的沉积工艺来替代等离子体氮化工艺。
本发明包含制造场效应晶体管的栅极介电层的方法，用于栅极介电层为约
Figure A200780008358D0013113534QIETU
的等效(电性)氧化层厚度(EOT)的逻辑型式应用。本发明还包含制造场效应晶体管的栅极介电层的方法，用于栅极介电层为约
Figure A200780008358D0014113616QIETU
的等效(电性)氧化层厚度(EOT)的存储型式应用。此工艺可用于制造积体半导体器件与电路。
形成栅极氧化层的方法与设备
为解决45纳米(nm)工艺与较小MOS型器件所常见的栅极性能的问题，已发展新颖的工艺来减少及/或消除缺陷，例如费米能级钉扎(Fermi-level pinning)或临界电压钉扎。一般而言，这种工艺包括形成高k介电层、接着终止所沉积的高k材料的表面以于栅极电极与高k介电材料间形成良好界面。本发明的实施例还提供组合工具(cluster tool)，用于形成高k介电材料、终止高k介电材料的表面、进行一或多道后处理步骤、以及形成多晶硅及/或金属栅极层。
第2A图绘示本发明一实施例的处理程序251，包含一连串根据本发明的一实施例而用来制造场效应晶体管的栅极介电层的步骤。处理程序251一般包括多个施行于基片的处理步骤，用以形成典型MOS型器件的栅极结构。第3A-3F图绘示了基片401的区域，其上利用第2A图的处理程序251形成了栅极氧化层与栅极。第3A-3F图并未按比例绘制且已简化图示。至少部分的处理程序251可利用整合的半导体基片处理系统(即组合工具)的处理反应器(如第7图所示)来进行。
处理程序251开始于步骤252且进行到步骤268。在步骤252，提供了硅(Si)基片401(例如200毫米的晶片、300毫米的半导体晶片)，其并将其暴露于清洗液中，以移除基片表面的原生氧化层401A(例如二氧化硅(SiO2))(第3A图)。在一实施例中，原生氧化层401A的移除是使用含氟化氢(HF)与去离子(DI)水的清洗液。在一实施例中，清洗液为保持在约20℃至约30℃下、含有按重量计约0.1-10％的HF的水溶液。在一实施例中，清洗液包含约0.5wt％的HF，且维持在约25℃。在步骤252中，基片401可浸入清洗液，然后以去离子水洗涤。步骤252可施行于单一基片处理室或多基片成批处理室，其在处理过程中可包括超音波能量的传送。或者，步骤252可施行于整合处理系统600(第7图)中的单一基片湿式清洗反应室。在另一实施例中，原生氧化层401A的移除可采用RCA清洗法。完成步骤252后，基片401放置到真空加载锁定室或通入氮气(N2)的环境。或者，步骤252可施行于整合处理系统600(第7图)中的单一基片湿式清洗反应室。
在步骤254中，热氧化层(SiO2)402形成于已清洗的基片401表面401B(第3B图)。热氧化层402的厚度一般为约3埃至约35埃。以逻辑型式应用为例，热氧化层402的厚度为约6埃至约15埃；以存储型式应用为例，热氧化层402的厚度为约15埃至约40埃。本发明的实施例还可应用于热氧化层402的厚度大于35埃。热氧化步骤254可形成二氧化硅(SiO2)次层(sub-layer)于硅介电层的界面上。步骤254可改善沉积的介电层(如第3D图的高k介电层404)上的介电材料/硅界面的质量与可靠度，亦可增进在表面401B下方的沟道区域的电荷载流子的迁移率。步骤254可施行于快速热处理(RTP)反应器，其位在整合处理系统600的基片处理室614A-614F的其中之一(第7图)。一适合的RTP室为从美国加州圣克拉拉市的应用材料公司(Applied Materials，Inc.)取得的商品名称为
Figure A200780008358D00151
的RTP室。在一实施例中，
Figure A200780008358D00152
的二氧化硅(SiO2)层是利用18秒、750℃、2托(Torr)且氧气(O2)流速为2slm的工艺而形成在基片401的表面401B上。在此实施例中，氧气是热氧化层402形成时注入到处理室的反应气体；在某些情况下，惰性载气可加至处理室，以达预定室压。或者在某些情况下，步骤254可使用反应气体，例如一氧化氮(NO)、氧化亚氮(N2O)、或混合反应气体，例如氢气(H2)/氧气(O2)、和氧化亚氮(N2O)/氢气(H2)。
在步骤257中，热氧化层402被暴露于含金属离子的等离子体，用以掺杂预定材料至热氧化层中而形成高k介电层403。步骤257所形成的高k介电层403可以是掺杂铪(Hf)、镧(La)或其它类似材料的二氧化硅层。在一实施例中，低能量沉积工艺施行于类似参照第4A-4C图与第4F图说明于下的处理室。在一实施例中，输送掺杂剂材料至热氧化层402是期望通过下列过程实现的：使用输送至处理区域522的RF能量来产生等离子体，接着，形成阴极偏压至标靶(如第4A图的器件符号505或第4B图的器件符号571)上，以从其中溅射出材料。在一方面中，还期望将基片支撑件562加以RF偏压、DC偏压或接地，以使经溅射与离子化的材料注入热氧化层402的预定深度内。在另一方面中，还期望电气“浮置(float)”基片支撑件562，且因产生自偏压的故，而使基片支撑件562相对等离子体之间所产生的电压为低电压，以减少离子化材料撞击热氧化层402的能量。各种传送低能量材料来掺杂热氧化层402的方法将参照第4A-4F图及第5A-5C图说明于下。借着小心控制室压、RF功率、脉冲DC功率、施加于基片支撑件562的偏压、及/或处理时间，则可控制掺杂量与浓度对应掺杂剂材料在热氧化层402内的深度的关系。在一实施例中，等离子体可包含氩离子与金属离子，如铪、镧、铝、钛、锆、锶、铅、钇和钡，也可包含一个或多种选择性惰性气体。典型的惰性气体可包括氖气(Ne)、氦气(He)、氪气(Kr)、氙气(Xe)、氮气(N2)等。在一实施例中，热氧化层402掺有约5-30原子％的铪(Hf)。一般期望降低热氧化层402的掺杂剂浓度，使浓度在热氧化层402与硅沟道表面(例如表面401B)间的界面或至少数埃前即降至近乎为零。在一实施例中，当使用感应耦合型式的处理室(第4A图的器件符号500)时，其采用180秒与室压为10毫托(mT)(例如主要是氩气)的工艺来将平均浓度为10原子％的铪(Hf)置入热氧化层402内，此工艺施加-150VDC至铪标靶(符号505)，并使用5％的占空比(duty cycle)和”浮置”的基座、以13.56MHz的频率与50瓦(W)的功率来输送RF能量至线圈(器件符号509)。在另一实施例中，当使用类似第4G图的制成配置时，其采用180秒与室压为10毫托(例如主要是氩气)的工艺来将平均浓度为7原子％的铪(Hf)置入热氧化层402内，且工艺施加平均约100瓦的RF功率(即约5％的占空比与约2000瓦的最大RF功率)至含铪的标靶505，且使用”浮置”的基座、以13.56MHz的频率来施加平均约100瓦的RF功率(即约5％的占空比与约2000瓦的最大RF功率)至线圈509。在一实施例中，为避免进行步骤257时破坏了热氧化层402，平均RF功率乃维持小于约1000瓦。在另一实施例中，进行步骤257时所用的平均RF功率为小于约200瓦。在又一实施例中，进行步骤257时所用的平均RF功率为小于约50瓦。在一实施例中，步骤257施行于低能量等离子体处理室(如处理室500或处理室501)，其位于整合处理系统600的基片处理室614A-614F的其中之一(第7图)。
在一实施例中，如第2A及3D图所示，是进行步骤256来采用金属有机化学气相沉积(MoCVD)工艺、原子层沉积(ALD)工艺或其它类似的沉积工艺而沉积高k介电层404至基片401的表面401B，以代替进行步骤254与步骤257来从热氧化层402形成高k介电层403。高k介电层404可包含氧化锆(ZrO2)、氧化铪(HfxOy)、铪硅酸盐氧化物(HfxSi1-xOy)、氧化镧(La2O3)、及/或氧化铝(Al2O3)，但不以此为限。步骤256可施行于原子层沉积系统，例如从应用材料公司取得的Centura ALD High-K系统。ALD型反应器亦可位在整合处理系统600的基片处理室614A-614F的其中之一(第7图)。
在步骤259中，高k介电层403或高k介电层404的表面是利用等离子体沉积工艺来终止，以形成终止区域405。终止区域405的形成方法一般是沉积一材料层及/或掺杂高k介电层403或高k介电层404的区域。增加含有钝化材料(如氧化镧(La2O3)或氧化铝(Al2O3))的终止区域405认为将可使表面成钝化及解决传统ALD或MoCVD的高k层常见的费米能级钉扎定住或临界电压漂移问题。在一实施例中，高k介电层403或高k介电层404掺有约0.1-10原子％的镧(La)及/或约0.1-10原子％的铝(Al)。在另一实施例中，高k介电层403或高k介电层404掺有约0.25-5原子％的镧(La)及/或约1-10原子％的铝(Al)。期望降低高k介电层403或高k介电层404的掺杂剂浓度，使浓度只扩展至高k介电层403或高k介电层404的数埃深度。在一实施例中，使用下述第4A-4C图的处理室将镧(La)掺杂剂驱入高k介电层403内。在一实施例中，采用120秒与室压为10毫托(例如主要是氩气)的工艺来将平均浓度为0.5原子％的镧(La)驱入掺杂10原子％的铪的高k介电层403内，且工艺施加-100VDC至镧标靶(如第4A图的器件符号505)并使用5％的占空比和”浮置”的基座、以13.56MHz的频率与50瓦的功率来输送RF能量至线圈(如第4A图的器件符号509)。
在一实施例中，步骤259可施行于类似第4A-4C图的处理室500或处理室501的处理室。在此结构中，终止区域405的形成方法是采用类似上述步骤257的低能量注入工艺。在一方面中，输送掺杂剂材料至高k介电层403的最上层区域是通过下列过程实现的：使用输送至处理区域522的RF能量来产生等离子体，接着形成阴极偏压至标靶505，以从其溅射出材料。基片支撑件562可加以RF偏压、DC偏压、接地、或浮置，使溅射与离子化的材料注入高k介电层403。各种传送低能量材料来掺杂高k介电层403的方法将参照第4A-4F图及第5A-5C图说明于下。借着小心控制室压、RF功率、脉冲DC偏压、施加于基片支撑件562的随意偏压、及/或处理时间，则可控制掺杂量与浓度对应掺杂剂材料在高k介电层403内的深度的关系。在一实施例中，掺杂剂为含铝材料、含镧材料、或其它类似材料。
在一实施例中，步骤259可施行于处理室500，其位于整合处理系统600的基片处理室614A-614F的其中之一(第7图)。在一方面中，用来进行步骤259的处理室500不同于用来进行步骤257的处理室。在另一实施例中，从属整合处理系统600的单一处理室500是用来进行步骤257与步骤259的，但各步骤是使用不同的靶材进行的，其置于处理室500的处理区域522中。
根据步骤259的另一实施例，终止区域405可以是利用溅射工艺沉积至高k介电层403表面上的附加材料层。在一方面中，溅射工艺施行于类似第4A-4C图的处理室500或处理室501的处理室。在此结构中，终止区域405的形成是通过下列过程实现的：使用输送至处理区域522的RF能量来产生等离子体，接着形成阴极偏压至标靶505而从其溅射出材料，从而沉积靶材至高k介电层403上。基片支撑件562可加以RF偏压、接地、或电气浮置，以控制将要注入高k介电层403的、经溅射与离子化的材料的能量及深度。在一实施例中，沉积层含有铝(Al)、镧(La)、或其它适合的材料。
在一实施例中，选择性步骤260采用含氧的RF等离子体来氧化暴露的材料并将其转化成介电材料。在一实施例中，高k介电层403、高k介电层404、及/或终止区域405被暴露在含氧的等离子体中，以形成氧化铝或氧化镧。在另一实施例中，含氮(N2)的等离子体也可包含一个或多种氧化气体，例如氧气(O2)、一氧化氮(NO)、氧化亚氮(N2O)。等离子体还可包含一个或多种选择性惰性气体，例如氩气(Ar)和氦气(He)。步骤260例如可施行于整合处理系统600(第7图)的去耦合等离子体氮化(DPN)等离子体反应器。在一实施例中，热氧化步骤代替等离子体氧化步骤来氧化暴露的材料并将其转化成介电材料。在一实施例中，等离子体氧化步骤采用5％的占空比与1000瓦的最大RF功率(即50瓦的平均功率)、以13.56MHz的频率施加30秒，并采用流速约100sccm的氮气与流速约100sccm的氧气来氧化暴露的材料。
在另一实施例中，选择性步骤262是用来代替步骤260。在步骤262中，高k介电层403或高k介电层404、和基片401以约600℃至约1100℃进行退火处理。以较低温度来进行退火处理(例如退火温度为约600℃至约800℃)有助于防止在沉积材料前产生结晶，例如含硅(Si)、氧(O2)或二者的铪。步骤262可施行于适当的热退火室，例如整合处理系统600的反应器或RTPXE+反应器、或单一基片或批次炉管。步骤262可在高k介电层403或终止区域405中形成硅酸化次层。在一实施例中，步骤262可至少采用约2-5000sccm的氧气(O2)和约100-5000sccm的一氧化氮(NO)其中之一来进行、或选择性混入氮气(N2)，且维持基片表面温度为约600℃至约1100℃、处理室压力为约0.1-50托。此工艺可进行约5-180秒。在一实施例中，步骤262为15秒、900℃、1托的工艺，其采用流速约60sccm的氧气(O2)与流速约940sccm的氮气(N2)。在另一实施例中，氧气(O2)供应量为约200sccm(例如氧气分压为约200mT)、氮气(N2)为约800sccm，且在约1000℃下维持室压为约1托、为期约15秒。在又一实施例中，NO为约500sccm，且在基片温度为约1000℃下维持室压为约0.5托、为期约15秒。
在一实施例中，步骤260或步骤262是在步骤256、步骤257或步骤259之后进行。根据程序251的一实施例，类似步骤260或步骤262的氧化步骤可在步骤257与步骤259之间进行，以在终止区域405沉积至高k介电层403上之前，再次氧化步骤257所沉积的掺杂剂材料。
在步骤264中，终止区域405和高k介电层403或高k介电层404以氮等离子体处理来增加这些区域的含氮量。此工艺可使用DPN反应器且提供约10-2000sccm的氮气(N2)、约20-500℃的基座温度、及约5-200毫托的反应室压力。射频(RF)等离子体例如以13.56MHz或60MHz、和高达约3-5仟瓦(kW)的连续波(CW)或脉冲等离子体电源来供应能量。产生脉冲时，最大RF功率、频率与占空比的范围一般分别为约10-3000瓦、约10kHz与约2％-100％。此工艺可进行约1秒至约180秒。在一实施例中，氮气(N2)的供应量为约200sccm，且约1000瓦的最大RF功率以约10kHz与施加于感应等离子体源的约5％的占空比、约25℃的温度、和约10-80毫托的压力等条件来产生脉冲、为期约15秒至约180秒。等离子体可利用准遥(quasi-remote)等离子体源、感应等离子体源、辐射线带槽天线(radial line slotted antenna；RLSA)源、或其它等离子体源等产生。在另一实施例中，CW及/或脉冲微波电源可用来形成高含氮量的区域。
在步骤266中，基片401可经退火处理，以减少基片401上各层间的漏电流，并增进电荷载流子在表面401B下方的沟道区域的迁移率及改善形成器件的可靠度。步骤266有助于减少形成于基片401上的膜层的缺陷数量。在步骤266中，退火处理或钝化(passivate)步骤264所形成的氮化层认为将有助于促进有效阻挡层的形成，以阻挡硼从掺杂硼的多晶硅栅极电极扩散。步骤266可施行于适当的热退火室，例如整合处理系统600的
Figure A200780008358D00201
反应器或RTP XE+反应器、或单一基片或批次炉管。在一实施例中，步骤266的退火工艺可至少采用流速为约2-5000sccm的氧气(O2)和流速为约100-5000sccm的一氧化氮(NO)其中之一、或选择性混入氮气(N2)，且维持基片表面温度为约800℃至约1100℃、处理室压力为约0.1-50托。此工艺可进行约5-180秒。在一实施例中，氧气(O2)供应量为约500sccm，且在约1000℃下维持室压为约0.1托、为期约15秒。在一实施例中，步骤266使用类似上述步骤262的工艺配方(processrecipe)。
一旦完成步骤260、262、264、或266后，进行步骤268来沉积一或多层膜层至已形成的膜层上，以构成MOS器件的栅极区域或栅极电极。根据步骤268的一实施例，多晶硅层沉积到上述膜层上方的栅极区域中而提供栅极电极。在一实施例中，多晶硅层的沉积是采用传统多晶硅沉积工艺。在一实施例中，多晶硅沉积室(未绘示)为整合处理系统600的一部分。在一实施例中，多晶硅利用CVD或ALD反应器而沉积于程序251所形成的膜层上方，而此反应器例如从应用材料公司取得的Centura CVD反应器，其包含整合处理系统600的基片处理室614A-614F的其中之一(第7图)。
根据步骤268的另一实施例，如第3F图所示，栅极区域408包含多层导体层，如薄金属层407与多晶硅层406。在一实施例中，栅极区域408包含薄金属层407，其沉积于处理程序251所形成的膜层上，以提供载流子浓度比传统多晶硅栅极材料还高的栅极材料。薄金属层407的厚度为约
Figure A200780008358D00202
较佳为小于约
Figure A200780008358D00211
在一实施例中，薄金属层407包含金属，例如钽(Ta)、氮化钽(TaN)、碳化钽(TaC)、钨(W)、氮化钨(WN)、氮化钽硅(TaSiN)、铪(Hf)、铝(Al)、钌(Ru)、钴(Co)、钛(Ti)、镍(Ni)、氮化铝钛(TiAlN)、氮化钌(RuN)、氮化铪(HfN)、硅化镍(NiSi)、氮化钛(TiN)、或其它适合的材料。薄金属层407的形成较佳是采用处理室500(第4A图)或处理室501(第4B-4C图)，其从属整合处理系统600(第7图)。在此结构中，薄金属层407是通过沉积靶材至处理程序251所形成的膜层上而形成的，其使用RF能量来产生等离子体并偏压标靶以从其溅射出金属，接着选择性偏压基片支撑件562(第4A-4B图)，使经溅射与离子化的金属材料沉积到先前形成的膜层上。使用RF能量来驱动溅射沉积工艺正可允许少量的材料可靠地沉积于基片表面。相反地，由于使沉积速率降至一定低程度来形成薄金属层所需施加的溅射(DC)电压通常无法维持住溅射等离子体，故传统物理气相沉积或溅射技术严重受限于其可靠沉积少量材料的能力。在其它实施例中，薄金属层407的形成方法可采用传统CVD、PECVD或ALD工艺。
第2B图绘示处理程序251的另一实施例。第2B图的处理程序251同于第2A图所述的步骤，除了二个选择性步骤258A及/或步骤258B的至少其中之一增加到步骤257或步骤256与步骤259之间。在一实施例中，等离子体氮化步骤被加入处理程序251中，用以氮化步骤254、256或257的一所形成的高k介电层403或高k介电层404中的一个或多种材料。在一实施例中，期望利用等离子体氮化工艺来形成含氮化铪的膜层，以防止高k介电层403或高k介电层404中的铪材料在后续退火步骤(如步骤258B、262或266)中结晶。在一实施例中，步骤258A是采用步骤264所述的工艺进行的。
在一实施例中，选择性热退火步骤(步骤258B)被加入处理程序251中，用以减少所形成的高k介电层403或高k介电层404中的缺陷与应力，进而改善形成器件的可靠度。在一实施例中，步骤258B是采用步骤262及/或步骤264所述的工艺进行的。在一实施例中，步骤258B是在上述步骤258A完成后进行的。在一实施例中，步骤258B为15秒、900℃、1托的工艺，其使用流速约60sccm的氧气(O2)与流速约940sccm的氮气(N2)。
第2C图绘示处理程序251的又一实施例。第2C图的处理程序251同于第2A图所述的步骤，除了步骤253增加到步骤252与步骤254之间，且步骤256在完成步骤254后进行。在此实施例中，等离子体氮化步骤(步骤253)加入处理程序251的移除原生氧化层步骤252之后，用以在进行步骤254或256之前先氮化基片表面。氮化的硅基片表面认为将有助于形成期望的氧氮化硅(SiON)层，其留在后续热氧化步骤(步骤254)所形成的氧化硅层的表面或附近。在二氧化硅层的表面或附近形成SiON层有助于减少栅极电极材料(步骤268)在后续的工艺步骤中扩散到栅极介电层。步骤256与步骤254于本实施例的顺序已经改变，以于沉积高k介电层步骤256之前形成氧氮化硅(SiON)界面层，此将有助于改善高k介电层与器件沟道区域的界面性质。步骤253可施行于从美国加州圣克拉拉市的应用材料公司取得的DPN反应器。在一实施例中，步骤253为10秒、70毫托的工艺，其使用25瓦的平均RF功率(5％的占空比与500瓦的最大RF功率)、200sccm的氮气(N2)气流和约25℃的基片温度。并且根据处理程序251的一实施例，步骤254经修改以确保步骤253所得的经氮化的硅表面仍保留预定的性质。在此状况下，还期望在进行步骤254时注入其它的反应气体(例如氮气(N2))及氧气至处理室中，以确保形成高质量的介电层。在一实施例中，氧氮化硅(SiON)层形成于表面401B的方法是采用30秒、1050℃、5托(即氧气分压为约15mT)的工艺，其使用流速约15sccm的氧气(O2)与流速约5slm的氮气(N2)，接着流速调节为0.5slm的氧气(O2)与约4.5slm的氮气(N2)、为期15秒。
第2D图绘示处理程序251的再一实施例。第2D图的处理程序251同于第2A图所述的步骤，除了二个选择性步骤255A或步骤255B增加到步骤254与步骤257之间。在一实施例中，选择性等离子体氮化步骤(步骤255A)加入步骤254与步骤257之间，用以氮化步骤254所形成的热氧化层上表面而形成SiON层。SiON层可当作扩散阻挡层，用来防止栅极电极材料扩散到栅极介电层。在一实施例中，步骤255A为30秒、10毫托的工艺，其使用50瓦的平均RF功率(5％的占空比与1000瓦的最大RF功率)、200sccm的氮气(N2)和约25℃的基片温度。
参照第2D图，在一实施例中，选择性热退火步骤(步骤255B)被加入处理程序251中，用以减少所形成的高k介电层403中的缺陷与应力，进而改善形成器件的可靠度。在一实施例中，退火处理步骤255B可至少采用流速约15sccm的氧气(O2)和约500sccm的氮气(N2)其中之一，且维持基片表面温度为约1050℃、处理室压力为约1-5托。在另一实施例中，步骤255B是采用步骤262及/或步骤266所述的工艺。在一实施例中，步骤255B是在上述步骤255A完成后进行。
第2E图绘示处理程序251的另一实施例。第2E图的处理程序251同于第2A图所述的步骤，除了移掉了步骤254，且步骤252修改成湿式清洗步骤252A以形成含氧化硅的界面层。在此实施例中，新步骤252A利用湿式清洗工艺来清洗且有意地形成氧化层于基片表面401B。新步骤252A可施行于从美国加州圣克拉拉市的应用材料公司取得的EmersionTM反应器。在一实施例中，步骤252A形成4-5埃的氧化层，方法包括将基片浸入稀释氢氟酸(HF)浴中8分钟，接着洗涤基片且将基片浸入维持于50℃的第一标准清洗(SC1)浴(例如小于5vol.％的氢氧化铵(NH4OH)/小于3vol.％的过氧化氢(H2O2)/余量的去离子水)中6分钟，然后在含有去离子水的兆音波启动槽(即1500瓦)中洗涤基片一段时间。在另一实施例中，氧化层是由使用含臭氧(O3)的清洗液的湿式清洗工艺所形成的。
第2F图绘示处理程序251的又一实施例。第2F图的处理程序251同于第2A图所述的步骤，除了步骤256是在步骤254完成后进行的。在此实施例中，步骤256与步骤254的顺序已经改变，以于沉积高k介电层步骤256之前形成二氧化硅(SiO2)薄层(如小于
Figure A200780008358D0023155322QIETU
)。在一实施例中，薄高k介电层404是利用ALD型式的沉积工艺而沉积于步骤254中所生长的热氧化层402上的。此结构有用的原因在于，步骤254形成的二氧化硅薄层在介电层与器件沟道区域的接面提供了良好的介电层/沟道区域界面性质，同时提供了完成的堆栈结构的期望介电性质。
上述设计的硬设备方面
如上所述，形成高k介电层的方法是期望使用搭配上述步骤257与259的等离子体处理工艺。采用高等离子体电位(例如数十伏特)的等离子体处理工艺可能会破坏薄栅极介电层，甚至会将轰击的金属原子结合至所形成的MOS器件下方的沟道区域。破坏介电层(如二氧化硅层)或将金属原子结合至下方区域是不期望发生的，因其会降低器件性能及增加漏电流。下述的各种实施例可利用等离子体处理工艺来可靠地形成栅极介电层。可用来进行此种金属等离子体处理工艺的设备实例将配合第4A-4C、4F图说明于下。
感应耦合等离子体处理室
第4A图绘示等离子体处理室500的一实施例的截面，其可用来进行上述步骤257及/或步骤259。在此结构配置下，处理室500为感应耦合等离子体处理室，其可处理位于处理区域522中的基片502，例如基片401(第3A图)。在一实施例中，处理室500是经修改的去耦合等离子体氮化(DPN)室，其从美国加州圣克拉拉市的应用材料公司取得且使用感应耦合RF源。
处理室500一般包含感应RF源组件591、DC源组件592、标靶505、系统控制器602、处理室组件593、和基片支撑组件594。处理室组件593一般包含可在处理区域522构成真空的组件，使等离子体工艺在此进行。处理室组件593一般包含室底527、室壁528和室盖529，它们可密封地包围处理区域522。处理区域522可利用真空泵510来排空到预定的真空压力，泵510经由室底527及/或室壁528连接处理区域522。一般而言，室壁528与室底527可由金属构成，例如铝或其它适合的材料。在一实施例中，室壁528具有可拆除的腔室屏蔽(未绘示)，以避免来自标靶505的溅射材料落在室壁528上。
感应RF源组件591一般包含RF产生器508和RF匹配器508A，其连接至邻近室盖529的线圈509。在一实施例中，RF产生器508可以在约400kHz至约20MHz的频率下而操作于约0-3000瓦。在一实施例中，RF产生器508的操作频率为13.56MHz。室盖529一般为介电组件(例如石英、陶瓷材料)，用以使感应RF源组件591的RF能量在处理区域522中形成等离子体。在一实施例中，线圈509位于标靶505附近，如此在进行溅射时，产生于处理区域522的等离子体将形成在标靶的活化表面附近。控制活化表面附近的等离子体有助于控制低能量溅射沉积工艺所溅射的标靶区域附近的等离子体密度。因等离子体由线圈509产生的故，此结构配置亦有利于减少不当的等离子体轰击超薄的栅极介电层。
在一实施例中，室盖529被修改成使真空密封的电气馈通口(feed-through)504接触位于处理区域522的标靶505。在此结构配置下，同轴电缆506是连接自真空密封的电气馈通口504的，以输送DC电源507的能量，促使等离子体产生的离子将标靶505材料溅射至基片502上。在一方面中，配合第5A-5C图说明于下的系统控制器602是用来同步化RF产生器508的输出与输送自DC源组件592的DC功率。在一实施例中，标靶505可由单一材料或合金组成，合金所含的元素选自由铪(Hf)、镧(La)、铝(Al)、钛(Ti)、锆(Zr)、锶(Sr)、铅(Pb)、钇(Y)、或钡(Ba)构成的群组。
在一方面中，处理室组件593还包含气体输送系统550，用以输送一个或多种处理气体至室底527、室壁528和室盖529所构成的处理区域522中。处理区域522的压力可由系统控制器602控制，其用来调整气体输送系统550所输送的气体的流量及真空泵510的抽吸速度，而泵510由节流阀511调节。在一方面中，处理过程的室压为约5毫托至约100毫托。
基片支撑组件594一般包括含有基片支撑构件562A的基片支撑件562。基片支撑构件562A可以是主动托住处理基片的传统静电吸座、或单纯为基片支撑座。控温器561一般用来加热及/或冷却基片支撑构件562A达预定温度，而此预定温度是通过控温器561利用传统手段所设定的，例如埋置阻抗加热元件或耦接至热交换器(未绘示)的流体冷却沟道。在一方面中，控温器561适于操作与加热放置于基片支撑构件562A上的基片502，使其温度达到约20℃至约800℃。工艺进行时，基片支撑件562可连接至RF产生器523，如此，RF偏压可施加至部分的基片支撑件562，以将产生于处理区域522中的等离子体中的离子拖拽到基片502的表面。在一实施例中，基片支撑构件562A在进行等离子体工艺时被接地、DC偏压或电气浮置，以减少离子轰击破坏基片502。
将RF产生器508的RF能量传送到处理区域522将造成处理区域中的气体原子离子化。等离子体中离子化的气体原子接着因DC源组件592施加至标靶505的阴极偏压而被吸引至标靶505，使得材料可自标靶505溅射出来并落于基片502表面。为了降低感应RF源组件591输送的RF能量与DC源组件592施加的DC偏压相互干扰与作用，通常期望同步化输送自DC源组件592与RF源组件591的能量脉冲，以使相互干扰最小化，且同时使得沉积速率、膜层均匀度和膜层质量最大化。通过产生并维持低电子温度和低离子能量等离子体以产生感应RF源脉冲来激发等离子体，可缓和高等离子体电位破坏基片表面的相关问题。一般而言，脉冲式RF感应等离子体产生的离子为低离子能量的离子(例如小于10电子伏特(eV))，因此不会破坏位于等离子体内的基片。此更完整说明于美国专利证书号6,831,021、申请日为公元2003年6月12日的申请案，其一并附上供作参考。理论计算(参见第4D图)暗指，大部分惰性气体(如氩气(Ar)、氖气(Ne)、氦气(He)、氪气(Kr)或氙气(Xe))的低离子能量将无法从脉冲式RF源得到足够的能量来溅射出标靶原子，而其中标靶组成为铪(Hf)、镧(La)、或其它重金属或介电材料。例如，以氩气等离子体为例，Hf与La标靶的溅射临界能量分别为42.3eV与25.5eV，离子注入到栅极氧化层中的安全离子能量通常小于10eV。因此就RF感应等离子体而言，够低而可用来形成栅极介电层的离子能量并不足以用来从靶材溅射出期望的金属离子。故需使用DC源组件592来施加DC偏压至标靶，以进行溅射工艺。脉冲沉积工艺的各种方面将配合第5A-5C图说明于下。
电容耦合等离子体处理室
第4B-4C图绘示等离子体处理室的另一实施例的截面，其可用来进行上述步骤257及/或步骤259。在此结构配置下，处理室501为电容耦合等离子体处理室，其可处理位于处理区域522的基片502。处理室501一般包含超高频(VHF)源组件595、标靶组件573、系统控制器602、处理室组件596、和基片支撑组件594。在此结构配置下，电容耦合等离子体是利用连接至标靶571的VHF源组件595而形成在标靶571与处理室组件596的接地室壁528之间的处理区域522中的。处理室组件596一般包含上述第4A图的所有组件，除了室盖529被密接于室壁528的标靶组件573与电气绝缘件572取代。处理室组件596的组件和基材支撑组件594同于或类似上述处理室500的组件，因此将使用同样的组件符号且不再赘述。
参照第4B图，在一实施例中，VHF源组件595包含RF源524和匹配器524A，用以透过标靶组件573的一个或多个部件来传送RF能量至处理区域522。标靶组件573一般包含背板组件570和标靶571。背板组件570可包含流体通道(未绘示)，以于工艺进行时利用热交换器(未绘示)输送的流体冷却标靶、以及包含磁控管组件(未绘示)，其适于促进靶材充分利用并提升沉积均匀度。
处理室501运作时，VHF源组件595是用来偏压标靶571的，使标靶571的材料原子沉积于基片502表面。在一实施例中，VHF源组件595的RF源524是以约1-200MHz的RF频率与约0.01-5kW的功率且透过标靶组件573来传送功率至处理区域522。在一实施例中，由于横越等离子体鞘(sheath)的压降而导致等离子体产生的离子溅射出标靶571表面的材料，因此VHF源组件595是用来在电容耦合标靶571上产生自偏压的，以提供足够的能量。因阳极与阴极(例如标靶571)的表面积不同，故利用VHF源偏压的电容耦合电极或标靶571一般将达到自偏置电压。标靶571在处理时达到的自偏置电压可加以调整来最佳化标靶571的溅射速率。第4E图为自偏置电压(VDC)对应频率的关系图。此图一般显示，当以越来越高的频率偏压时，频率对电极的自偏置电压的影响。将注意的是，自偏置电压随着频率提高而降低，因此通过提高VHF源器件595的频率则可降低撞击标靶的离子能量。例如，在压力为50毫托且使用氩气与300瓦的RF功率的状况下，以频率27MHz的RF信号偏压的标靶将具有约-200V的偏置电压，而以100MHz的RF信号偏压的标靶将只有约10V的电压。在另一实施例中，使用约固定约400瓦的RF功率来改变RF频率为约60-100MHz，可改变标靶上的DC偏压为约-50V至约-20V。
以VHF范围中的RF频率来传送能量至标靶571，可改善步骤257及/或步骤259的处理结果，而使其优于在较低RF频率下进行的处理结果，此乃因标靶上的DC偏压变化变小了，而DC偏压为频率变化与输送至标靶571的RF功率变化的函数。减小DC偏压的变化对进行低能量溅射工艺而言是很重要的。因此，通过控制RF能量的频率与功率，例如以预定的占空比(将说明于下)来输送功率至标靶571，可正确且反复控制标靶上的DC偏压。精确控制DC偏压可确保掺杂超薄栅极介电层的工艺可正确且反复进行。
参照第4D图，在一实施例中，若溅射气体主要为氩气(Ar)且标靶由镧(La)组成，则溅射标靶表面的镧原子所需的能量至少为25.5eV。意即，形成于标靶上的自偏置电压需要够高才能产生约25.5eV的离子能量，以确保部分的镧原子将从标靶表面溅射出来。因此，通过控制输送至标靶571的频率与功率(例如瓦)，则可控制溅射速率、气体原子的离子能量、溅射原子的离子能量、和沉积于基片上的原子能量。并且在工艺进行时，可调整基片支撑件562上的偏压，以进一步控制溅射原子沉积于栅极介电层或注入栅极介电层时的能量。
溅射工艺一般在处理室501中进行的条件为：室压为约1-100毫托、氩气流速为约1-500sccm、且加热器温度为约20℃至约800℃。较佳地，基片温度为约200℃至约300℃。RF源524的激发频率可调整成约1MHz至约200MHz，以得正确的自偏压DC电压，使靶材溅射至等离子体中及基片表面上。较佳地，RF源524的激发频率可调整成约27MHz至约100MHz；更佳地，频率可调整成约30MHz至约60MHz。在一实施例中，以镧标靶为例，60MHz的频率可用来供应所期望的溅射能量并维持低能量的等离子体。在一实施例中，期望改变基片502表面与标靶571表面间的距离，以调整沉积于基片表面的溅射原子的均匀度和能量。在一方面中，期望在沉积过程中改变基片502相对标靶571表面之间距，以调整溅射材料在栅极氧化层内的深度及/或沉积均匀度。
第4C图绘示处理室501的第二实施例，其中第4B图的VHF源组件595被含有二个RF源524、525的双VHF源组件597取代，RF源524、525分别以不同的频率及/或功率来传送能量至处理室501的处理区域522，以于不同的工艺时间提供不同的溅射性质。第4C图的处理室501一般包含RF源524、第二RF源525、RF切换器526、和连接至标靶组件573的匹配器524A。在此结构配置下，从双VHF源组件597传送到标靶组件573的能量可通过RF切换器526而在RF源524与第二RF源525之间切换。切换器526的状态受控于系统控制器602。本实施例可用于需快速初始调变的靶材，以移除最初安装时或长期闲置后可能形成在标靶表面的氧化物。切换至较低频率源(例如约27MHz或以下)的功能可于标靶571上形成高的自偏压DC电压，造成较快的标靶溅射速率。故在初始处理后，双VHF源组件597的输出可通过切换至较高频率源(例如60MHz)而改变，以减慢溅射速率及降低溅射原子的离子能量，进而减少电位破坏基片表面上的栅极介电层。在一实施例中，RF源524可以在约27MHz的频率下传送约0-2000瓦的功率的RF能量，而第二RF源525可以在约40-200MHz的频率下传送约0-500瓦的功率的RF能量。
在一实施例中，DC源组件592被选择性连接至标靶组件573，以于等离子体处理步骤中输送DC能量的一个或多个脉冲。DC偏压可迭加到VHF源组件(例如组件符号595与597)输送的VHF信号上。施加于标靶571的DC电压可用来更直接地控制气体原子在溅射过程中经离子化来撞击标靶571的能量。
在一实施例中，如上述，在工艺进行时，基片支撑件562可连接至RF产生器523，使RF或VHF偏压施加至部分的基片支撑件562，以将等离子体中的离子拖拽到基片502的表面。在一实施例中，基片支撑构件562A在进行等离子体工艺时为加以接地、DC偏压或电气浮置，以使得离子轰击对基片502的破坏最小化。
脉冲式等离子体处理工艺
第5A-5C图为各种脉冲式等离子体工艺的示意图，其可于上述步骤257及/或步骤259中，来沉积第4A图的标靶505或第4B及4C图的标靶571所溅射的材料至基片502的表面。第5A-5C图的脉冲式等离子体工艺一般为一连串的连续能量脉冲和DC能量脉冲，其中连续能量脉冲利用感应RF源组件591或VHF源组件(即VHF源组件595或双VHF源组件597)输送到处理区域522且为时间的函数，而DC能量脉冲从DC源组件592输送到标靶。第5A图绘示感应RF源组件591或VHF源组件输送的RF能量531以及DC源组件592输送的DC电压535以时间为函数所绘制的图式。第5A图绘示感应RF源组件591或VHF源组件595输送的RF能量531与输送至标靶的DC电压535以时间为函数所绘制的图式，以此方式绘示的一实施例的DC、及RF或VHF(此后称的为RF/VHF)脉冲为同步化。在此实施例中，RF能量531与DC电压535的脉冲为同步化，故其不是同时施加。DC脉冲532通常提供短暂的吸引力来吸引等离子体中的RF/VHF激发离子，使离子具有足够的能量而加速朝向标靶505，以将靶材溅射至等离子体中。激发标靶表面的溅射材料在产生RF/VHF脉冲533期间进入处理区域522中的等离子体，其在此可接着离子化。视基片支撑构件562A是否被RF/VHF偏压、接地或浮置而定，离子化的溅射原子可利用基片表面附近产生的等离子体鞘所设定的能量而输送到基片表面。在大部分的情况下，当使用低能量偏压来输送DC电压脉冲(或DC电流脉冲)以确保达到预定的离子密度与溅射速率时，期望可同步化RF/VHF脉冲533末端，以于处理室内产生足够的等离子体。
继续参照第5A图，一般特别期望使用感应耦合等离子体室设计，以于RF/VHF脉冲533期间产生离子(RF/VHF脉冲533无足够的能量来溅射出标靶原子)，如此溅射原子的能量更易由施加至标靶的DC偏压控制。在部分实例下，期望使用RF/VHF脉冲来离子化溅射的标靶原子，以利用施加于放置基片的基座上的低电位偏压而在低能量下使标靶原子加速及注入至基片表面。在一方面中，施加至标靶的DC电压脉冲(或DC电流脉冲)与脉冲的RF/VHF非周期的(off-cycle)为同步化，使得等离子体中的离子所产生的能量更易通过施加DC能量来降低等离子体能量的净增加量所控制。DC脉冲的电压的大小可于掺杂工艺中提供足够的能量给氩离子来溅射靶材至等离子体。
应注意的是，系统控制器602可用来同步化RF/VHF脉冲533与DC脉冲532和占空比，以达到期望的等离子体密度、溅射沉积速率、和等离子体离子能量。参照第5A图，”启动(on)”时间(t1)除以RF能量531的整体脉冲时间(t3)所代表的占空比，可经最佳化以确保具预定平均密度的等离子体是被控制的。尚需注意的是，”启动(on)”时间(t4)除以DC电压535的整体脉冲时间(t6)所代表的占空比，可经最佳化以确保达到预定的平均沉积速率。
参照第4B-4C与5A-5C图，在一实施例中，VHF源组件595设为脉冲模式，其脉冲频率为1Hz至50kHz且占空比为0.1％-99％。在此实施例中，脉冲式VHF源是用来产生及维持形成于处理区域522的等离子体，并降低平均等离子体密度与离子能量。系统控制器602可用来调整占空比、脉冲频率、RF能量(即RF功率)大小、和RF能量的频率，以控制等离子体、离子与溅射材料的能量。在一实施例中，为传送低能量溅射的材料至基片表面，系统控制器602可以约1％-50％的占空比来输送RF能量至线圈509(第4A图)。或者在一实施例中，低能量溅射的材料可通过以约1％-50％的占空比来输送RF能量至标靶571(第4B图)而传送至基片表面。在部分实例中，期望维持输送至线圈509(第4A图)或标靶571(第4B图)的占空比为约1％-10％，以将传送至等离子体离子的能量减至最低。
第5B图绘示脉冲式等离子体工艺的另一实施例，其中DC脉冲532在感应RF源组件591或VHF源组件(即VHF源组件595或双VHF源组件597)输送的脉冲RF能量531的至少部分期间内输送。在又一实施例中，如第5C图所示，RF能量531于一段时间t1内保持不变，当RF能源为”启动(on)”时，脉冲的DC电压535被输送到标靶505。应注意的是，最好降低DC脉冲532期间RF能量531的大小，以减少输送信号之间任何可能的相互干扰。在一实施例中，期望使用RF产生器523(第4A图)来偏压基片支撑件562，以于不同RF/VHF等离子体产生阶段及/或脉冲的DC溅射时期中产生吸引离子至基片上的偏压。
在另一实施例中，期望产生RF/VHF能量脉冲，如此等离子体中产生的离子将无足够的能量来溅射靶材。在此情况下，DC偏压被施加至标靶以促进靶材的溅射。
在一实施例中，脉冲式RF/VHF信号被施加至基片支撑件562，以产生及维持遍及基片表面的等离子体。故在一实施例中，同步化的DC脉冲输送到标靶571，同步化的VHF脉冲输送到基片支撑件562，以将靶材溅射到等离子体中而掺杂至栅极介电层内。
接地的准直仪(Collimator)的设计
第4F图绘示等离子体处理室500的另一实施例的截面，其可用来进行栅极介电层的金属等离子体处理，即进行低能量溅射处理以形成掺杂的栅极介电层。在此实施例中，接地的准直仪540安装在基片502与标靶505之间来捕获带电的金属离子。加装接地的准直仪540促进基本为中性的溅射原子抵达基片502，以于基片502的表面形成金属薄层(可能如单一个单层薄)。准直仪通常为含有多个孔洞540A的接地板或接线网，孔洞540A遍布整个接地板，使得中性原子(也许和一些离子)从标靶附近的处理区域传递至基片表面。因中性原子的能量通常只占溅射标靶表面的原子所需能量的一小部分且中性原子不会影响等离子体电位，故利用本方法来沉积此层至栅极介电层表面一般只会造成极微的离子轰击破坏。金属层接着可与后续形成的氧化层结合，进而形成高介电常数(高k)的介电层，且无金属或氮离子注入及相关问题，比如破坏硅层与金属过度穿透基片下的硅层。本领域技术人员将可理解，第4B及4C图的处理室501亦可将接地的准直仪540设于标靶571与基片502表面间，以具同样的功能而可于带电粒子撞击基片表面之前来捕获等离子体中大量的带电粒子，藉以减少对栅极介电层的破坏。
处理室的另一种设计
第4G图绘示等离子体处理室500的另一实施例的截面，其可用来进行栅极介电层的金属等离子体处理，即进行低能量溅射工艺以形成掺杂的栅极介电层。根据处理室500的一实施例，感应RF源组件591的输出连接至标靶505，如此可利用线圈509与电容耦合标靶505而于处理区域522中产生等离子体。在一实施例中，标靶505透过线圈508B而耦接至RF匹配器508A的输出，且当产生器508经由RF匹配器508A输送功率时，线圈508B被调整大小来达到共振的目的。参照第4A图，标靶505所附加的RF偏压可使线圈509产生并形成等离子体，且输送至标靶505的RF频率与RF功率可控制DC偏压及撞击标靶505的离子能量。另外，采用可于预定占空比产生脉冲的感应耦合等离子体产生组件和电容耦合等离子体产生组件，可更易控制施加于标靶的DC偏压(即自偏压)、溅射速率、和溅射的离子能量。借着小心控制室压、RF频率、RF功率、占空比、施加于基片支撑件562的偏压、及/或处理时间，则可控制溅射材料量与浓度对应溅射材料于介电层内的深度的关系。使用单一RF产生器508与RF匹配器508A还可降低反应室成本与系统复杂度。在一实施例中，DC源组件592耦接标靶505，如此在RF产生器508输送RF脉冲的过程中或是各脉冲之间，DC脉冲可输送至标靶505。
在另一实施例中，如第4H图所示，期望具有个别的RF产生器565与RF匹配器565A来供给标靶505RF能量，且线圈509个别地由RF产生器508与RF匹配器508A而被RF偏压。在此结构配置下，可利用系统控制器602来个别控制新的RF匹配器565A和RF产生器565以及感应RF源组件591的组件。在一方面中，DC源组件592亦耦接至标靶505，如此在感应RF源组件591的组件及/或RF产生器565输送RF脉冲的过程中或是各RF脉冲间，DC脉冲可输送至标靶505。
等离子体处理系统
一个或多个等离子体处理室(例如上述第4A-4C及4F图的处理室)较佳为整合到多个反应室、多个工艺基片处理平台中(例如第7图的整合处理系统600)。有益于本发明的整合处理系统的例子描述于美国专利证书号5,882,165、申请日为公元1999年3月16日的申请案；美国专利证书号5,186,718、申请日为公元1993年2月16日的申请案；以及美国专利证书号6,440,261、申请日为公元2002年8月27日的申请案，其一并附上供作参考。整合处理系统600可包括工作接口604、装载口605A-605D、系统控制器602、真空加载锁定室606A、606B、传输室610、和多个基片处理室614A-614F。一个或多个基片处理室614A-614F可为等离子体处理室，例如上述第2-5图的处理室500及/或一个或多个处理室501，用以进行等离子体工艺。在其它实施例中，整合处理系统600可包括6个以上的处理室。
根据本发明的方面，整合处理系统600一般包含多个反应室与机械手臂，且最好配有系统控制器602，其经程序化而控制与施行各种处理方法与程序于整合处理系统600中。系统控制器602通常是用于协助整个系统的控制与自动化，且一般包括中央处理单元(CPU)(未绘示)、内存(未绘示)、和支持电路(或输入/输出(I/O))(未绘示)。CPU可为任一型式用于工业装置的计算机处理器，以控制各种系统功能、反应室工艺与支持硬件(如侦测器、机械手臂、马达、气体源设备等)，并监控系统与反应室工艺(如反应室温度、处理程序的产能、反应室处理时间、I/O信号等)。机械手臂613位在传输室610之中央，以将基片从加载锁定室606A或606B传送到其中之一处理室614A-614F。机械手臂613一般包含连接于机械手臂驱动组件613C的叶片组件613A、机械臂组件613B。机械手臂613依据系统控制器602送出的指令来传送基片”W”至各处理室。有益于本发明的机械手臂组件描述于美国专利证书号5,469,035、名称「双轴磁性耦接的机械手臂(Two-axis Magnetically Coupled Robot)」、申请日为公元1994年8月30日的申请案；美国专利证书号5,447,409、名称「机械手臂组件(RobotAssembly)」、申请日为公元1994年4月11日的申请案；以及美国专利证书号6,379,095、名称「搬运半导体基片的机械手臂(Robot For Handling SemiconductorSubstrates)」、申请日为公元2000年4月14日的申请案，其一并附上供作参考。多个狭长阀(未绘示)可用来选择性隔开各处理室614A-614F与传输室610，如此可于进行处理程序时，个别抽真空各反应室以进行真空工艺。
将等离子体室整合入整合处理系统600的重大好处为，一连串的工艺步骤可在不接触空气的状态下实行于基片上。此可使例如上述第2-5图的溅射原子沉积至基片表面的步骤进行时，不会氧化刚沉积的超薄金属层。将多个处理室整合入含有可进行退火步骤的处理室的整合处理系统600中，也可避免在稳定退火处理前发生刚沉积的材料的失控氧化情形。整合系统不会将基片暴露于非整合工艺才有的氧源环境中，故可防止高k介电层403或高k介电层404内的材料(例如掺杂剂材料)氧化。非整合工艺所见的污染物会直接影响器件工艺的再现性与器件平均性能。
根据整合处理系统600的一实施例，基片处理室614A或连接工作接口604的反应室可用来进行如上述步骤252的RCA清洗步骤。接着移除原生氧化层401A(参见第3A图)后，可在处理室614B中进行传统快速热氧化(RTO)工艺、等离子体辅助化学气相沉积(PECVD)、或ALD，以形成介电层(如热氧化层402、高k介电层404)于基片上。基片处理室614C及614D为类似上述处理室500及/或处理室501的等离子体处理室，用以进行步骤257及259。因此等离子体工艺可在处理室614C及614D中处理基片，且维持基片在真空环境，而避免原生氧化层再次生长于基片上的各膜层。当暴露的膜层含有高度亲氧的材料(例如镧)时，此尤其重要。在一方面中，步骤260在基片处理室614E中相继施行于基片上，以氧化在基片处理室614D中形成的金属表面。在另一方面中，步骤262可施行于位在基片处理室614E的RTP室。其次，等离子体氮化工艺(步骤264)(例如从应用材料公司取得的DPN工艺)可施行于基片处理室614F。在又一方面中，步骤266可施行于位在基片处理室614E或基片处理室614F(若有)的RTP室中。
在另一实施例中，步骤252(即移除原生氧化层步骤)和步骤254(即沉积热氧化层步骤)可在不同的系统中进行。在此实施例中，基片处理室614A及614B可为类似处理室500及/或处理室501的等离子体处理室，用以进行步骤257及259。在一方面中，步骤260在基片处理室614C中相继施行于基片上，以氧化在基片处理室614B中形成的金属表面。或者在另一方面中，步骤262可施行于RTP处理室614C。其次，等离子体氮化工艺(步骤264)(例如从应用材料公司取得的DPN工艺)可施行于位在基片处理室614D的处理室。在一方面中，步骤266可施行于RTP处理室614E或基片处理室614C(若有)。在一方面中，在基片处理室614C中完成步骤260后，表面氮化步骤可施行于基片处理室614D，而不需将基片移出真空环境以致接触空气。
另一种形成栅极氧化层的方法
第6A图为根据本发明的一实施例，制造场效应晶体管的栅极介电层的方法100的流程图。方法100包括一连串在制造互补式金属氧化物半导体(CMOS)场效应晶体管范例的栅极结构的过程中施行于基片上的步骤。第6A图绘示方法100的完整程序。至少部分的方法100可施行于整合式半导体基片处理系统(即组合工具)的工艺反应器。此种处理系统的一例为从美国加州圣克拉拉市的应用材料公司取得的整合处理系统。
第6B-6G图为一系列的基片剖面视图，利用第6A图的方法而于该基片上制造栅极结构。第6B-6G图的截面分别相应于制造晶体管中较大栅极结构(未绘示)的栅极介电层的个别工艺步骤。第6B-6G图并未按比例绘制且已简化图示。
方法100开始于步骤102且进行到步骤118。首先参照第6A及6B图，于步骤104中，提供了硅(Si)基片200(例如200毫米的晶片、300毫米的晶片)，其并暴露于溶液中，以移除基片表面的原生氧化层(SiO2)204。在一实施例中，原生氧化层204的移除是使用含氟化氢(HF)与去离子(DI)水的清洗液(即，氟氢酸溶液)。在一实施例中，清洗液为保持在约20℃至约30℃下、含有按重量计约0.1-10％的HF的水溶液。在另一实施例中，清洗液包含约0.5wt％的HF，且维持在约25℃。在步骤104中，基片200可浸入清洗液，然后以去离子水洗涤。步骤104可施行于单一基片处理室或多个批次型基片处理室，其在处理过程中可包括超音波能量的传送。或者，步骤104可施行于整合处理系统600(第7图)中的单一基片湿式清洗反应室。在另一实施例中，原生氧化层204的移除可采用RCA清洗法。完成步骤104后，基片200放置到真空加载锁定室或通入氮气(N2)的环境。
在步骤106中，热氧化层(SiO2)206形成于基片200上(第6C图)。热氧化层206的厚度一般为约3埃至约35埃。在一实施例中，热氧化层206的厚度为约6埃至约15埃。沉积热氧化层步骤106可施行于RTP反应器，例如位在整合处理系统600(第7图)中的RTP反应器。
Figure A200780008358D00352
RTP反应器是从美国加州圣克拉拉市的应用材料公司取得。
在步骤108中，热氧化层206为暴露于含金属离子的等离子体。例如，步骤108于基片200上形成氧化硅金属层或硅酸金属层或氧氮化硅金属层的金属次层209(第6D图)。在一实施例中，较佳地，进行步骤108时约1埃至约5埃的金属层208为形成于热氧化层206的表面。在一实施例中，含金属离子的等离子体包含惰性气体和至少一金属离子，例如铪或镧。惰性气体可包含氩气、及一个或多种选择性惰性气体，例如氖气(Ne)、氦气(He)、氪气(Kr)、或氙气(Xe)。在一方面中，含金属离子的等离子体可包含氮气(N2)。
在步骤110中，热氧化层206为暴露于含氧的等离子体来氧化金属次层209，并将金属层208(当有施加此层时)转化成介电区域210(第6E图)。在另一实施例中，等离子体可包含氮气(N2)、及一个或多种氧化气体，例如氧气(O2)、一氧化氮(NO)、氧化亚氮(N2O)。等离子体还可包含一个或多种惰性气体，例如氩气(Ar)、氖气(Ne)、氦气(He)、氪气(Kr)、或氙气(Xe)。步骤110例如可施行于整合处理系统600(第7图)的去耦合等离子体氮化(DPN)等离子体反应器。
在另一实施例中，步骤112是用来代替步骤110，以约800℃至约1100℃退火处理基片200。步骤112可施行于适当的热退火室，例如整合处理系统600的
Figure A200780008358D0036155811QIETU
反应器或RTP XE+反应器、或单一基片或批次炉管。热氧化步骤112形成含有介电材料的介电区域210。在一方面中，介电区域210可包含硅酸盐材料。在一实施例中，退火处理步骤112可采用流速约2-5000sccm的氧气(O2)和约100-5000sccm的一氧化氮(NO)、或选择性混入氮气(N2)，且维持基片表面温度为约800℃至约1100℃、处理室压力为约0.1-50托。此退火工艺可进行约5-180秒。在一实施例中，氧气(O2)的供应流速为约500sccm，且在约1000℃下维持室压为约0.1托、为期约15秒。在另一实施例中，一氧化氮(NO)的供应流速为约500sccm，且在约1000℃下维持室压为约0.5托、为期约15秒。
在步骤114中，基片200的表面暴露于氮等离子体中来增加构成结构的上表面的含氮量，而形成氮化层214(第6F图)。此工艺可使用DPN反应器且提供约10-2000sccm的氮气(N2)、约20-500℃的基座温度、及约5-1000毫托的反应室压力。射频(RF)等离子体例如以13.56MH、和高达约3-5仟瓦的连续波(CW)或脉冲等离子体电源来供应能量。产生脉冲时，最大RF功率、频率与占空比的范围一般分别为约10-3000瓦、约2-100kHz与约2％-100％。此工艺可进行约1秒至约180秒。在一实施例中，氮气(N2)的供应量为约200sccm，且约1000瓦的最大RF功率以约10kHz产生脉冲与施加于感应等离子体源的约5％的占空比、约25℃的温度、和约10-80毫托的压力等条件来产生脉冲、为期约15秒至约180秒。等离子体可利用准遥等离子体源、感应等离子体源、辐射线带槽天线(RLSA)源、或其它等离子体源等产生。在另一实施例中，CW及/或脉冲微波电源可用来形成氮化层214。氮化层214可形成在介电区域210的上表面(第6E图)。
在步骤116中，可退火处理栅极介电层(氧化层206、氮化层214与金属次层209)、和基片200。步骤116可减少氧化层206、氮化层214与金属次层209间的漏电流，并增进电荷载流子于二氧化硅(SiO2)次层216下方的沟道区域的迁移率及改善栅极介电层整体的可靠度。步骤116可施行于适当的热退火室，例如整合处理系统600的
Figure A200780008358D00371
反应器或RTP XE+反应器、或单一基片或批次炉管。热氧化步骤116可形成二氧化硅(SiO2)次层216于硅/介电层界面上(第6G图)。步骤116可增进电荷载流子于二氧化硅(SiO2)次层216下方的沟道区域的迁移率及改善介电层/硅界面的可靠度。
在一实施例中，步骤116的退火工艺可至少采用约2-5000sccm的氧气(O2)和约100-5000sccm的一氧化氮(NO)其中之一、或选择性混入氮气(N2)，且维持基片表面温度为约800℃至约1100℃、处理室压力为约0.1-50托。此工艺可进行约5-180秒。在一实施例中，氧气(O2)供应量为约500sccm，且在约1000℃下维持室压为约0.1托、为期约15秒。
完成步骤116后，步骤118为结束方法100。在制造集成电路时，方法100有利于形成超薄的栅极介电层，并可减少漏电流及增进电荷载流子于沟道区域的迁移率。
虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (36)

1.一种形成半导体器件的方法，包含：
在基片的表面上形成具有预定厚度的介电层；
利用低能量溅射工艺将一定数量的第一材料置入该介电层内，以形成一至少贯穿所形成的介电层的一部分厚度的浓度梯度，其中该低能量溅射工艺包含以第一射频频率与第一射频功率将射频能量提供给低能量溅射室的处理区域，使得标靶的第一材料可被置于该介电层中；以及
在该介电层上沉积第二材料。
2.如权利要求1所述的方法，其更包含使该介电层与该第一材料暴露于含氮的射频等离子体中。
3.如权利要求1所述的方法，其特征在于，该介电层的厚度小于约40埃。
4.如权利要求1所述的方法，其特征在于，该第一材料为铪，且该第一材料在该介电层内的浓度小于约30原子％。
5.如权利要求1所述的方法，其特征在于，该第一材料选自由锆、铪、镧、锶、铅、钇、和钡所构成的群组。
6.如权利要求1所述的方法，其特征在于，该介电层包含选自由二氧化硅、氧化铪、氧化锆、铪硅酸盐氧化物、氧化镧、和氧化铝所构成的群组的材料。
7.如权利要求2所述的方法，更包含在使该介电层暴露于含氮的射频等离子体中之前，将一定含量的第三材料置入该介电层内，其中该第三材料包含选自由铪、镧、铝、钛、锆、锶、铅、钇、和钡所构成的群组的元素。
8.如权利要求6所述的方法，更包含使该介电层、该第一材料与该第三材料暴露于一氧化环境中，其中该氧化环境使用热氧化工艺或等离子体氧化工艺。
9.如权利要求1所述的方法，其特征在于，该第二材料包含选自由多晶硅、钽、氮化钽、碳化钽、钨、氮化钨、氮化钽硅、铪、铝、钉、钴、钛、镍、和氮化钛所构成的群组的材料。
10.如权利要求1所述的方法，其特征在于，该低能量溅射工艺包含：
以第一频率来脉冲产生由射频产生器所输送的射频能量；
脉冲产生一从直流源组件输送到该标靶的直流电压；以及
利用一系统控制器来同步化脉冲的射频能量与脉冲的直流电压。
11.如权利要求1所述的方法，更包含在约800℃至约1100℃的温度来退火处理被置于该基片表面上的介电层与第一材料。
12.如权利要求1所述的方法，更包含在形成该介电层之前，使该基片的表面暴露于一含氮的射频等离子体中。
13.一种用于形成高k介电层的设备，包含：
传输室，它具有一个或多个用于构成传送区域的壁面以及设于该传送区域中的传输机械手臂；
等离子体氮化室，它耦合到该传输室且被配置成在该等离子体氮化室中的第一处理区域内的基片的表面上形成氮化物，其中该等离子体氮化室包含：
射频源，它与该第一处理区域电气连通；和
含氮的气源，它与该第一处理区域选择性连通；以及
第一低能量等离子体处理室，它耦合到该传输室并与该机械手臂可转移地连通，其中该第一低能量等离子体处理室包含：
一个或多个用于构成第二处理区域的壁面；
标靶，它具有暴露于该第二处理区域的表面，其中该标靶包含第一材料；
第一射频产生器，适用于以第一射频频率向该第二处理区域供应能量；
和
基片支撑件，位于该第二处理区域中。
14.如权利要求13所述的设备，更包含一多晶硅沉积室，它与该传送区域可转移地连通且被配置成在该基片的表面上沉积多晶硅层。
15.如权利要求13所述的设备，更包含一退火室，它与该传送区域可转移地连通且被配置成在约800℃至约1100℃的温度来退火处理该基片。
16.如权利要求13所述的设备，更包含一处理室，它与该传送区域可转移地连通且被配置成利用CVD或ALD沉积工艺在该基片的表面上形成高k介电层。
17.如权利要求13所述的设备，更包含：
第二低能量等离子体处理室，它与该机械手臂可转移地连通，其中该第二低能量等离子体处理室包含：
一个或多个用于构成第三处理区域的壁面；
第二标靶，它具有暴露于该第三处理区域的表面；
第二射频产生器，它被配置成以第二射频频率向该第二处理区域供应能量；和
基片支撑件，位于该第三处理区域中。
18.如权利要求13所述的设备，其特征在于，位于该第一低能量等离子体处理室中的标靶包含选自由铝、镧、和铪所构成的群组的金属。
19.一种用于形成高k介电层的设备，包含：
一个或多个用于构成处理区域的壁面；
标靶，它具有暴露于该处理区域的表面；
基片支撑件，它具有至少一个面对该处理区域的表面，其中该基片支撑件适于支撑在其表面上形成有介电层的基片；
第一产生器，它与该标靶电气连通且被配置成通过向该标靶输送一频率约为1MHz至200MHz的第一能量来维持该处理区域中的电容耦合等离子体，其中该第一产生器被配置成在该标靶的表面上产生一偏压，使得自该标靶可以溅射出靶材；以及
控制器，被配置成控制该第一产生器向该标靶输送的频率。
20.如权利要求19所述的设备，其特征在于，该第一能量是以约0.1瓦至约1000瓦的第一功率进行输送的。
21.如权利要求19所述的设备，其特征在于，该标靶更包含铪、镧、铝、钛、锆、锶、铅、钇、和钡中的至少一种。
22.如权利要求19所述的设备，更包含一直流电压源，该直流电压源耦合到该标靶，其中该直流电压源被配置成使该标靶偏压，使得可以从中溅射出靶材。
23.一种用于形成高k介电层的设备，包含：
一个或多个用于构成处理区域的壁面；
标靶，它具有暴露于该处理区域的表面且与直流电源电气连通；
第一线圈，它与该处理区域以及第一产生器电气连通，其中该第一线圈与该第一产生器被配置成在邻近标靶表面的处理区域中产生等离子体；以及
基片支撑件，它位于该处理区域中。
24.如权利要求23所述的设备，其特征在于，制成该标靶的材料包含选自由铪、镧、铝、钛、锆、锶、铅、钇、和钡所构成的群组的元素。
25.一种使用低能量溅射工艺形成高k介电层的方法，其特征在于，该低能量溅射工艺包含：
将其上形成有介电层的基片放置于等离子体处理室的处理区域中；
利用低能量溅射工艺将第一材料置入该介电层内，其中该低能量溅射工艺包含：
将来自第一射频产生器的多个射频能量脉冲输送到含有第一材料的标靶，其中各个脉冲的射频能量是以第一射频频率输送的；以及
将来自直流源组件的多个直流脉冲输送到该标靶，其中多个射频能量脉冲和多个直流脉冲是同步化的。
26.如权利要求25所述的方法，其特征在于，该第一射频频率约为1MHz至约200MHz。
27.如权利要求25所述的方法，其特征在于，该第一材料包含选自由铝、钛、锆、铪、镧、锶、铅、钇、和钡所构成的群组的材料。
28.如权利要求25所述的方法，更包含向该标靶输送多个第二射频能量脉冲，其中多个第二射频能量脉冲的射频能量是以第二射频频率输送的，且该第二射频频率大于该第一射频频率。
29.一种使用低能量溅射工艺形成高k介电层的方法，其中该低能量溅射工艺包含：
将其上形成有介电层的基片放置于等离子体处理室的处理区域中；
利用低能量溅射工艺将第一材料置入该介电层内，其中该低能量溅射工艺包含：
将来自第一射频产生器的多个射频能量脉冲输送到与该处理区域电气连通的线圈，其中射频能量是以第一射频频率和第一功率输送的；以及
将来自直流源组件的多个直流脉冲输送到含有第一材料的标靶，其中多个射频能量脉冲和多个直流脉冲是同步化的。
30.如权利要求29所述的方法，其特征在于，该介电层的厚度小于约30埃。
31.如权利要求29所述的方法，其特征在于，该第一材料包含选自由铝、钛、锆、铪、镧、锶、铅、钇、和钡所构成的群组的材料。
32.一种使用低能量溅射工艺形成高k介电层的方法，其中该低能量溅射工艺包含：
将其上形成有介电层的基片放置于等离子体处理室的处理区域中；
利用低能量溅射工艺将第一材料置入该介电层内，其中该低能量溅射工艺包含：
将来自第一射频产生器的多个第一射频能量脉冲以第一射频频率输送到与该处理区域电气连通的线圈；以及
将来自第一射频产生器的多个第二射频能量脉冲以第二射频频率输送到与该处理区域电气连通的标靶，其中多个射频能量脉冲和多个直流脉冲是同步化的。
33.如权利要求32所述的方法，其特征在于，该第一射频频率约为40kHz至20MHz，而该第二射频频率约为1MHz至200MHz。
34.如权利要求32所述的方法，其特征在于，该介电层的厚度小于约30埃。
35.如权利要求32所述的方法，其特征在于，该第一材料包含选自由铝、钛、锆、铪、镧、锶、铅、钇、和钡所构成的群组的材料。
36.如权利要求32所述的方法，其特征在于，多个第一射频能量脉冲和多个第二射频能量脉冲是以约1Hz至约50kHz的脉冲频率输送的。
CN2007800083587A 2006-03-09 2007-02-27 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置 Expired - Fee Related CN101401194B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US78150806P 2006-03-09 2006-03-09
US60/781,508 2006-03-09
US11/614,019 US7678710B2 (en) 2006-03-09 2006-12-20 Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US11/614,022 2006-12-20
US11/614,022 US20070209930A1 (en) 2006-03-09 2006-12-20 Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US11/614,027 US7837838B2 (en) 2006-03-09 2006-12-20 Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US11/614,019 2006-12-20
US11/614,027 2006-12-20
PCT/US2007/062841 WO2007106660A2 (en) 2006-03-09 2007-02-27 Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system

Publications (2)

Publication Number Publication Date
CN101401194A true CN101401194A (zh) 2009-04-01
CN101401194B CN101401194B (zh) 2011-12-28

Family

ID=38510145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800083587A Expired - Fee Related CN101401194B (zh) 2006-03-09 2007-02-27 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置

Country Status (3)

Country Link
KR (2) KR101216199B1 (zh)
CN (1) CN101401194B (zh)
WO (2) WO2007106660A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859599A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流
CN102479708A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 Mos晶体管的形成方法
CN104103548A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 有源区衬垫氧化前的晶片预清洗方法
CN105009259A (zh) * 2013-03-15 2015-10-28 应用材料公司 基板上三维结构的层的含nh3等离子体氮化

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371467B2 (en) 2002-01-08 2008-05-13 Applied Materials, Inc. Process chamber component having electroplated yttrium containing coating
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
JP5221121B2 (ja) * 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
JP5264163B2 (ja) * 2007-12-27 2013-08-14 キヤノン株式会社 絶縁膜の形成方法
US8540851B2 (en) * 2009-02-19 2013-09-24 Fujifilm Corporation Physical vapor deposition with impedance matching network
US9315900B2 (en) 2012-01-27 2016-04-19 Applied Materials, Inc. Isolation of microwave sources through bellows
KR102276021B1 (ko) * 2019-08-12 2021-07-12 아주대학교산학협력단 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6436801B1 (en) * 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6576967B1 (en) * 2000-09-18 2003-06-10 Motorola, Inc. Semiconductor structure and process for forming a metal oxy-nitride dielectric layer
KR100768176B1 (ko) * 2001-02-07 2007-10-17 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
JP2004079729A (ja) * 2002-08-15 2004-03-11 Renesas Technology Corp 半導体装置
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
SG143940A1 (en) * 2003-12-19 2008-07-29 Agency Science Tech & Res Process for depositing composite coating on a surface
US20060042755A1 (en) * 2004-08-30 2006-03-02 Plasmamed, Llc Large surface area dry etcher

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859599A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流
US8879308B2 (en) 2009-04-03 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Raising programming currents of magnetic tunnel junctions using word line overdrive and high-k metal gate
CN101859599B (zh) * 2009-04-03 2017-10-24 台湾积体电路制造股份有限公司 使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流
CN102479708A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 Mos晶体管的形成方法
CN102479708B (zh) * 2010-11-25 2015-06-03 中芯国际集成电路制造(北京)有限公司 Mos晶体管的形成方法
CN105009259A (zh) * 2013-03-15 2015-10-28 应用材料公司 基板上三维结构的层的含nh3等离子体氮化
CN105009259B (zh) * 2013-03-15 2018-11-16 应用材料公司 基板上三维结构的层的含nh3等离子体氮化
CN104103548A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 有源区衬垫氧化前的晶片预清洗方法

Also Published As

Publication number Publication date
CN101401194B (zh) 2011-12-28
KR20110074602A (ko) 2011-06-30
WO2007106660A3 (en) 2007-12-13
KR101117450B1 (ko) 2012-03-13
WO2007121007A3 (en) 2008-10-02
WO2007121007A2 (en) 2007-10-25
KR101216199B1 (ko) 2012-12-27
WO2007106660A2 (en) 2007-09-20
KR20080100386A (ko) 2008-11-17

Similar Documents

Publication Publication Date Title
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
JP7194171B2 (ja) プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法
US7645710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7902018B2 (en) Fluorine plasma treatment of high-k gate stack for defect passivation
US7678710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US10522343B2 (en) Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment
CN101128922B (zh) 用于制作半导体器件的方法
KR101639464B1 (ko) 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법
US20070209930A1 (en) Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP2001313292A (ja) 高誘電率膜の電気的特性を改善するための方法
KR20080046647A (ko) 게이트 유전층의 높은-ｋ 질화에서의 질소 프로파일엔지니어링
WO2006023373A1 (en) A method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US9224594B2 (en) Surface preparation with remote plasma
KR102538510B1 (ko) 얇은 산화하프늄 막들 중의 도펀트 농도의 튜닝성
TWI423333B (zh) 利用低能量電漿系統製造高介電常數電晶體閘極之方法及設備
TWI459471B (zh) 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
JP2004193409A (ja) 絶縁膜の形成方法
KR102658746B1 (ko) 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들
TWI838267B (zh) 薄膜及沉積薄膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20130227