JP2007311741A - 薄膜トランジスタ及びその製造方法並びに表示基板 - Google Patents

薄膜トランジスタ及びその製造方法並びに表示基板 Download PDF

Info

Publication number
JP2007311741A
JP2007311741A JP2006264772A JP2006264772A JP2007311741A JP 2007311741 A JP2007311741 A JP 2007311741A JP 2006264772 A JP2006264772 A JP 2006264772A JP 2006264772 A JP2006264772 A JP 2006264772A JP 2007311741 A JP2007311741 A JP 2007311741A
Authority
JP
Japan
Prior art keywords
semiconductor pattern
thin film
electrode
region
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006264772A
Other languages
English (en)
Other versions
JP4713433B2 (ja
Inventor
Hong Koo Lee
ホンク・リ
Sang Hoon Jung
サンフン・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060088989A external-priority patent/KR20070110761A/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007311741A publication Critical patent/JP2007311741A/ja
Application granted granted Critical
Publication of JP4713433B2 publication Critical patent/JP4713433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の一つの目的は、金属イオンの拡散によって半導体パターンの長さが短くなることを防止する薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、ソース領域、ドレーン領域、チャンネル領域及び拡散抑制部を含む半導体パターンと、半導体パターン上に形成された第１絶縁膜パターンと、半導体パターンに対応して第１絶縁膜パターン上に形成されたゲート電極と、ゲート電極上に形成された第２絶縁膜パターンと、第２絶縁膜パターン上に形成され、半導体パターンのソース領域及びドレーン領域がそれぞれ接続されるソース電極及びドレーン電極とが設けられ、拡散抑制部はソース電極又はドレーン電極からチャンネル領域へ金属イオンが拡散することを抑制する。
【選択図】図２

Description

本発明は、薄膜トランジスタ及びその製造方法並びに表示基板に関するものである。
最近になって、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のような半導体素子の技術の開発によって、短時間内により多くのデータを処理する情報処理装置（ｉｎｆｏｒｍａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅ）の開発が急速に進められている。最近では、情報処理装置で処理されたデータを使用者に表示する表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）の開発も急速に進められている。表示装置の例としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＬＣＤ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ）及びプラズマディスプレーパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）等がある。
これら表示装置は、フルカラー映像を表示するために薄膜トランジスタを共通して含む。特に、最近では、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を持つ薄膜トランジスタ（ＴＦＴ）を含む表示装置が開発された次第である。ＬＴＰＳ製造技術で、一般的な能動マトリックス表示装置等で使われる薄膜トランジスタのチャンネル層（ｃｈａｎｎｅｌ ｌａｙｅｒ）は、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）の代わりに、アモルファスシリコンより高い電子移動性（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）を持つポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）を使用する。ＬＴＰＳ製造技術によれば、表示装置を制御するための駆動回路（ｄｒｉｖｉｎｇ ｃｉｒｃｕｉｔ）を表示基板上に直接形成することができるため、表示パネルの周囲に別途の駆動ＩＣを配置する必要がない。これによって、アモルファスシリコンを使用する表示装置に比べて部品数を大きく減少させることができる。このようなＬＴＰＳ製造技術は、耐久性が高く、より薄く、より明るく、低電力高解像度を持つ表示装置ができる。ＬＴＰＳ製造技術を利用した薄膜トランジスタの場合、表示基板上にポリシリコンパターンが直接形成され、ポリシリコンパターンの上部にゲート電極が配置される。また、ＬＴＰＳ製造技術を利用した薄膜トランジスタの場合、ポリシリコンパターンの上部にソース電極及びドレーン電極が形成される。ソース電極及びドレーン電極は、ポリシリコンパターン及びゲート電極間に形成された絶縁膜に形成するコンタクトホールを通じてポリシリコンパターンに電気的に接続される。
しかし、前記のようなＬＴＰＳ製造技術は、ソース電極及びドレーン電極から金属イオン又は金属原子がチャンネル領域であるポリシリコンパターンへ拡散してチャンネル領域を狭めるという問題点があった。特に、ソース／ドレーン電極の形成後、素子保護のために保護膜を形成した後、前記保護膜の中に含まれている水素成分をとり除くためにアニーリング工程を実施している際に、ソース／ドレーン電極から金属原子又は金属イオンがチャンネル領域へ拡散するという問題点があった。なぜならば、前記アニーリング工程は、２００℃〜４００℃位の温度で熱処理するため、高温で金属イオン又は金属原子が拡散して移動することができるためである。このような熱処理工程によってチャンネル領域であるポリシリコンパターンが徐々に狭くなる。このようにポリシリコンパターンの長さが短くなる場合、薄膜トランジスタの性能は急激に低下し、この結果、表示装置から発生された映像の表示品質も一緒に低下するという問題点があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、金属イオン等の拡散によって半導体パターンの長さが短くなることを防止することができる薄膜トランジスタを得るものである。
本発明に係る薄膜トランジスタは、基板上に形成され、ソース領域、ドレーン領域、チャンネル領域及び拡散抑制部を含む半導体パターンと、前記半導体パターン上に形成された第１絶縁膜パターンと、前記半導体パターンに対応して前記第１絶縁膜パターン上に形成されたゲート電極と、前記ゲート電極上に形成された第２絶縁膜パターンと、前記第２絶縁膜パターン上に形成され、前記半導体パターンのソース領域及びドレーン領域のそれぞれに接続されるソース電極及びドレーン電極とを設け、前記拡散抑制部は、前記ソース電極又は前記ドレーン電極から前記チャンネル領域へ金属物質が拡散することを抑制するものである
本発明に係る薄膜トランジスタは、半導体パターンと電気的に接続された電極から供給された金属イオン等が半導体パターンへ拡散することを防止することができ、ひいては薄膜トランジスタの性能が低下することを防止することができるという効果を奏する。
以下、添付した図面に基づいて本発明の実施の形態を詳細に説明する。
薄膜トランジスタ
図１は、本発明の一実施の形態に係る薄膜トランジスタの構成を示す平面図である。図２は、図１のＩ−Ｉ’線に沿って切断した断面図である。
図１及び図２を参照すると、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＲ）は、基板（ｓｕｂｓｔｒａｔｅ：Ｓ、図２参照）上に形成された半導体パターン（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ：ＳＰ）、第１絶縁膜パターン（ｆｉｒｓｔ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ ｐａｔｔｅｒｎ：ＦＩＬＰ）、ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ：ＧＥ）、第２絶縁膜パターン（ｓｅｃｏｎｄ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ ｐａｔｔｅｒｎ：ＳＩＬＰ）、ソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ：ＳＥ）及びドレーン電極（ｄｒａｉｎ ｅｌｅｃｔｏｒｄｅ：ＤＥ）を含む。また、前記ゲート電極（ＧＥ）と一体に形成され、ソース領域とドレーン領域に不純物を注入する時に、マスクの役目をしながらストレージキャパシターを形成するストレージ（ｓｔｏｒａｇｅ）電極（ＳｔＥ）が形成されている。
半導体パターン（ＳＰ）は、基板（Ｓ）上に配置される。本実施の形態では、半導体パターン（ＳＰ）は、ポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）を含む。半導体パターン（ＳＰ）は、平面上で見た時、直方体ドッグ−ボーン（ｄｏｇ−ｂｏｎｅ）形状になっている。例えば、ドッグ−ボーン形状を持つ半導体パターン（ＳＰ）は、半導体パターン部（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ ｐｏｒｔｉｏｎ：ＳＰＰ）及び拡散抑制部（ＥＰ）を含む。
本実施の形態では、半導体パターン部（ＳＰＰ）は、外部電圧の印加／遮断に従って導電性又は非導電性の特性を持つ。具体的に、半導体パターン部（ＳＰＰ）は、ソース電極（ＳＥ）と対応する第１領域（ｆｉｒｓｔ ｒｅｇｉｏｎ：ＦＲ）（ソース領域）、ドレーン電極（ＤＥ）と対応する第２領域（ｓｅｃｏｎｄ ｒｅｇｉｏｎ：ＳＲ）（ドレーン領域）及びチャンネル部（ｃｈａｎｎｅｌ ｐｏｒｔｉｏｎ：ＣＰ）（チャンネル領域）を含む。
第１領域（ＦＲ）は、平面上で見た時、半導体パターン部（ＳＰＰ）の第１端部に配置され、第２領域（ＳＲ）は、平面上で見た時、第１端部と対向する第２端部に配置される。第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）には、ｎ型又はｐ型不純物が注入されて導電性の特性を持つ。チャンネル部（ＣＰ）は、平面上で見た時、第１領域（ＦＲ）及び第２領域（ＳＲ）間に挿入される。チャンネル部（ＣＰ）は、外部電圧の印加／遮断に従って導電性又は非導電性の特性を持つ。
一方、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）から突出（又は延長）している。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続されるソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン又は金属原子が半導体パターン部（ＳＰＰ）のチャンネル部（ＣＰ）へ拡散することを抑制する。
図３ａは、図２に図示された半導体パターンにおける金属イオンの拡散経路を図示した平面図であり、図３ｂは、本発明の他の実施の形態に係る半導体パターンにおける金属イオンの拡散経路を図示した平面図である。
図３ａを参照すると、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）は、例えば、ソース電極（ＳＥ）と対応し、第２領域（ＳＲ）は、例えば、ドレーン電極（ＤＥ）と対応する。第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）にソース電極（ＳＥ）が接続され、かつ第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）にドレーン電極（ＤＥ）が接続される場合、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等は、１次的に第１領域（ＦＲ）及び第２領域（ＳＲ）からチャンネル部（ＣＰ）に向けて拡散する。この時、第１領域（ＦＲ）及び第２領域（ＳＲ）は導電特性を持つため、たとえソース電極（ＳＥ）及びドレーン電極（ＤＥ）から第１及び第２領域（ＦＲ、ＳＲ）へ金属イオン又は金属原子が拡散しても第１及び第２領域（ＦＲ、ＳＲ）の電気的特性は殆ど影響されない。すなわち、第１及び第２領域（ＦＲ、ＳＲ）は、相変らず導電特性を維持する。
一方、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン又は金属原子が第１及び第２領域（ＦＲ、ＳＲ）を通過して２次的にチャンネル部（ＣＰ）で拡散する場合、チャンネル部（ＣＰ）の長さが短くなるショットチャンネル（ｓｈｏｔ ｃｈａｎｎｅｌ）現象が発生する。さらに、チャンネル部（ＣＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散によって半導体特性を喪失する。
本実施の形態によれば、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオンの中で一部の金属イオンが、拡散抑制部（ＥＰ）により拡散することを抑制されることで、チャンネル部（ＣＰ）への金属イオン等の拡散を減少させることができる。これを具体化した拡散抑制部（ＥＰ）は、平面で見た時、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って突出（又は延長）している。拡散抑制部（ＥＰ）は、平面で見た時、ピン（ｐｉｎ）形状になっている。また、ピン形状の拡散抑制部（ＥＰ）は、少なくとも３本が平行にフォーク（ｆｏｒｋ）形状に配置されている。
このように半導体パターン部（ＳＰＰ）に拡散抑制部（ＥＰ）を形成する場合、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の中で、チャンネル部（ＣＰ）において拡散する金属イオン等を拡散抑制部（ＥＰ）により抑制させることで、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散方向を分散させることができる。
ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散方向を分散させることで、チャンネル部（ＣＰ）の長さの縮小化及び／又はチャンネル部（ＣＰ）の導電化による、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）のショートを防ぐことができる。
拡散抑制部（ＥＰ）は、例えば、ピン形状であるが、拡散抑制部（ＥＰ）はピン形状以外にさまざまな形状をとることができる。
図３ｂでは、チャンネル部の幅（ＷＣＰ）より拡散抑制部（ＥＰ）の幅（ＷＥＰ）がより広い幅を持つようにパターニングされた構造である。なぜなら、拡散は一般的に密度が高い領域から低い領域に拡がるため、チャンネル部の断面面積よりより広い拡散抑制部（ＥＰ）の領域で容易に拡散するようにするためである。
拡散抑制部（ＥＰ）は、例えば、ソース電極（ＳＥ）にだけ選択的に近接して形成できる。また、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）に近接して形成することができる。さらに、拡散抑制部（ＥＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）の両方に近接して形成できる。
また、拡散抑制部（ＥＰ）は、金属イオン又は金属原子がより効率的に拡散するように、直方体形状を持つ半導体パターン部（ＳＰＰ）の長手方向と平行な方向に突出するようにできる。あるいは、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）に関して放射状に形成することができる。
図１及び図２を再び参照すると、第１絶縁膜パターン（ＦＩＬＰ）は基板（Ｓ）上に形成され、半導体パターン（ＳＰ）は第１絶縁膜パターン（ＦＩＬＰ）によって覆われる。この時、第１絶縁膜パターン（ＦＩＬＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）をそれぞれ露出する第１コンタクトホール（ｆｉｒｓｔ ｃｏｎｔａｃｔ ｈｏｌｅ：ＦＣＴ）及び第２コンタクトホール（ｓｅｃｏｎｄ ｃｏｎｔａｃｔ ｈｏｌｅ：ＳＣＴ）を持つ。本実施の形態では、第１領域（ＦＲ）及び第２領域（ＳＲ）は、互いに所定間隔で配置されるため第１及び第２コンタクトホール（ＦＣＴ、ＳＣＴ）も互いに所定間隔で配置される。
ゲート電極（ＧＥ）は、第１絶縁膜パターン（ＦＩＬＰ）上に形成される。例えば、ゲート電極（ＧＥ）は、第１及び第２コンタクトホール（ＦＣＴ、ＳＣＴ）間に配置される。ゲート電極に使用することができる物質の例としては、アルミニウム、アルミニウム合金、アルミニウム−ネオジム合金がある。
第２絶縁膜パターン（ＳＩＬＰ）は、第１絶縁膜パターン（ＦＩＬＰ）上に形成され、ゲート電極（ＧＥ）は、第２絶縁膜パターン（ＳＩＬＰ）によって覆われる。第２絶縁膜パターン（ＳＩＬＰ）は、ゲート電極（ＧＥ）を外部導電体から絶縁する。本実施の形態では、第２絶縁膜パターン（ＳＩＬＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）をそれぞれ露出する第３コンタクトホール（ｔｈｉｒｄ ｃｏｎｔａｃｔ ｈｏｌｅ：ＴＣＴ）及び第４コンタクトホール（ｆｏｕｒｔｈ ｃｏｎｔａｃｔ ｈｏｌｅ：ＦＯＣＴ）を持つ。第２絶縁膜パターン（ＳＩＬＰ）上には、層間絶縁膜パターン（ＩＩＬＰ）が形成される。
ソース電極（ＳＥ）は、第１絶縁膜パターン（ＦＩＬＰ）及び第２絶縁膜パターン（ＳＩＬＰ）に形成された第１及び第３コンタクトホール（ＦＣＴ、ＴＣＴ）を通じて第１領域（ＦＲ）と電気的に接続される。
ドレーン電極（ＤＥ）は、第１絶縁膜パターン（ＦＩＬＰ）及び第２絶縁膜パターン（ＳＩＬＰ）に形成された第２及び第４コンタクトホール（ＳＣＴ、ＦＯＣＴ）を通じて第２領域（ＳＲ）と電気的に接続される。
薄膜トランジスタの製造方法
図４は、本発明の一実施の形態に係る薄膜トランジスタの製造方法における半導体膜を示す平面図である。図５は、図４のＩＩ−ＩＩ’線に沿って切断した断面図である。
図４及び図５を参照すると、薄膜トランジスタを製造するためには、先に基板（Ｓ）上にポリシリコン薄膜（ｐｏｌｙｓｉｌｉｃｏｎ ｌａｙｅｒ：ＰＬ）を形成する。基板（Ｓ）上に形成されたポリシリコン薄膜（ＰＬ）は、基板（Ｓ）上にアモルファスシリコン薄膜（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒ）を蒸着した後、蒸着されたアモルファスシリコン薄膜を結晶化して形成することができる。アモルファスシリコン薄膜は、例えば、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）工程によって形成することができ、ヤグレーザー（ＹＡＧ ｌａｙｅｒ）のような高エネルギーレーザービームによって結晶化することができる。
図６は、図５に図示されたポリシリコン薄膜をパターニングしたことを図示した平面図である。図７は、図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
図６及び図７を参照すると、基板（Ｓ）上にポリシリコン薄膜（ＰＬ）が形成された後、ポリシリコン薄膜（ＰＬ）上にはフォトレジストパターン（ｐｈｏｔｏｒｅｓｉｓｔ ｐａｔｔｅｒｎ：未図示）が形成される。本実施の形態では、フォトレジストパターン形成工程は、ポリシリコン薄膜（ＰＬ）上にフォトレジストフィルムを形成するフォトレジストフィルム形成工程、パターンマスクを用いてフォトレジストフィルムを露光する露光工程及び露光されたフォトレジストフィルムを現像液を利用して現像する現像工程を含む。あるいは、フォトレジストパターンは、インクジェット方式でフォトレジスト物質（ｐｈｏｔｏｒｅｓｉｓｔ ｓｕｂｓｔａｎｃｅ）をポリシリコン薄膜（ＰＬ）上に配置して形成することができる。
図６及び図７を参照すると、ポリシリコン薄膜（ＰＬ）がフォトレジストパターンをエッチングマスクとして利用してエッチングされ、半導体パターン（ＳＰ）が形成される。具体的には、ポリシリコン薄膜（ＰＬ）がパターニングされて、基板（Ｓ）上には第１領域（ＦＲ）、第２領域（ＳＲ）及びチャンネル部（ＣＰ）を含む半導体パターン部（ＳＰＰ）並びに拡散抑制部（ＥＰ）を持つ半導体パターン（ＳＰ）が形成される。平面で見た時、第１領域（ＦＲ）は半導体パターン（ＳＰ）の第１端部に形成され、第２領域（ＳＲ）は第１端部と向かい合う第２端部に形成される。チャンネル部（ＣＰ）は、第１領域（ＦＲ）及び第２領域（ＳＲ）の間に挿入される。拡散抑制部（ＥＰ）は、第１領域（ＦＲ）及び／又は第２領域（ＳＲ）と対応する半導体パターン（ＳＰ）から基板（Ｓ）に沿って突出（又は延長）される。
本実施の形態では、拡散抑制部（ＥＰ）は、ピン形状で半導体パターン（ＳＰ）の第２領域（ＳＲ）から基板（Ｓ）に沿って突出される。ピン形状の拡散抑制部（ＥＰ）は、少なくとも１本が形成され、複数本が互いに平行に配置されてもよい。拡散抑制部（ＥＰ）は、長方形形状を持つ半導体パターン（ＳＰ）の側面から延長される。例えば、拡散抑制部（ＥＰ）は、半導体パターン（ＳＰ）の長手方向と平行な方向に少なくても１本を延長することができる。あるいは、拡散抑制部（ＥＰ）は、第１及び第２領域（ＦＲ、ＳＲ）と対応する半導体パターン（ＳＰ）の側面から放射状に形成することもできる。
拡散抑制部（ＥＰ）は、第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）に形成することができる。あるいは、拡散抑制部（ＥＰ）は、第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）に選択的に形成することができる。また、拡散抑制部（ＥＰ）は、第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）に選択的に形成することができる。
図６において、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）と電気的に接続される第２領域（ＳＲ）に選択的に形成される。
図８は、図７に図示された半導体パターンを覆う第１絶縁膜を図示した断面図である。
図８を参照すると、基板（Ｓ）上に第１領域（ＦＲ）、第２領域（ＳＲ）を含む半導体パターン部（ＳＰＰ）及び拡散抑制部（ＥＰ）を持つ半導体パターン（ＳＰ）を形成した後、半導体パターン（ＳＰ）を覆う第１絶縁膜（ＦＩＬ）を形成する。第１絶縁膜（ＦＩＬ）は、透明な有機膜、酸化膜又は窒化膜から形成できる。
図９は、図８に図示された半導体パターンを覆う第２絶縁膜及び層間絶縁膜を図示した断面図である。
図９を参照すると、基板（Ｓ）上に第１絶縁膜（ＦＩＬ）が形成された後、第１絶縁膜（ＦＩＬ）上にはゲート電極（ＧＥ）が形成される。ゲート電極（ＧＥ）は、半導体パターン部（ＳＰＰ）に対応した位置に形成される。ゲート電極（ＧＥ）が第１絶縁膜（ＦＩＬ）上に形成された後、ゲート電極（ＧＥ）をマスクとして利用してｎ型又はｐ型導電性不純物を半導体パターン（ＳＰ）内に注入する。
ｎ型又はｐ型導電性不純物は、イオン注入工程によって注入される。この時、導電性不純物は、ゲート電極（ＧＥ）によって遮られない半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）に注入され、この結果、半導体パターン部（ＳＰＰ）の中の第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する部分は導電特性を持つ。
次に、第１絶縁膜（ＦＩＬ）上にはゲート電極（ＧＥ）を覆う第２絶縁膜（ＳＩＬ）が形成される。また、第２絶縁膜（ＳＩＬ）上には層間絶縁膜（ＩＩＬ）がさらに形成される。
図１０は、図９に図示された層間絶縁膜、第２絶縁膜及び第１絶縁膜をパターニングして層間絶縁膜パターン、第２絶縁膜パターン及び第１絶縁膜パターンを形成したことを図示した断面図である。
図１０を参照すると、第１絶縁膜（ＦＩＬ）上に第２絶縁膜（ＳＩＬ）及び層間絶縁膜（ＩＩＬ）を形成した後、層間絶縁膜（ＩＩＬ）、第２絶縁膜（ＳＩＬ）及び第１絶縁膜（ＦＩＬ）はパターニングされ、半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）を露出させる一対のコンタクトホール（ＣＴ１、ＣＴ２）を持つ第１絶縁膜パターン（ＦＩＬＰ）、第２絶縁膜パターン（ＳＩＬＰ）及び層間絶縁膜パターン（ＩＩＬＰ）が形成される。本実施の形態では、コンタクトホール（ＣＴ１、ＣＴ２）は、ゲート電極（ＧＥ）の両側に形成される。
図１１は、図１０に図示された層間絶縁膜パターン上に形成されたソース電極及びドレーン電極を図示した断面図である。
図１１を参照すると、パターニングされた層間絶縁膜パターン（ＩＩＬＰ）上には全面的にソース／ドレーン金属層（未図示）が形成される。ソース／ドレーン金属層として使用できる物質の例としては、アルミニウム、アルミニウム合金、クロム又はクロム合金がある。
次に、ソース／ドレーン金属層は、写真印刷工程を用いてパターニングされ、層間絶縁膜パターン（ＩＩＬＰ）上にはソース電極（ＳＥ）及びドレーン電極（ＤＥ）が形成される。
ソース電極（ＳＥ）及びドレーン電極（ＤＥ）は、コンタクトホール（ＣＴ１、ＣＴ２）を通じて半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続される。
第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）に電気的に接続されたソース電極（ＳＥ）と、第２領域（ＳＲ）に電気的に接続されたドレーン電極（ＤＥ）からは多量の金属イオン等が第１領域（ＦＲ）及び第２領域（ＳＲ）に供給される。しかし、金属イオンが第１及び第２領域（ＦＲ、ＳＲ）の間に挿入されたチャンネル部（ＣＰ）に拡散することを抑制する拡散抑制部（ＥＰ）が形成され、チャンネル部（ＣＰ）の長さが短くなることや、チャンネル部（ＣＰ）が導電化されることを防止することができる。
表示基板
図１２は、本発明の一実施の形態に係る表示基板の構成を示す断面図である。
図１２を参照すると、本実施の形態に係る表示基板は、基板（Ｓ）、薄膜トランジスタ（ＴＲ）及び映像を表示するための画素（ｐｉｘｅｌ：Ｐ）を含む。基板（Ｓ）は、硝子基板と類似の光透過率を持つ透明な基板である。基板（Ｓ）上には指定された時間の間、指定された信号を画素（Ｐ）で伝達するための薄膜トランジスタ（ＴＲ）が配置される。薄膜トランジスタ（ＴＲ）は、半導体パターン（ＳＰ）、第１絶縁膜パターン（ＦＩＬＰ）、ゲート電極（ＧＥ）、第２絶縁膜パターン（ＳＩＬＰ）、ソース電極（ＳＥ）、ドレーン電極（ＤＥ）及び保護膜（ＰＬ）を含む。ポリシリコンで形成された半導体パターン（ＳＰ）は、平面で見た時、直方体ドッグ−ボーン（ｄｏｇ−ｂｏｎｅ）形状であり、半導体パターン（ＳＰ）は半導体パターン部（ＳＰＰ）及び半導体パターン部（ＳＰＰ）から突出された拡散抑制部（ＥＰ）を含む。
外部電圧の印加／遮断に従って導電性又は非導電性特性を持つ半導体パターン部（ＳＰＰ）は、半導体パターン部（ＳＰＰ）の第１端部に形成された第１領域（ＦＲ）と、第１端部と対向する第２端部（ＳＲ）に形成された第２領域（ＳＲ）と、第１及び第２領域（ＦＲ、ＳＲ）の間に挿入されたチャンネル部（ＣＰ）を含む。
本実施の形態では、第１領域（ＦＲ）及び第２領域（ＳＲ）には、ｎ型又はｐ型不純物が注入され、第１及び第２領域（ＦＲ、ＳＲ）に対応する半導体パターン部（ＳＰＰ）は導電特性を持つ。この時、ストレージ電極（ＳｔＥ）は、前記拡散抑制部（ＥＰ）上部に配置され、不純物の注入の時、前記拡散抑制部（ＥＰ）に不純物が注入されないように働く。
また、本実施の形態では、保護膜（ＰＬ）形成の後、保護膜の中に含まれた水素をとり除くための熱処理工程を実施しても、前記ソース／ドレーン電極（ＳＥ、ＤＥ）から金属イオン又は金属原子が前記拡散抑制部（ＥＰ）で大部分拡散してチャンネル部（ＣＰ）が狭くなることを保護することができる。
一方、第１領域（ＦＲ）及び第２領域（ＳＲ）の間に挿入されたチャンネル部（ＣＰ）は、外部電圧の印加／遮断に従って半導体特性を持つ。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って所定の長さに突出される。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続されるソース電極（ＳＥ）及びドレーン電極（ＤＥ）から金属イオンが半導体パターン部（ＳＰＰ）のチャンネル部（ＣＰ）へ拡散することを抑制する。
拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って突出（又は延長）している。また、拡散抑制部（ＥＰ）は、平面上で見た時、ピン（ｐｉｎ）形状である。さらに、ピン形状の拡散抑制部（ＥＰ）は、少なくとも３個が平行にフォーク（ｆｏｒｋ）形状に配置される。
拡散抑制部（ＥＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）の両方に形成することができる。また、拡散抑制部（ＥＰ）は、ソ−ス電極（ＳＥ）にだけ選択的に形成することができる。あるいは、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）にだけ選択的に形成することができる。
図１２において、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）と接続された半導体パターン部（ＳＰＰ）の第２領域（ＳＲ）から突出（又は延長）している。
拡散抑制部（ＥＰ）は、金属イオンがより効率的に拡散するように、直方体形状を持つ半導体パターン部（ＳＰＰ）の長手方向と平行な方向に突出することができる。あるいは、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）に関して放射状に形成することができる。
図１２を再び参照すると、第１絶縁膜パターン（ＦＩＬＰ）は基板（Ｓ）上に形成され、半導体パターン（ＳＰ）は第１絶縁膜パターン（ＦＩＬＰ）によって覆われ、ゲート電極（ＧＥ）は第１絶縁膜パターン（ＦＩＬＰ）上に形成される。第２絶縁膜パターン（ＳＩＬＰ）は第１絶縁膜パターン（ＦＩＬＰ）上に形成され、ゲート電極（ＧＥ）が覆われる。ソース電極（ＳＥ）は、コンタクトホールを通じて第１領域（ＦＲ）と電気的に接続される。ドレーン電極（ＤＥ）は、他のコンタクトホールを通じて第２領域（ＳＲ）と電気的に接続される。画素（Ｐ）は、ドレーン電極（ＤＥ）と、保護膜（ＰＬ）を間に置いて電気的に接続される。
画素（Ｐ）は、ドレーン電極（ＤＥ）に接続された第１電極（Ｍ１）を含む。例えば、画素（Ｐ）で使用される第１電極（Ｍ１）は、透明電極である。第１電極（Ｍ１）として使用できる物質の例としては、酸化錫インジウム（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化亜鉛インジウム（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）又はアモルファス酸化錫インジウム（ａｍｏｒｐｈｏｕｓ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ａ−ＩＴＯ）がある。
さらに、画素（Ｐ）は、第１電極（Ｍ１）上に形成された有機発光層（ＯＬ）及び第２電極（Ｍ２）をさらに含む。有機発光層（ＯＬ）は、第１電極（Ｍ１）及び第２電極（Ｍ２）によって供給された電流によって光を発生する。本実施の形態では、第２電極（Ｍ２）は、仕事関数が低い金属、例えば、アルミニウムや、アルミニウム合金を使用することができる。
図１３は、本発明の他の実施の形態に係る表示基板の構成を示す断面図である。図１３において、下部基板上には第１電極を含む画素電極（Ｐ）が形成され、これと対向するように上部基板上には第２電極が形成されている。
前記画素電極（Ｐ）と第２電極（ＣＥ）は透明性導電物質であるＩＴＯ金属を使用して形成し、前記画素電極（Ｐ）が形成された下部基板と対向するように配置された上部基板（Ｓ）上にはカラーフィルター層（Ｒ、Ｇ、Ｂ）とブラックマットリックス（Ｂ）を形成している。また、前記下部基板と上部基板の間には液晶層（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｌａｙｅｒ）が挿入されている。
前記図１３の下部基板は前記図１２の基板と類似しているので、同一の符号は同一の物質層であり、詳細な説明は省略する。区別される画素電極（Ｐ）は透明性金属から成るＩＴＯ又はＩＺＯにより形成している。前記画素電極（Ｐ）は保護膜（ＰＬ）に形成されたコンタクトホールを通じてドレーン電極（ＤＥ）と電気的に接続された構造になっている。
本実施の形態では、液晶層の両側に配置された第１電極及び第２電極は透明電極である。
本発明の一実施の形態に係る薄膜トランジスタの構成を示す平面図である。 図１のＩ−Ｉ’線に沿って切断した断面図である。 図２に図示された半導体パターンにおける金属イオンの拡散経路を図示した平面図である。 本発明の他の実施の形態に係る半導体パターンにおける金属イオンの拡散経路を図示した平面図である。 本発明の一実施の形態に係る薄膜トランジスタの製造方法における半導体膜を示す平面図である。 図４のＩＩ−ＩＩ’線に沿って切断した断面図である。 図５に図示されたポリシリコン薄膜をパターニングしたことを図示した平面図である。 図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。 図７に図示された半導体パターンを覆う第１絶縁膜を図示した断面図である。 図８に図示された半導体パターンを覆う第２絶縁膜及び層間絶縁膜を図示した断面図である。 図９に図示された層間絶縁膜、第２絶縁膜及び第１絶縁膜をパターニングして層間絶縁膜パターン、第２絶縁膜パターン及び第１絶縁膜パターンを形成したことを図示した断面図である。 図１０に図示された層間絶縁膜パターン上に形成されたソース電極及びドレーン電極を図示した断面図である。 本発明の一実施の形態に係る表示基板の構成を示す断面図である。 本発明の他の実施の形態に係る表示基板の構成を示す断面図である。
符号の説明
ＴＲ 薄膜トランジスタ、ＳＰ 半導体パターン、ＳＰＰ 半導体パターン部、ＥＰ 拡散抑制部、ＦＲ 第１領域（ソース領域）、ＳＲ 第２領域（ドレーン領域）、ＣＰ チャンネル部（チャンネル領域）、ＦＩＬＰ 第１絶縁膜パターン、ＧＥ ゲート電極、ＳＩＬＰ 第２絶縁膜パターン、ＩＩＬＰ 層間絶縁膜パターン、ＳＥ ソース電極、ＤＥ ドレーン電極。

Claims (35)

  1. 基板上に形成され、ソース領域、ドレーン領域、チャンネル領域及び拡散抑制部を含む半導体パターンと、
    前記半導体パターン上に形成された第１絶縁膜パターンと、
    前記半導体パターンに対応して前記第１絶縁膜パターン上に形成されたゲート電極と、
    前記ゲート電極上に形成された第２絶縁膜パターンと、
    前記第２絶縁膜パターン上に形成され、前記半導体パターンのソース領域及びドレーン領域のそれぞれに接続されるソース電極及びドレーン電極とを備え、
    前記拡散抑制部は、前記ソース電極又は前記ドレーン電極から前記チャンネル領域へ金属物質が拡散することを抑制する
    ことを特徴とする薄膜トランジスタ。
  2. 前記半導体パターンは、前記ソース領域及びドレーン領域に注入された導電性不純物を含む
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  3. 前記金属物質は、金属イオン及び金属原子のいずれか１つ又は両方である
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  4. 前記拡散抑制部は、前記半導体パターンの側面から前記基板に沿って前記半導体パターンの外側に延長する
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  5. 前記拡散抑制部は、長く延長される部分を少なくとも１つ持つ
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  6. 前記拡散抑制部は、直方体形状を持つ前記半導体パターンの長さ方向と平行方向に延長された
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  7. 前記拡散抑制部は、前記半導体パターンの中で前記ソース電極側に形成された
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  8. 前記拡散抑制部は、前記半導体パターンの中で前記ドレーン電極側に形成された
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  9. 前記拡散抑制部は、前記半導体パターンの中で前記ソース電極側及び前記ドレーン電極側に形成された
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  10. 前記拡散抑制部は、前記チャンネル領域の幅より広い幅を持つ
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  11. 基板上に半導体膜を形成する工程と、
    前記半導体膜をパターニングしてソース領域、ドレーン領域、チャンネル領域及び拡散抑制部を含む半導体パターンを形成する工程と、
    前記半導体パターン上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極上に第２絶縁膜を形成する工程と、
    前記第１及び第２絶縁膜をパターニングして前記半導体パターンのソース領域及びドレーン領域を開口するコンタクトホールをそれぞれ持つ第１及び第２絶縁膜パターンを形成する工程と、
    前記第２絶縁膜パターン上にソース電極及びドレーン電極を形成する工程とを含み、
    前記ソース電極は、前記ソース領域と接触するとともに、前記ドレーン電極は、前記ドレーン領域と接触し、
    前記拡散抑制部は、前記ソース電極又は前記ドレーン電極から前記チャンネル領域へ金属物質が拡散することを抑制する
    ことを特徴とする薄膜トランジスタの製造方法。
  12. 前記半導体パターンの前記ソース領域及びドレーン領域に不純物を注入する工程をさらに含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  13. 前記拡散抑制部を含む前記半導体パターンを形成する工程は、長く延長された拡散抑制部を少なくとも１つ形成する工程を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  14. 前記半導体パターンを形成する工程は、平面上で見た時、長方形形状を持つ構造を形成する工程を含み、
    前記拡散抑制部は、前記半導体パターンの長手方向と平行な方向に形成される
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  15. 前記拡散抑制部を含む前記半導体パターンを形成する工程は、前記ソース電極に近接して前記拡散抑制部を形成する工程を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  16. 前記拡散抑制部を含む前記半導体パターンを形成する工程は、前記ドレーン電極に近接して前記拡散抑制部を形成する工程を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  17. 前記拡散抑制部を含む前記半導体パターンを形成する工程は、前記ソース電極及び前記ドレーン電極に近接して前記拡散抑制部を形成する工程を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  18. 前記拡散抑制部を含む前記半導体パターンを形成する工程は、前記チャンネル領域の幅より広い幅を持つ拡散抑制部を形成する工程を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  19. 前記金属物質は、金属イオン及び金属原子のいずれか１つ又は両方である
    ことを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
  20. 第１基板と、
    前記第１基板上に形成され、半導体パターン、前記半導体パターンのチャンネル領域に対応して配置されたゲート電極、前記半導体パターンの第１領域に電気的に接続されたソース電極及び前記半導体パターンの第２領域に電気的に接続されたドレーン電極を有する薄膜トランジスタと、
    前記半導体パターンに含まれ、前記第１基板に沿って延長され、前記ソース電極又は前記ドレーン電極から前記チャンネル領域へ金属物質が拡散することを抑制する拡散抑制部と
    を備えたことを特徴とする表示基板。
  21. 前記拡散抑制部は、長く延長された部分を少なくとも１つ持つ
    ことを特徴とする請求項２０記載の表示基板。
  22. 前記拡散抑制部は、前記ソース電極に近接している
    ことを特徴とする請求項２０記載の表示基板。
  23. 前記拡散抑制部は、前記ドレーン電極に近接している
    ことを特徴とする請求項２０記載の表示基板。
  24. 前記拡散抑制部は、前記ソース電極及び前記ドレーン電極に近接している
    ことを特徴とする請求項２０記載の表示基板。
  25. 前記拡散抑制部は、前記チャンネル領域の幅より広い幅を持つ
    ことを特徴とする請求項２０記載の表示基板。
  26. 前記ドレーン電極又は前記ソース電極と接触している第１電極を有する画素構造と、
    透明で導電性のある物質とをさらに備えた
    ことを特徴とする請求項２０記載の表示基板。
  27. 前記画素構造は、前記第１電極上に形成された有機発光層、及び前記有機発光層上に形成された第２電極をさらに有する
    ことを特徴とする請求項２６記載の表示基板。
  28. 前記金属物質は、金属イオン及び金属原子のいずれか１つ又は両方である
    ことを特徴とする請求項２０記載の表示基板。
  29. 前記第１基板と対向する第２基板をさらに備え、
    前記第２基板は、前記第１基板上のドレーン電極と接続された第１電極、前記第２基板上の第２電極及び前記第１基板と前記第２基板の間に挿入された液晶層を有する
    ことを特徴とする請求項２０記載の表示基板。
  30. 前記第２基板は、カラーフィルター層及びブラックマットリックスをさらに有する
    ことを特徴とする請求項２９記載の表示基板。
  31. 基板上に、チャンネル領域によって分けられたソース領域及びドレーン領域、並びに拡散抑制構造を有する半導体パターンと、
    前記チャンネル領域に対応して配置され、第１絶縁膜パターンによって分けられたゲート電極と、
    前記ゲート電極上に形成された第２絶縁膜パターンと、
    前記第２絶縁膜パターン上に形成され、前記ソース領域と接触しているソース電極と、
    前記第２絶縁膜パターン上に形成され、前記ドレーン領域と接触しているドレーン電極と
    を備えたことを特徴とする薄膜トランジスタ。
  32. 前記拡散抑制構造は、前記チャンネル領域から離れるように前記ソース電極及びドレーン電極から拡散している金属物質の少なくとも一部に導通するように形成された
    ことを特徴とする請求項３１記載の薄膜トランジスタ。
  33. 前記拡散抑制構造は、前記半導体パターンから前記基板に沿って伸びている伸長構造である
    ことを特徴とする請求項３１記載の薄膜トランジスタ。
  34. 前記拡散抑制構造は、複数個の平行な伸長部を有する伸長構造である
    ことを特徴とする請求項３１記載の薄膜トランジスタ。
  35. 前記金属物質は、金属イオン及び金属原子のいずれか１つ又は両方である
    ことを特徴とする請求項３１記載の薄膜トランジスタ。
JP2006264772A 2006-05-15 2006-09-28 薄膜トランジスタ Active JP4713433B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2006-0043247 2006-05-15
KR20060043247 2006-05-15
KR10-2006-0088989 2006-09-14
KR1020060088989A KR20070110761A (ko) 2006-05-15 2006-09-14 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 표시기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010219782A Division JP5181007B2 (ja) 2006-05-15 2010-09-29 薄膜トランジスタの製造方法及び表示基板

Publications (2)

Publication Number Publication Date
JP2007311741A true JP2007311741A (ja) 2007-11-29
JP4713433B2 JP4713433B2 (ja) 2011-06-29

Family

ID=37712416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006264772A Active JP4713433B2 (ja) 2006-05-15 2006-09-28 薄膜トランジスタ

Country Status (3)

Country Link
US (1) US8927995B2 (ja)
JP (1) JP4713433B2 (ja)
GB (1) GB2438243B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042520A (ko) * 2010-10-25 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667207A (ja) * 1992-08-20 1994-03-11 Seiko Epson Corp 液晶表示装置
JP2005196172A (ja) * 2003-12-30 2005-07-21 Lg Philips Lcd Co Ltd 半透過型液晶表示装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000292808A (ja) 1999-04-06 2000-10-20 Toshiba Corp 半導体装置
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3689274B2 (ja) 1999-08-31 2005-08-31 株式会社堀場製作所 動的光散乱式粒径分布測定システム
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2006258923A (ja) * 2005-03-15 2006-09-28 Nec Corp 液晶表示装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667207A (ja) * 1992-08-20 1994-03-11 Seiko Epson Corp 液晶表示装置
JP2005196172A (ja) * 2003-12-30 2005-07-21 Lg Philips Lcd Co Ltd 半透過型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP4713433B2 (ja) 2011-06-29
US20070262313A1 (en) 2007-11-15
GB0625318D0 (en) 2007-01-24
GB2438243A (en) 2007-11-21
GB2438243B (en) 2008-10-15
US8927995B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
EP1947695B1 (en) Display device
TWI401802B (zh) 薄膜電晶體板及其製造方法
KR101970560B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US7387920B2 (en) Method of manufacturing thin film transistor array panel
US7833846B1 (en) Array substrate and method of fabricating the same
JP2002313810A (ja) 表示装置およびその製造方法
US20040164297A1 (en) Display device
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
JP2008235848A (ja) 半導体装置の製造方法
US20080197357A1 (en) Display panel and manufacturing method
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
KR20170045423A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100913794B1 (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
JP5181007B2 (ja) 薄膜トランジスタの製造方法及び表示基板
KR100796592B1 (ko) 박막트랜지스터 및 그 제조 방법
KR20120032273A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
JP4713433B2 (ja) 薄膜トランジスタ
KR101998124B1 (ko) 어레이 기판 및 그 제조방법
KR101123513B1 (ko) 박막트랜지스터 및 그 제조방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
JP2007142059A (ja) 表示装置の製造方法
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110324

R150 Certificate of patent or registration of utility model

Ref document number: 4713433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250